KR910013712A - 순차 버스용 클럭 장치 - Google Patents

순차 버스용 클럭 장치 Download PDF

Info

Publication number
KR910013712A
KR910013712A KR1019900019886A KR900019886A KR910013712A KR 910013712 A KR910013712 A KR 910013712A KR 1019900019886 A KR1019900019886 A KR 1019900019886A KR 900019886 A KR900019886 A KR 900019886A KR 910013712 A KR910013712 A KR 910013712A
Authority
KR
South Korea
Prior art keywords
bus
wire
clock
data
address
Prior art date
Application number
KR1019900019886A
Other languages
English (en)
Inventor
뱅땅 사무엘
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR910013712A publication Critical patent/KR910013712A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Microcomputers (AREA)
  • Bus Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

내용 없음.

Description

순차 버스용 클럭 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 장치로 제공된 시스템 구성의 블록도,
제2도는 버스상의 기록 또는 판독 동작간의 시스템 신호도.

Claims (8)

  1. 최소한 하나의 클럭 와이어와 하나의 데이터 와이어를 포함하는 순차 형태의 외부 버스에 클럭을 제공하는 장치에서, 마이크로프로세서 시스템에는 중앙 처리 장치와 동작 코드 메모리에 접속되는 내부 어드레스 및 데이터 버스 어레인지먼트를 갖는 중앙 처리 장치가 제공되는 장치에 있어서, 외부 버스의 클럭 와이어는 내부 어드레스 버스의 가장적은 유효 와이어에 접속되는 것을 특징으로 하는 순차 버스용 클럭 장치.
  2. 외부 버스상에 데이터를 출력하기 위한 제1항에 따른 장치에 있어서, 외부 버스의 데이터 와이어는 중앙처리 장치의 포트에 접속되는 것을 특징으로 하는 순차 버스용 클럭 장치.
  3. 제2항에 있어서, 동작 코드 메모리는, 순차 버스상에서 기록 동작동안 어드레스 버스상에 존재하는 어드레스에 대응하는 n이치에서, 중앙 처리 장치의 상기 언급된 포트에서 데이터 값을 설정하는 동작 코드를 포함하는 것을 특징으로 하는 순차 버스용 클럭 장치.
  4. 제1항에 있어서, 외부 순차 버스의 데이터 와이어와 내부 데이터 버스사이에 시프트 레지스터가 제공되어 상기 내부 데이터 버스상에서 병렬로 데이터를 인입하며, 상기 시프트 레지스터의 클럭 입력은 내부 어드레스 버스의 가장적은 유효 와이어에 접속되는 것을 특징으로 하는 순차 버스용 클럭 장치.
  5. 제4항에 있어서, 시프트 레지스터의 클럭 입력과 내부 어드레스 버스의 가장 적은 유효 와이어 사이에 상기 가장 적은 유효 와이어로부터 상기 클럭 입력을 고립시키는 소자가 삽입되는 것을 특징으로 하는 순차 버스용 클럭 장치.
  6. 제4항에 있어서, 하나 또는 그 이상의 지정된 어드레스가 어드레스 버스상에 존재할 때 시프트 레지스터를 동작 상태로 하며 입력이 시스템의 어드레스 버스에 접속되는 어드레스 디코더를 구비하는 것을 특징으로 하는 순차 버스용 클럭 장치.
  7. 제4항에 있어서, 동작 코드 메모리는 시프트 레지스터를 필링하는 동작동안 어드레스 버스상에 존재하는 어드레스에 대응하는 위치에서, 외부 버스상에서 수행되는 동작에 대해 비활성인 동작 코드를 포함하는 것을 특징으로 하는 순차 버스용 클럭 장치.
  8. 청구범위 제1,2,3,4,5,6 및 7항의 어느 항에 따른 장치가 제공되는 마이크로프로세서 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900019886A 1989-12-05 1990-12-05 순차 버스용 클럭 장치 KR910013712A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8916041A FR2655441A1 (fr) 1989-12-05 1989-12-05 Dispositif d'horloge pour bus serie.
FR8916041 1989-12-05

Publications (1)

Publication Number Publication Date
KR910013712A true KR910013712A (ko) 1991-08-08

Family

ID=9388157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019886A KR910013712A (ko) 1989-12-05 1990-12-05 순차 버스용 클럭 장치

Country Status (6)

Country Link
US (1) US5175846A (ko)
EP (1) EP0431683B1 (ko)
JP (1) JPH04101263A (ko)
KR (1) KR910013712A (ko)
DE (1) DE69022183T2 (ko)
FR (1) FR2655441A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857085A (en) * 1996-11-13 1999-01-05 Cypress Semiconductor Corporation Interface device for XT/AT system devices on high speed local bus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570215A (en) * 1982-01-08 1986-02-11 Omron Tateisi Electronics Co. Input/output device for programmable controller
EP0262429B1 (en) * 1986-09-01 1995-11-22 Nec Corporation Data processor having a high speed data transfer function

Also Published As

Publication number Publication date
FR2655441A1 (fr) 1991-06-07
US5175846A (en) 1992-12-29
EP0431683B1 (fr) 1995-09-06
EP0431683A1 (fr) 1991-06-12
JPH04101263A (ja) 1992-04-02
DE69022183D1 (de) 1995-10-12
DE69022183T2 (de) 1996-04-18

Similar Documents

Publication Publication Date Title
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR860006743A (ko) 데이타 처리 시스템
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR910012925A (ko) 개인용 컴퓨터 시스템의 부품 및, 메모리를 초기화 및 어드레싱 시키는 방법
KR860003556A (ko) 인터럽트 제어 시스템
KR890010709A (ko) 정보처리장치
KR850004677A (ko) 어드레스 전이 제어시스템
KR910012962A (ko) Dma제어기
KR840006851A (ko) 데이타 자동연속 처리회로
KR960020510A (ko) 줄길이복호화기
KR900006853A (ko) 마이크로 프로세서
KR860700300A (ko) 입력 기억 회로 수단 및 그 분배 사용방법
KR880014761A (ko) 직접 메모리 억세스용 데이타 전송 제어장치
KR890007158A (ko) 연산처리 장치
KR910013712A (ko) 순차 버스용 클럭 장치
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR920006870A (ko) 데이터 처리장치
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드
KR910001545A (ko) Cpu 코어
KR860009421A (ko) 논리기능을 가진 기억회로
KR950020178A (ko) 정보 처리 장치
KR950022527A (ko) 디지틀 키폰 시스템의 라인 상태 표시장치
KR920001353A (ko) 프로세서와 코프로세서의 프로세서간 통신방식
KR890004238A (ko) 순차접근 기억장치
KR890005613A (ko) 메모리 액세스 제어방식

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee