KR960036747A - 병렬처리형 가변장복호화장치 - Google Patents

병렬처리형 가변장복호화장치 Download PDF

Info

Publication number
KR960036747A
KR960036747A KR1019950004703A KR19950004703A KR960036747A KR 960036747 A KR960036747 A KR 960036747A KR 1019950004703 A KR1019950004703 A KR 1019950004703A KR 19950004703 A KR19950004703 A KR 19950004703A KR 960036747 A KR960036747 A KR 960036747A
Authority
KR
South Korea
Prior art keywords
fifo memory
signal
bit buffer
data
variable length
Prior art date
Application number
KR1019950004703A
Other languages
English (en)
Other versions
KR0166737B1 (ko
Inventor
문헌희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950004703A priority Critical patent/KR0166737B1/ko
Publication of KR960036747A publication Critical patent/KR960036747A/ko
Application granted granted Critical
Publication of KR0166737B1 publication Critical patent/KR0166737B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements

Abstract

본 발명은 복수경로를 통해 영상데이타를 가변장복호화하는 병렬처리형 가변장복호화장치에 관한 것으로, 인터페이스부가 가변장복호화하는 처리과정에 따라 소용량의 FIFO메모리와 비트버퍼의 데이타입출력동작을 제어함으로써 메모리활용도를 극대화할 수 있을 뿐만 아니라 종래에 비해 비교적 저가인 소용량의 FIFO메모리와 비트버퍼를 사용할 수 있어서 제조원가를 낮출 수 있는 효과가 있다.

Description

병렬처리용 가변장복호화장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 병렬처리형 가변장복호화장치의 구성도, 제3도는 본 발명의 인터페이스부의 상세구성도, 제4도는 본 발명의 비트버퍼가 메모리영역에 데이타를 저장하는 것을 나타내는 일예시도.

Claims (7)

  1. 부호화된 영상신호의 비트열을 입력받아 복수경로를 통해 가변장복호하는 병렬처리형 가변장복호화장치에 있어서, 상기 비트열을 입력받아 저장하며, 인터페이스부로 부터 독출신호가 인가되면 저장데이타를 출력하는 FIFO메모리; 상기 FIFO메모리의 출력단에 접속되며, FIFO메모리의 출력데이타에 내재된 코드데이타를 검출하여 코드식별신호를 출력하는 코드검출부; 상기 코드검출부의 코드식별신호를 입력받아 대응하는 어드레스포인터를 저장하고 상기 FIFO메모리 및 후단의 FIFO메모리의 점유상태에 따라 소정 어드레스신호를 비트버퍼로 출력하는 인터페이스부; 상기 FIFO메모리의 출력단에 접속되며, 인터페이스부로 부터 어드레스를 입력받아 FIFO메모리의 출력데이타를 저장/출력하는 비트버퍼; 및 상기 인터페이스부에서 저장신호가 인가될 때마다 상기 비트버퍼에 저장된 소정 데이타를 입력받는 복수개의 FIFO메모리를 구비한 FIFO메모리를 포함하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
  2. 제1항에 있어서, 상기 FIFO메모리는 소정 데이타를 입력받아 저장하는 도중에 저장용량에 따라 점유상태신호를 출력하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
  3. 제2항에 있어서, 상기 FIFO메모리는 데이타량이 저장용량에 대해 1/4, 1/2, 3/4에 도달하면 상응하는 점유상태신호를 출력하는것을 특징으로 하는 병렬처리형 가변장복호화장치.
  4. 제1항에 있어서, 상기 인터페이스부는 FIFO메모리와 FIFO메모리부의 데이타 입출력을 제어하는 중재부와 코드식별신호에 대응하는 어드레스포인터를 저장하는 어드레스포인터저장부 및 상기 어드레스포인터에 대응하는 어드레스를 비트버퍼로 출력하는 어드레스발생부로 이루어진 것을 특징으로 하는 병렬처리형 가변장복호화장치.
  5. 제4항에 있어서, 상기 중재부는 FIFO메모리의 출력데이타를 비트버퍼에 저장하기 위해 FIFO메모리의 점유상태를 입력받아 저장신호를 어드레스발생부와 비트버퍼로 각각 출력하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
  6. 제4항에 있어서, 상기 중재부는 비트버퍼에서 저장데이타를 읽어내기 위해 FIFO메모리부로 부터 점유상태신호를 입력받아 독출신호를 어드레스발생부와 비트버퍼로 각각 출력하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
  7. 제6항에 있어서, 상기 중재부는 복수개의 점유상태신호가 입력시 시전 설정된 우선순위에 따라 비트버퍼의 저장데이타를 읽어내는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950004703A 1995-03-08 1995-03-08 병렬처리형 가변장복호화장치 KR0166737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004703A KR0166737B1 (ko) 1995-03-08 1995-03-08 병렬처리형 가변장복호화장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004703A KR0166737B1 (ko) 1995-03-08 1995-03-08 병렬처리형 가변장복호화장치

Publications (2)

Publication Number Publication Date
KR960036747A true KR960036747A (ko) 1996-10-28
KR0166737B1 KR0166737B1 (ko) 1999-03-20

Family

ID=19409402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004703A KR0166737B1 (ko) 1995-03-08 1995-03-08 병렬처리형 가변장복호화장치

Country Status (1)

Country Link
KR (1) KR0166737B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038531B1 (ko) * 2009-06-25 2011-06-02 한양대학교 산학협력단 복호화시 병렬처리가 가능한 영상 부호화 장치 및 방법, 그리고 병렬처리가 가능한 영상 복호화 장치 및 방법

Also Published As

Publication number Publication date
KR0166737B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US6535450B1 (en) Method for selecting one or a bank of memory devices
KR910015144A (ko) 매체 호출 제어기
KR930001222A (ko) 2-가/n-가 변환 유니트를 포함하는 기억장치
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
US5895480A (en) Method of and means for accessing an address by respectively substracting base addresses of memory integrated circuits from an access address
KR960036747A (ko) 병렬처리형 가변장복호화장치
KR930005016A (ko) 반도체 기억장치 데이터의 임의 비트수 단위의 이네이브링 데이터 액세스
KR890012316A (ko) 프로그램가능한 메모리 데이터 보호회로
KR910006852A (ko) 메모리 제어 시스템 및 방법
JP2723038B2 (ja) 記憶装置のデータ格納方法
KR970073094A (ko) 디지탈 영상신호 처리용 메모리 시스템
KR100230183B1 (ko) 메모리 장치의 액세스 방법 및 메모리 액세스 장치
SU964731A1 (ru) Буферное запоминающее устройство
KR970049590A (ko) 메모리의 읽기 및 쓰기제어장치
KR920018590A (ko) 데이타 단말기와 중앙제어장치간 데이타 통신회로
KR970022776A (ko) 메모리 억세스 장치 및 방법
KR920000069A (ko) 병렬, 직렬 출력 변환기능을 내장하는 메모리 ic
KR920020491A (ko) 반도체기억장치의 독출회로
KR920018569A (ko) 화상데이타의 고속전송을 위한 인터페이스 회로
KR960015232A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR970029828A (ko) 메모리 엑세스 장치
KR930023839A (ko) 메모리제어논리장치
KR960042328A (ko) 디지탈 출력의 제어회로
KR960018909A (ko) 캐시 메모리의 기능을 갖는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee