KR960018909A - 캐시 메모리의 기능을 갖는 메모리 장치 - Google Patents

캐시 메모리의 기능을 갖는 메모리 장치 Download PDF

Info

Publication number
KR960018909A
KR960018909A KR1019940031107A KR19940031107A KR960018909A KR 960018909 A KR960018909 A KR 960018909A KR 1019940031107 A KR1019940031107 A KR 1019940031107A KR 19940031107 A KR19940031107 A KR 19940031107A KR 960018909 A KR960018909 A KR 960018909A
Authority
KR
South Korea
Prior art keywords
data
memory cell
input
output
input terminal
Prior art date
Application number
KR1019940031107A
Other languages
English (en)
Other versions
KR0120613B1 (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940031107A priority Critical patent/KR0120613B1/ko
Priority to CN95119195A priority patent/CN1087473C/zh
Priority to US08/548,212 priority patent/US5719810A/en
Publication of KR960018909A publication Critical patent/KR960018909A/ko
Application granted granted Critical
Publication of KR0120613B1 publication Critical patent/KR0120613B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자에 있어서 캐시 메모리의 기능을 갖는 메모리 장치에 관한 것으로, 특정한 동작에서 소자 내부의 메모리 셀부에 입력된 데이타를 데이타 레지스터부에 일시적으로 저장시켜 놓고, 소자의 외부로부터의 데이타 입력없이 상기 데이타 레지스터부에 저장된 데이타를 다시 메모리 셀부에 저장되도록 함으로써, 동작속도물 향상시키고, 또한 상기 데이타 레지스티부에 입력된 데이타 및 상기 메모리 셀부에 입력된 데이타를 비교하여 출력하도록 함으로써 디램의 테스트 모드(text mode) 동작을 용이하도록 하는 효과가 있다.

Description

캐시 메모리의 기능을 갖는 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 데이타 입력버퍼 및 출력버퍼의 회로도.

Claims (5)

  1. 데이타를 입력하기 위한 입력단자와, 상기 입력단자로 부터 입력 데이타를 셀 어레이 블럭에 저장하기 위한 메모리 셀 수단과, 상기 메모리 셀 수단으로 부터의 출력된 데이타른 출력하기 위한 출력단자와, 상기 입력단자로 입력된 데이타 및 상기 메모리 셀 수단으로 부터 출력된 데이타를 일시적으로 저장하기 위한 데이타 레지스터 수단과, 상기 입력단자로 입력된 데이타 및 상기 데이타 레지스터 수단으로 부터 출력된 데이타를 절환하여 상기 메모리 셀 수단으로 전달하기 위한 제1멀티플렉스 수단과, 상기 입력단자로 입력된 데이타 및 상기 메모리 셀 수단으로 부터 출력된 데이타를 절환하여 상기 데이타 레지스터 수단으로 전달하기 위한 제2멀티플렉스 수단을 구비하는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서, 상기 데이타 레지스터 수단으로 부터 출력된 데이타와 상기 메모리 셀 수단으로 부터 출력된 데이타를 비교하기 위한 비교 수단과, 상기 메모리 셀 수단으로 부터 출력된 데이타 및 상기 비교 수단으로 부터 출력된 데이타를 절환하여 상기 출력단자로 전달하기 위한 제3멀티플렉스 수단을 추가로 포함하는 것을 특징으로 하는 메모리 장치.
  3. 제2항에 있어서, 상기 비교수단은, 상기 데이타 레지스터수단에 입력된 데이타 및 상기 메모리 셀부에 입력된 데이타의 값이 모두 같을때는 ‘하이’를 출력하고, 다를 경우에는 ‘로우’를 출력하는 것을 특징으로 하는 메모리 장치.
  4. 제2항에 있어서, 상기 입력단자로 부틱 입력된 데이타를 상기 제1멀티플렉스 수단으로 전달하기 위한 입력 버퍼수단과, 상기 제3멀티플렉스 수단으로 부터의 출력된 데이타를 상기 출력단자로 전달하기 위한 출력 버퍼수단을 추가로 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서, 상기 입력단자로 부터 일정한 규칙을 갖는 데이타 신호가 입력되는 경우 상기 데이타 레지스터수단에 저장된 데이타가 상기 메모리 셀에 저장되는 것을 특징으로 하는 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031107A 1994-10-25 1994-11-24 캐시 메모리의 기능을 갖는 메모리 장치 KR0120613B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940031107A KR0120613B1 (ko) 1994-11-24 1994-11-24 캐시 메모리의 기능을 갖는 메모리 장치
CN95119195A CN1087473C (zh) 1994-10-25 1995-10-25 具有高速缓冲存贮器功能的半导体存贮器件
US08/548,212 US5719810A (en) 1994-10-25 1995-10-25 Semiconductor memory device having cache memory function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031107A KR0120613B1 (ko) 1994-11-24 1994-11-24 캐시 메모리의 기능을 갖는 메모리 장치

Publications (2)

Publication Number Publication Date
KR960018909A true KR960018909A (ko) 1996-06-17
KR0120613B1 KR0120613B1 (ko) 1997-10-29

Family

ID=19398930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031107A KR0120613B1 (ko) 1994-10-25 1994-11-24 캐시 메모리의 기능을 갖는 메모리 장치

Country Status (1)

Country Link
KR (1) KR0120613B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825776B1 (ko) * 2006-08-28 2008-04-28 삼성전자주식회사 메모리 장치 및 그 테스트 방법

Also Published As

Publication number Publication date
KR0120613B1 (ko) 1997-10-29

Similar Documents

Publication Publication Date Title
KR850004684A (ko) 반도체 기억 장치
KR850003610A (ko) 반도체 메모리 장치
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR880011803A (ko) 메모리 장치
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR920010622A (ko) 반도체집적회로장치
KR910001771A (ko) 반도체 메모리 장치
KR960035657A (ko) 데이타 압축 시험기능을 갖는 반도체 기억장치 및 그 시험방법
KR910015999A (ko) 반도체 메모리장치
KR870010549A (ko) 반도체 기억장치
KR950025777A (ko) 반도체메모리장치
KR910008730A (ko) 반도체 기억장치
KR970012754A (ko) 반도체 메모리 및 그 기입 방법
TW375826B (en) Merged DQ circuit of semiconductor device and method thereof
KR850008567A (ko) 반도체 집적회로
KR920003314A (ko) 반도체 메모리장치
KR910006994A (ko) 센스 앰프회로
KR960018909A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR890010912A (ko) 반도체 메모리장치
KR970017609A (ko) 반도체기억장치
KR850007713A (ko) 반도체 기억장치
KR900010778A (ko) 반도체 메모리장치
KR960015232A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR920003769A (ko) 서라운드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee