KR0166737B1 - 병렬처리형 가변장복호화장치 - Google Patents
병렬처리형 가변장복호화장치 Download PDFInfo
- Publication number
- KR0166737B1 KR0166737B1 KR1019950004703A KR19950004703A KR0166737B1 KR 0166737 B1 KR0166737 B1 KR 0166737B1 KR 1019950004703 A KR1019950004703 A KR 1019950004703A KR 19950004703 A KR19950004703 A KR 19950004703A KR 0166737 B1 KR0166737 B1 KR 0166737B1
- Authority
- KR
- South Korea
- Prior art keywords
- fifo memory
- data
- unit
- signal
- address
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/146—Data rate or code amount at the encoder output
- H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
Abstract
본 발명은 복수경로를 통해 영상데이타를 가변장복호화하는 병렬처리형 가변장복호화장치에 관한 것으로, 인터페이스부가 가변장복호화하는 처리과정에 따라 소용량의 FIFO메모리와 비트버퍼의 데이타입출력동작을 제어함으로써 메모리활용도를 극대화할 수 있을 뿐만 아니라 종래에 비해 비교적 저가인 소용량의 FIFO메모리와 비트버퍼를 사용할 수 있어서 제조원가를 낮출 수 있는 효과가 있다.
Description
제1도는 종래의 병렬처리형 가변장복호화장치의 구성도.
제2도는 본 발명의 병렬처리형 가변장복호화장치의 구성도.
제3도는 본 발명의 인터페이스부의 상세구성도.
제4도는 본 발명의 비트버퍼가 메모리영역에 데이타를 저장하는 것을 나타내는 일예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 역다중화부 2, 50 : FIFO메모리부
3, 60 : 가병장복호화부 10 : FIFO메모리
20 : 코드검출부 30 : 인터페이스부
40 : 비트버퍼(Bit Buffer)
본 발명은 복수경로를 통해 영상데이타를 가변장복호화하는 병렬처리형 가변장복호화장치에 관한 것으로, 특히 소용량의 FIFO메모리를 사용하면서도 가변장복호화하는 처리과정에 적응적으로 데이타를 입출력함으로써 메모리활용도를 극대화할 수 있는 병렬처리형 가변장복호화장치에 관한 것이다.
일반적으로 고화질TV(HDTV)등과 같은 디지탈영상을 처리하는 영상처리시스템에서는 처리데이타량의 방대함으로 인해 영상데이타를 복수경로를 통해 가변장복호화를 수행하는데, 이는 한 화면에 상당하는 영상데이타를 여러개의 윈도우로 분할(통상 4개의 윈도우로 분할함.)하고, 분할된 데이타별로 부호화된 비트열을 전송받는 복호화측에서는 처리속도를 낮추기 위해 윈도우별로 복호함으로써 원할하게 복호화를 수행하기 위한 것이다.
제1도는 종래의 병렬처리형 가변장복호화장치의 구성도이다. 제1도에서 역다중화부(1)는 부호화된 비트열을 입력받아 후단에 접속된 FIFO메모리부(2)로 분할출력함과 아울러 비트열에 내재된 헤더정보를 복호화하여 출력한다. FIFO메모리부(2)는 역다중화부(1)에서 분할출력하는 데이타를 입력받아 저장하며 후단에 접속된 가변장복호화부(3)로 부터 데이타독출신호(READ)가 인가되면 저장데이타를 입력순에 따라 가변장복호화부(3)로 출력한다. 이에 따라 가변장복호화부(3)는 내부의 부호테이블을 참조하여 입력데이타를 가변장복호화한다.
이와 같은 종래의 병렬처리형 가변장복호화장치는 가변장복호화과정에서 각 윈도우의 발생비트량이 시간적으로 가변적이므로 윈도우의 데이타발생량을 고려하여 FIFO메모리부의 저장용량을 설계하는데, 윈도우의 데이타발생량이 최대일 때를 가정하여 설계한 대용량의 FIFO메모리를 사용하였다. 따라서, 처리속도가 충분히 높아 병렬처리가 필요없는 경우와 비교할때 FIFO메모리의 메모리활용도가 저하되는 문제점이 있었다.
본 발명의 목적은 소용량의 FIFO메모리를 사용하면서도 가변장복호화 하는 처리과정에 적응적으로 데이타를 입출력함으로써 메모리활용도를 극대화할 수 있는 병렬처리형 가변장복호화장치를 제공함에 있다.
상기와 같은 본 발명의 목적은 부호화된 영상신호의 비트열을 입력받아 복수경로를 통해 가변장복호하는 병렬처리형 가변장복호화장치에 있어서, 상기 비트열을 입력받아 저장하며, 인터페이스부로 부터 독출신호가 인가되면 저장데이타를 출력하는 FIFO메모리, 상기 FIFO메모리의 출력단에 접속되며, FIFO메모리의 출력데이타에 내재된 코드데이타를 검출하여 코드식별신호를 출력하는 코드검출부, 상기 코드검출부의 코드식별신호를 입력받아 대응하는 어드레스포인터를 저장하고 상기 FIFO메모리 및 후단의 FIFO메모리부의 점유상태에 따라 소정 어드레스신호를 비트버퍼로 출력하는 인터페이스부, 상기 FIFO메모리의 출력단에 접속되며, 인터페이스부로 부터 어드레스를 입력받아 FIFO메모리의 출력데이타를 저장/츨력하는 비트 버퍼 및 상기 인터페이스부에서 저장신호가 인가될때마다 상기 비트버퍼에 저장된 소정 데이타를 입력받는 복수개의 FIFO메모리를 구비한 FIFO메모리부에 의하여 달성된다.
이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 병렬처리형 가변장복호화장치의 구성도이다. 제2도에서 FIFO메모리(10)는 부호화된 비트열을 입력받아 저장하며 저장량에 따라 점유상태신호(HFI)를 인터페이스부(30)로 출력하며, 인터페이스부(30)로 부터 독출신호(ReadI)가 인가될 때마다 저장데이타를 출력단에 접속된 코드검출부(20)로 출력한다. 코드검출부(20)는 데이타를 입력받아 픽처레벨 이상의 헤더정보 및 프레임내의 각 슬라이드윈도우의 스타트코드를 검출하고, 검출결과에 따른 코드식별신호를 인터페이스부(30)로 출력한다. 비트버퍼(40)는 인터페이스부(30)로 부터 독출/저장신호(Read/Write)에 따라 FIFO메모리(10)에서 출력하는 데이타의 일단을 입력받아 저장하거나 출력한다. 일예로, 비트버퍼(40)는 인터페이스부(30)로 부터 저장신호(Write)가 인가되면 제4도에 도시한 바와 같이 입력데이타를 저장하는데, 메모리영역에 어드레스지정을 하기 위해 인터페이스부(30)에서 출력하는 어드레스신호를 입력받으며, 어드레스가 지정하는 해당 어드레스에 데이타를 저장한다. 또, 인터페이스부(30)의 독출신호(Read)가 비트버퍼(40)에 인가되면 저장데이타가 읽혀지는데, 인터페이스부(30)에서 출력하는 어드레스가 지정하는 해당 데이타가 읽혀진다. 이때 인터페이스부(30)는 FIFO메모리부(50)로 저장신호(Write)를 출력하며, 읽혀진 데이타는 후단에 연결된 FIFO메모리부(50)에 인가된다. 상기 FIFO메모리부(50)는 해당 윈도우데이타를 저장하는 제1내지 제4FIFO메모리(51-54)와 헤더정보를 저장하는 제5FIFO메모리(55)로 이루어진다. 제1 내지 제 4FIFO메모리(51-54)는 데이타의 저장량에 따라 점유상태신호(HF1-HF4)를 복호화부(60)의 제1 내지 제4가 변장복호화부(61-64) 및 인터페이스부(30)로 각각 출력하며, 제5FIFO메모리(55)도 점유상태신호(HF5)를 복호화부(60)의 제 5가변장복호화부(65) 및 인터페이스부(30)로 출력한다. 상기 점유상태신호(HF1-HF5)는 초기상태에서 제1 내지 제5FIFO메모리(51-55)가 해당 데이타를 저장하는 도중 저장용량에 대해 1/4, 1/2, 3/4에 도달하면 각각 출력한다. 상기 제1 내지 제4가변장복호화부(61-64)는 점유상태신호(HF1-HF4)를 이용하여 입력받은 데이타를 각각 가변장복호화하며, 제5가변장복호화부(65)는 제5FIFO메모리(55)로 부터 헤더데이타를 입력받아 가변장복호화한다. 이때 제1 내지 제5가변장복호화부(61-65)는 입력데이타의 복호화가 완료되기 전에 데이타독출신호(Read)를 전단의 제1 내지 제5FIFO(51-55)로 출력한다. 이에 따라 제1내지 제5FIFO(51-55)는 저장하고 있던 데이타를 입력순으로 출력한다.
한편, 인터페이스부(30)는 FIFO메모리(10)와 FIFO메모리부(50) 및 비트버퍼(40)를 제어하는데 제3도에 따라 구체적으로 설명한다. 제3도는 본 발명의 인터페이스부의 상세구성도이다. 본 발명의 인터페이스부(30)는 중재부(31)를 구비한다. 중재부(31)는 FIFO메모리(10)와 FIFO메모리부(50)의 동작을 제어한다. 중재부(31)의 출력단에는 어드레스발생부(33)가 연결되며, 어드레스발생부(33)는 중재부(31)로 부터 저장명령을 지시하는 저장신호(Write) 또는 독출명령을 지시하는 독출신호(Read)가 인가되면 어드레스포인터저장부(32)의 어드레스포인터에 대응하는 어드레스를 비트버퍼(40)로 출력한다. 이는 어드레스포인터저장부(32)가 코드검출부(20)로 부터 코드식별신호가 입력될때 코드별로 어드레스포인터를 지정한 테이블을 작성한 다음 어드레스발생부(33)로 부터 요청신호가 인가되면 테이블을 참조하여 해당 어드레스포인터를 출력하는 것이다.
상기 중재부(31)는 FIFO메모리(10)로 부터 점유상태신호(HFI)가 인가되면 FIFO메모리(10)가 저장하고 있던 데이타를 출력하도록 독출신호(ReadI)를 출력한다. 또, 중재부(31)는 FIFO메모리(10)의 출력데이타를 비트버퍼(40)에 저장하기 위해 저장신호(Write)를 어드레스발생부(33)와 비트버퍼(40)로 각각 출력한다. 어드레스발생부(33)는 저장신호(Write)가 인가되면 어드레스포인터저장부(33)로 부터 어드레스포인터를 입력받아 해당 어드레스를 비트버퍼(40)로 출력한다. 또, 중재부(31)는 제1 내지 제5FIFO메모리(51-55)로 부터 각각 점유상태신호를 입력받아 데이타출력여부를 결정한다. 일예로, 제1FIFO메모리(51)에서 데이타점유량이 절반이하로 떨어지면 중재부(31)는 독출신호(Read)를 비트버퍼(40)와 어드레스발생부(33)로 각각 출력함과 아울러 제1FIFO메모리(51)로 저장신호(W1)를 출력한다. 이에 따라 비트버퍼(40)에서 저장되어 있던 데이타중 어드레스발생부(33)의 어드레스가 지정하는 제1 윈도우데이타가 읽혀진다. 한편, 저장신호(W1)를 입력받은 제1FIFO메모리(51)는 비트버퍼(40)에서 읽어낸 제1 윈도우데이타를 입력받는다. 이후, 제1FIFO메모리(51)는 제1 가변장복호화부(61)로 부터 독출신호(Read)가 인가되면 먼저 입력된 데이타부터 출력한다.
이와 같이 중재부(31)는 후단에 접속된 제1내지 제5FIFO(51-55)가 비트버퍼(40)에서 데이타를 읽어내는 동작을 제어하며, 제1 내지 제5FIFO(51-55)로 부터 둘 이상의 점유상태신호가 입력되여 경합할 경우에는 사전 설정된 우선순위에 따라 비트버퍼(40)의 저장데이타에 대한 읽기동작을 수행한다. 즉, 우선순위가 앞선 점유상태신호에 의해 먼저 처리하고 이어서 다음 우선순위에 해당하는 점유상태신호에 따라 저장신호(Write)의 출력여부를 결정한다.
이상과 같은 본 발명은 인터페이스부가 가변장복호화하는 처리속도에 따라 적응적으로 데이타를 저장하거나 읽어내도록 제어함으로써 메모리활용도를 극대화할 수 있을 뿐만 아니라 종래에 비해 비교적 저가인 소용량의 FIFO메모리와 비트버퍼를 사용하므로 제조원가를 낮출 수 있는 효과가 있다.
Claims (7)
- 부호화된 영상신호의 비트열을 입력받아 복수경로를 통해 가변장복호하는 병렬처리형 가변장복호화장치에 있어서, 상기 비트열을 입력받아 저장하며, 인터페이스부로 부터 독출신호가 인가되면 저장데이타를 출력하는 FIFO메모리; 상기 FIFO메모리의 출력단에 접속되며, FIFO메모리의 출력데이타에 내재된 코드데이타를 검출하여 코드식별신호를 출력하는 코드검출부; 상기 FIFO메모리로 점유상태에 따른 독출신호를 출력하며, 상기 코드 검출부의 코드식별신호를 입력받아 어드레스포인터를 지정하여 해당하는 어드레스에 상기 FIFO메모리의 출력데이터를 저장하도록 제어하고, 후단의 FIFO메모리부의 점유상태에 따라 저장된 FIFO메모리의 출력데이터를 상기 어드레스신호에 따라 독출하여 해당 FIFO메모리부로 출력하도록 제어하는 인터페이스부; 상기 FIFO메모리의 출력단에 접속되며, 인터페이스부로 부터 어드레스를 입력받아 FIFO메모리의 출력데이타를 저장/출력하는 비트버퍼; 및 상기 인터페이스부에서 저장신호가 인가될때마다 상기 비트버퍼에 저장된 소정 데이타를 입력받는 복수개의 FIFO메모리를 구비한 FIFO메모리부를 포함하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
- 제1항에 있어서, 상기 FIFO메모리는 소정 데이타를 입력받아 저장하는 도중에 저장용량에 따라 점유상태신호를 출력하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
- 제2항에 있어서, 상기 FIFO메모리는 데이타량이 저장용량에 대해 1/4, 1/2, 3/4에 도달하면 상응하는 점유상태신호를 출력하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
- 제1항에 있어서, 상기 인터페이스부는 FIFO메모리와 FIFO메모리부의 데이타 입출력을 제어하는 중재부와 코드식별신호에 대응하는 어드레스포인터를 저장하는 어드레스포인터저장부 및 상기 어드레스포인터에 대응하는 어드레스를 비트버퍼로 출력하는 어드레스발생부로 이루어진 것을 특징으로 하는 병렬처리형 가변장복호화장치.
- 제4항에 있어서, 상기 중재부는 FIFO메모리의 출력데이타를 비트버퍼에 저장하기 위해 FIFO메모리의 점유상태신호를 입력받아 저장신호를 어드레스발생부와 비트버퍼로 각각 출력하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
- 제4항에 있어서, 상기 중재부는 비트버퍼에서 저장데이타를 읽어내기 위해 FIFO메모리부로부터 점유상태신호를 입력받아 독출신호를 어드레스발생부와 비트버퍼로 각각 출력하는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
- 제6항에 있어서, 상기 중재부는 복수개의 점유상태신호가 입력시사전 설정된 우선순위에 따라 비트버퍼의 저장데이타를 읽어내는 것을 특징으로 하는 병렬처리형 가변장복호화장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004703A KR0166737B1 (ko) | 1995-03-08 | 1995-03-08 | 병렬처리형 가변장복호화장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004703A KR0166737B1 (ko) | 1995-03-08 | 1995-03-08 | 병렬처리형 가변장복호화장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960036747A KR960036747A (ko) | 1996-10-28 |
| KR0166737B1 true KR0166737B1 (ko) | 1999-03-20 |
Family
ID=19409402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004703A KR0166737B1 (ko) | 1995-03-08 | 1995-03-08 | 병렬처리형 가변장복호화장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166737B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101038531B1 (ko) * | 2009-06-25 | 2011-06-02 | 한양대학교 산학협력단 | 복호화시 병렬처리가 가능한 영상 부호화 장치 및 방법, 그리고 병렬처리가 가능한 영상 복호화 장치 및 방법 |
-
1995
- 1995-03-08 KR KR1019950004703A patent/KR0166737B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101038531B1 (ko) * | 2009-06-25 | 2011-06-02 | 한양대학교 산학협력단 | 복호화시 병렬처리가 가능한 영상 부호화 장치 및 방법, 그리고 병렬처리가 가능한 영상 복호화 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960036747A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581310A (en) | Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom | |
| US20110091124A1 (en) | System for multi-byte reading | |
| US6134272A (en) | Data input/output apparatus of transport decoder | |
| US6131151A (en) | Processing high-speed digital datastreams with reduced memory | |
| US7061496B2 (en) | Image data processing system and image data reading and writing method | |
| US6490058B1 (en) | Image decoding and display device | |
| KR100282389B1 (ko) | 에이치디티브이 비디오 디코더의 메모리 제어 방법 | |
| US6820087B1 (en) | Method and apparatus for initializing data structures to accelerate variable length decode | |
| WO1995031874A1 (en) | Mpeg decoder memory data storage and transfer | |
| US20050047510A1 (en) | Data processing device for MPEG | |
| US6366325B1 (en) | Single port video capture circuit and method | |
| US5923815A (en) | Apparatus and method for decoding MPEG video data | |
| US6313766B1 (en) | Method and apparatus for accelerating software decode of variable length encoded information | |
| JPWO2010122613A1 (ja) | Ｆｉｆｏバッファ装置 | |
| KR0166737B1 (ko) | 병렬처리형 가변장복호화장치 | |
| US6072543A (en) | Priority order processing circuit and method for an MPEG system | |
| US5872577A (en) | Device for decoding signals of the MPEG-type | |
| US8922676B2 (en) | Video frame buffer | |
| US8428149B2 (en) | System and method for outputting video streams | |
| US5940017A (en) | Apparatus for decoding variable length coded data | |
| US6205251B1 (en) | Device and method for decompressing compressed video image | |
| JP4293503B2 (ja) | 画像処理装置 | |
| US5712665A (en) | Dynamic random access memory for MPEG decoding | |
| KR100257196B1 (ko) | 디지탈 비데오 디스크-롬용 데이터 디코딩 장치 | |
| US20090092376A1 (en) | Video reproduction apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |