KR890012316A - 프로그램가능한 메모리 데이터 보호회로 - Google Patents

프로그램가능한 메모리 데이터 보호회로 Download PDF

Info

Publication number
KR890012316A
KR890012316A KR1019890000885A KR890000885A KR890012316A KR 890012316 A KR890012316 A KR 890012316A KR 1019890000885 A KR1019890000885 A KR 1019890000885A KR 890000885 A KR890000885 A KR 890000885A KR 890012316 A KR890012316 A KR 890012316A
Authority
KR
South Korea
Prior art keywords
address
register
storage
registers
array
Prior art date
Application number
KR1019890000885A
Other languages
English (en)
Other versions
KR0127748B1 (ko
Inventor
봇두 수다카르
코우시크 비크람
엠. 루케토 얼로이
Original Assignee
존 지. 웹
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웹, 내셔널 세미콘덕터 코포레이션 filed Critical 존 지. 웹
Publication of KR890012316A publication Critical patent/KR890012316A/ko
Application granted granted Critical
Publication of KR0127748B1 publication Critical patent/KR0127748B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

프로그램가능한 메모리 데이터 보호회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 메모리 데이터 보호회로를 이용하는 4K 비트 EEPROM 어레이의 기본 구성요소를 나타내는 블럭도.
제 2 도는 본 발명에 따른 메모리 보호회로를 설명하기 위한 블럭도.
제 3 도는 본 발명에 따른 메모리 데이터 보호회로의 실시예를 나타내는 회로도.
제 4 도는 제 3 도에 각각 도시된 보호 레지스터 로직(24)과 메모리 보호 레지스터회로 블럭(26)의 실시예를 상세히 나타내는 회로도.

Claims (6)

  1. 복수의 프로그램가능한 데이터 저장 레지스터들로 이뤄지는 메모리 어레이를 포함하며, 상기한 어레이내의 복수의 저장레지스터들은 각각 그에 관련된 어드레스를 가지며, 상기한 어드레스는 어레이내의 제 1 레지스터로부터 최종 레지스터까지 순차적으로 복수의 저장 레지스터들을 저장하도록 구성된 모노리딕 반도체 집적회로 메모리 소자에 있어서, 어레이내의 미리 선택된 저장 레지스터의 어드레스를 저장하는 집적화된 메모리 보호레지스터로 구성되어 상기한 미리 선택된 저장 레지스터의 어드레스와 동일하거나 이보다 큰 어드레스를 가진 모든 레지스터들이 어떠한 기입동작으로부터도 보호되도록 한 것을 특징으로하는 메모리 소자.
  2. 제 1 항에 있어서, 보호레지스터에 저장된 어드레스를 변화시킬 수 있도록 메모리 보호레지스터가 프로그램 가능하게 된 것을 특징으로하는 메모리 소자.
  3. 제 1 항에 있어서, 기입동작으로부터 보호되는 저장레비스터들이 독출 전용 저장레지스터들로 전환되도록 상기한 미리 선택된 저장레지스터의 어드레스를 메모리 보호레지스터에 영구적으로 “록”시키기 위한 수단을 부가적으로 포함하는 것을 특징으로 하는 메모리 소자.
  4. 복수의 프로그램가능한 데이터 저장레지스터들로 이뤄지는 메모리어레이를 포함하며, 상기한 어레이내의 복수의 저장 레지스터들은 각각 그에 관련된 어드레스를 가지며, 상기한 어드레스는 어레이내의 제 1 레지스터로부터 최종 레지스터까지 순차적으로 복수의 저장 레지스터들을 저장하도록 된 모노리딕 반도체 집적회로 메모리소자에 있어서, 인에이블 신호의 접수시, 입력 어드레스를 해독하여 그 입력어드레스에 대응하는 어레이내의 저장레지스터에 대한 액세스를 부여하여 액세스되는 저장 레지스터에 데이터가 기입될 수 있도록 한 어드레스디코더와, 어레이내의 미리 선택된 저장 레지스터의 어드레스를 저장하여 상기한 미리 선택된 저장레지스터의 어드레스와 동일하거나 이보다 큰 어드레스를 가진 어레이내의 모든 레지스터들이 어떠한 기입동작으로부터도 보호되도록 한 메모리 보호레지스터와, 상기한 메모리 보호레지스터를 미리 선택된 레지스터의 어드레스로 프로그램하기 위한 수단과, 메모리 보호 회로에 저장된 어드레스를 입력 어드레스와 비교하여 입력 어드레스가 상기한 저장된 어드레스보다 작을때에만 상기한 어드레스 디코더에 인에이블 신호를 보내는 비교기등을 구비하여 어레이내의 미리 선택된 갯수의 레지스터들을 어떠한 기입동작으로부터도 보호하도록 한 것을 특징으로하는 보호회로.
  5. 제 4 항에 있어서, 기입동작으로부터 보호되는 저장레지스터들이 독출 전용 저장 레지스터들로 전환되도록 상기한 저장된 어드레스를 메모리 보호 레지스터에 영구적으로 “록”시키기 위한 수단을 부가적으로 포함하는 것을 특징으로 하는 보호회로.
  6. 제 4 항에 있어서, 상기한 미리 선택된 저장 레지스터가 제 1 레지스터로 되어 어레이내의 모든 레지스터들이 각각 독출 전용 저장레지스터로 전환되도록 한 것을 특징으로 하는 보호회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890000885A 1988-01-28 1989-01-27 프로그램가능한 메모리 데이터 보호회로 KR0127748B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14937388A 1988-01-28 1988-01-28
US149.373 1988-01-28
US149,373 1988-01-28

Publications (2)

Publication Number Publication Date
KR890012316A true KR890012316A (ko) 1989-08-25
KR0127748B1 KR0127748B1 (ko) 1998-10-01

Family

ID=22529990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000885A KR0127748B1 (ko) 1988-01-28 1989-01-27 프로그램가능한 메모리 데이터 보호회로

Country Status (5)

Country Link
EP (1) EP0326053B1 (ko)
JP (1) JPH025157A (ko)
KR (1) KR0127748B1 (ko)
CA (1) CA1322414C (ko)
DE (1) DE68926718T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550997A (en) * 1992-11-18 1996-08-27 Canon Kabushiki Kaisha In an interactive network board, a method and apparatus for preventing inadvertent loading of a programmable read only memory
FR2732487B1 (fr) * 1995-03-31 1997-05-30 Sgs Thomson Microelectronics Procede de protection de zones de memoires non volatiles
FR2757654B1 (fr) * 1996-12-24 1999-02-05 Sgs Thomson Microelectronics Memoire avec zones protegees en lecture
DE19738712C2 (de) * 1997-09-04 2001-09-20 Siemens Ag Nichtflüchtiger Speicher mit zu Subblöcken zusammengefaßten Speicherzellen
FR2770327B1 (fr) * 1997-10-24 2000-01-14 Sgs Thomson Microelectronics Memoire non volatile programmable et effacable electriquement comprenant une zone protegeable en lecture et/ou en ecriture et systeme electronique l'incorporant
US6526128B1 (en) * 1999-03-08 2003-02-25 Agere Systems Inc. Partial voice message deletion
DE102006005480B3 (de) * 2006-02-03 2007-02-22 Technische Universität Clausthal Mikroprozessor und Compiler

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842548A1 (de) * 1978-09-29 1980-04-10 Siemens Ag Programmierbare speicherschutzlogik fuer mikroprozessorsysteme
US4573119A (en) * 1983-07-11 1986-02-25 Westheimer Thomas O Computer software protection system
DE3514430A1 (de) * 1985-04-20 1986-10-23 Sartorius GmbH, 3400 Göttingen Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens
US4835733A (en) * 1985-09-30 1989-05-30 Sgs-Thomson Microelectronics, Inc. Programmable access memory

Also Published As

Publication number Publication date
KR0127748B1 (ko) 1998-10-01
DE68926718T2 (de) 1997-02-20
JPH025157A (ja) 1990-01-10
DE68926718D1 (de) 1996-08-01
EP0326053B1 (en) 1996-06-26
EP0326053A2 (en) 1989-08-02
CA1322414C (en) 1993-09-21
EP0326053A3 (en) 1991-01-02

Similar Documents

Publication Publication Date Title
US5263140A (en) Variable page size per entry translation look-aside buffer
US4928260A (en) Content addressable memory array with priority encoder
US4332009A (en) Memory protection system
KR940020228A (ko) 데이타 기억장치
US4890260A (en) Content addressable memory array with maskable and resettable bits
KR910015144A (ko) 매체 호출 제어기
KR900005441A (ko) 반도체 메모리 회로
US4888731A (en) Content addressable memory array system with multiplexed status and command information
KR910003672A (ko) 연상 메모리 장치
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR840008849A (ko) 버퍼 기억장치 제어 시스템
KR890012316A (ko) 프로그램가능한 메모리 데이터 보호회로
US4040029A (en) Memory system with reduced block decoding
JP3578175B2 (ja) メモリワードの管理回路
KR920018775A (ko) 패리티 검사회로
KR930003400B1 (ko) 마이크로 프로세서용 상태 레지스터 장치
US4167778A (en) Invalid instruction code detector
KR910019059A (ko) 반도체 불휘발성 메모리장치
KR940009845A (ko) 시큐리티회로
KR950020173A (ko) 저전력 동작 모드를 갖춘 메모리를 가진 데이타 처리 시스템 및 그 방법
KR930007046B1 (ko) 확장 어드레싱 회로 및 접합기 카드
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR950020178A (ko) 정보 처리 장치
US4128899A (en) Associated read/write memory
KR860009421A (ko) 논리기능을 가진 기억회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041020

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee