KR900002311A - 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치 - Google Patents

캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치 Download PDF

Info

Publication number
KR900002311A
KR900002311A KR1019890010716A KR890010716A KR900002311A KR 900002311 A KR900002311 A KR 900002311A KR 1019890010716 A KR1019890010716 A KR 1019890010716A KR 890010716 A KR890010716 A KR 890010716A KR 900002311 A KR900002311 A KR 900002311A
Authority
KR
South Korea
Prior art keywords
signal
cache memory
supplied
circuit
address tag
Prior art date
Application number
KR1019890010716A
Other languages
English (en)
Other versions
KR920010999B1 (ko
Inventor
아키오 미요시
요시키 하야가시
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900002311A publication Critical patent/KR900002311A/ko
Application granted granted Critical
Publication of KR920010999B1 publication Critical patent/KR920010999B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 캐시메모리가 채용된 억세스제어장치의 제1실시예를 나타낸 블록도.
제2도는 제1도의 제1실시예에 채용되는 캐시메모리칩의 내부구성을 나타낸 블록도.

Claims (7)

  1. 기억된 데이터의 어드레스태그를 기억하는 어드레스태그부(13)와, 외부에서 공급되는 어드레스중의 어드레스태그를 상기 어드레스태그부(13)내의 어드레스태그와 비교하는 비교기(24), 이 비교기(24)의 출력에 기초해서 내부히트신호를 발생시키는 회로(25) 및, 내부히트신호와 외부에서 공급되는 하나 또는 둘이상의 외부히트신호의 논리합신호를 외부로 출력하는 논리합회로(7)가 동일 칩에 탑재된 것을 특징으로 하는 캐시메모리.
  2. 제1항에 있어서, 상기 데이터를 기억하기 위한 데이터부(11)와 상기 어드레스태그부(13)가 동일 칩에 탑재된 것을 특징으로 하는 캐시메모리.
  3. 제1항에 있어서, 외부에서 이네이블신호가 공급될 때에만 상기 내부히트신호를 상기 논리합회로(7)에 공급되는 게이트회로(31)를 구비하여 구성된 것을 특징으로 하는 캐시메모리.
  4. 기억된 데이터의 어드레스태그를 기억하는 어드레스태그부(13)와, 외부에서 공급되는 어드레스중의 어드레스테그를 상기 어드레스태그부(13)내의 어드레스태그와 비교하는 비교기(24), 이 비교기(24)의 출력에 기초해서 내부히트신호를 발생시키는 회로(25) 및, 내부히트신호와 외부에서 공급되는 하나 또는 둘이상의 외부히트신호의 논리합신호를 외부로 출력하는 논리합회로(7)가 동일 칩에 탑재되어 구성된 캐시메모리가 채용된 마이크로프로세서의 억세스제어장치에 있어서, 입출력준비신호발생회로(3)의 출력이 상기 외부히트신호로서 캐시메모리(5)에 공급되고, 이 캐시메모리(5)로 부터의 논리합신호가 상기 마이크로프로세서(1)의 준비신호입력단에 공급되도록 된 것을 특징으로 하는 억세스제어장치.
  5. 외부에서 이네이블신호가 공급될 때에만 내부히트신호를 논리합회로(7)에 공급하는 게이트회로(31)를 구비하여 구성된 캐시메모리가 채용된 마이크로프로세서의 억세스제어장치에 있어서, 입출력준비신호발생회로(3)의 출력이 외부히트신호로서 캐시메모리(30)에 공급되고, 어드레스디코더(33)로 부터의 칩이네이블신호가 상기 이네이블신호로서 캐시메모리(30)에 공급되고, 이 캐시메모리(30)로 부터의 논리합신호가 마이크로프로세서(1)의 준비신호입력단에 공급되도록 된 것을 특징으로 하는 억세스제어장치.
  6. 복수개의 캐시메모리(51, 52)를 구비하고, 마이크로프로세서(34)는 복수의 준비신호입력단자(351, 352)를 갖추고, 그 준비신호입력단자(351, 352)에서 상기 복수의 캐시메모리(51, 52)로부터 논리합신호를 각각 공급받으며, 또 각 캐시메모리(51, 52)로부터의 논리합신호가 외부히트신호로서 다른 캐시메모리(52, 51)에 공급되도록 된 것을 특징으로 하는 억세스제어장치.
  7. 캐시메모리(5 ; 30)에서 내부히트신호가 발생되지 않을 때에 주메모리준비신호를 발생시키는 주메모리준비신호발생회로(36)를 구비하고, 이 주메모리준비신호발생회로(36)의 출력과 입출력준비신호발생회로(3)의 출력이 외부히트신호로서 상기 캐시메모리(5 ; 30)에 공급되도록 된 것을 특징으로 하는 억세스제어장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890010716A 1988-07-28 1989-07-28 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치 KR920010999B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63189368A JPH0239255A (ja) 1988-07-28 1988-07-28 キャッシュメモリ
JP88-189368 1988-07-28

Publications (2)

Publication Number Publication Date
KR900002311A true KR900002311A (ko) 1990-02-28
KR920010999B1 KR920010999B1 (ko) 1992-12-26

Family

ID=16240148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010716A KR920010999B1 (ko) 1988-07-28 1989-07-28 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치

Country Status (3)

Country Link
EP (1) EP0352806A3 (ko)
JP (1) JPH0239255A (ko)
KR (1) KR920010999B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486252B1 (ko) * 2002-08-12 2005-05-03 삼성전자주식회사 캐쉬 장치 및 이에 적합한 캐쉬 제어 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0624844A2 (en) * 1993-05-11 1994-11-17 International Business Machines Corporation Fully integrated cache architecture
KR100445630B1 (ko) * 2001-02-13 2004-08-25 삼성전자주식회사 저전력 캐쉬 메모리 및 그것의 히트/미스 판정 방법
KR101132258B1 (ko) * 2010-05-07 2012-04-02 충북대학교 산학협력단 비동기식 명령어 캐시 제어 장치 및 이를 이용한 캐시 제어 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1233271A (en) * 1984-06-26 1988-02-23 David S. Mothersole Cache disable for a data processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486252B1 (ko) * 2002-08-12 2005-05-03 삼성전자주식회사 캐쉬 장치 및 이에 적합한 캐쉬 제어 방법

Also Published As

Publication number Publication date
KR920010999B1 (ko) 1992-12-26
EP0352806A3 (en) 1991-01-09
JPH0239255A (ja) 1990-02-08
EP0352806A2 (en) 1990-01-31

Similar Documents

Publication Publication Date Title
ATE83567T1 (de) Computeranordnungen mit cache-speichern.
KR900005444A (ko) 속기 기능을 지닌 반도체 메모리 장치
KR870003430A (ko) 반도체 집적 회로장치
KR910015999A (ko) 반도체 메모리장치
KR860003551A (ko) 기 억 회 로
KR910008730A (ko) 반도체 기억장치
KR920004946A (ko) Vga의 입출력 포트 액세스 회로
KR970012754A (ko) 반도체 메모리 및 그 기입 방법
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR900002311A (ko) 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치
KR890017702A (ko) 반도체메모리
KR920020323A (ko) 중앙연산처리장치
KR970007572A (ko) 컴퓨터 확장 슬롯의 전원 제어 회로
KR940009845A (ko) 시큐리티회로
KR890012316A (ko) 프로그램가능한 메모리 데이터 보호회로
KR950020178A (ko) 정보 처리 장치
KR910017284A (ko) 메모리 칩용 패리티 검사 방법 및 장치
GB2282248A (en) Data memory with power-saving access control
KR970705085A (ko) 캐시의 문맥이 무가치한 경우에 캐시가 판독되는 것을 방지하는 파이프라인형 마이크로프로세서(A Pipelined Microprocessor that Prevents the Cache From Being Read When the Contents of the Cache Are Invalid)
KR920018768A (ko) 고유의 버스트 검색 기능을 가진 데이타 저장 시스템
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR950003990A (ko) 비디오 메모리의 데이타 억세스회로
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR920015208A (ko) 공용 메모리 액세스 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee