SU1385139A1 - Устройство дл магнитной записи - воспроизведени цифровой информации - Google Patents

Abstract

Изобретение относитс  к накоплению информации. Цель изобретени  - снижение погрешности записи-воспроизведени  цифровой информации за счет уменьшени  межсимвольных искажений. На выходе преобразовател  сформирована двоична  последовательность , идентична  входной, начина  с символа, после которого произошла настройка . В случае, когда начальное состо ние устройства уже настроено, корректно воспроизводитс  вс  последовательность, включа  двоичный нуль, предшествовавший входной информации (тождественный участок подчеркнут штрих-пунктиром. Пор док следовани  временных диаграмм изменен, чтобы подчеркнуть преобразование импульсного представлени  воспроизведенной в блоке записи-воспроизведени  последовательности (А и Б) в потенциальную форму на выходе регистра (И, К). Точки строби- ровани  в регистр определ ют фронт сигнала генератора. Диаграмма Г - результат работы выходного преобразовател . 8 ил., 1 табл. § (Л

Description

JггlJlш JlJ JгпJ JlШlJl

Jl rTTTiriJnrT TlJirbJlITl

5

к

00 оо

ел

оо ;о

.

Изобретение относитс  к накоплению информации, а именно к устройствам дл  магнитной записи-воспроизведени  цифровой информации.

Целью изобретени   вл етс  снижение погрешности записи-воспроизведени  цифровой информации за счет уменьшени  меж- символьНых искажений.

На фиг. 1-8 изображены функциональна  схема устройства и временные диаграммы , по сн ющие ее работу.

Устройство дл  магнитной записи-воспроизведени  цифровой информации содержит последовательно соединенные входной преобразователь 1, выполненный с информационным и синхронизирующим входами 2 и 3, блок 4 записи-воспроизведени  и выходной преобразователь 5, выполненный с информационным и синхронизирующим выходами 6 и 7, причем входной преобразователь 1 содержит первый регистр 8, подключенный первым информационным входом к информационному входу 2 входного преобразовател  1, синхронизирующим входом - к синхронизирующему входу 3 входного преобразовател  1, первое запоминающее устройство 9, соединенное адресными входами с выходами первого регистра 8 и выходами с другими информационными входами первого регистра 8, первый триггер 10, подсоединенный выходами к выходам входного преобразовател  1, первый и второй элементы И 11 и 12. Выходной преобразователь 5 содержит синхронизируемый генератор 13, соединенный входом с одним входом выходного преобразовател  бис первым информационным входом второго регистра 14 и выходом - с синхронизирующим выходом 7 выходного преобразовател , подключенного информационным выходом 6 к одному выходу второго запоминающего устройства 15, подсоединенного адресными входами к выходам второго регистра 14, соединенного вторым информационным входом с другим входом выходного преобразовател  5.

Кроме того, устройство дл  магнитной записи-воспроизведени  цифровой информации ,во входном преобразователе 1 содержит первый и второй делители 16 и 17 частоты , инвертор 18 и второй триггер 19, а входной преобразователь 1 выполнен с входом разрешени , соединенным с управл ющим входом первого запоминающего устройства 9, и подключен синхронизирующим входом 3 к синхронизирующим входам второго триггера 19, соединенного инверсным выходом с первым входом первсрго элемента И 11, первого и второго делителей 16 и 17 частоты и к инвертирующему входу второго элемента И 12, соединенному выходом с синхронизирующим входом первого триггера 10. Первый триггер 10 подключен (1-К) входами к соответствующим выходам первого запоминающего устройства 9, соединенного

одним из выходов с управл ющим входом первого делител  16 частоты и с инверсным управл ющим входом второго делител  17 частоты непосредственно и через инвертор

с 18 с инверсным управл ющим входом первого делител  16 частоты и с управл ющим входом второго делител  17 частоты, подсоединенного выходом к информационному входу второго триггера 19 и второму входу первого элемента И, соединенного выходом

0 с управл ющим входом первого регистра 8, причем первый делитель 16 частоты подсоединен выходом к управл ющему входу второго делител  17 частоты и к входу второго элемента И 12, второе запоминающее уст5 ройство 15 подключено соответствующими выходами к другим входам второго регистра 14.

При этом блок 4 записи-воспроизведени  содержит тракт 20 магнитной записи-воспроизведени , подключенный выходом к входам

0 формировател  21 импульсов и компаратора 22, соединенного синхронизирующим входом с одним из выходов формировател  21 импульсов.

Устройство дл  магнитной записи-воспро5 изведени  цифровой информации работает следующим образом.

На фиг. 2, 3 и 4 приведены временные диаграммы, по сн ющие способ высокоплотной магнитной записи сигналов цифровой информации при различных алгорит0 мах преобразовани . При этом на всех указанных фигурах «а - сигнал цифровой информации (произвольно выбранный, но одинаковый дл  всех фигур); «б - сигнал преобразованной троичной последовательности («+1 соответствует положитель5 ный уровень, -1 - отрицательный уровень , «О - нулевой уровень); «0 - сумма символов преобразованной последовательности с начала записи; «г - ток записи, устанавливаемый в соответствии с суммой, приведенной на диаграмме «д - сиг0 нал воспроизведени ;, «е - демодулирован- ный выходной сигнал; «ж - восстановленный в соответствии с преобразованием, по которому выполнен переход от сигнала на диаграмме «а к сигналу на диаграмме

Е «б выходной сигнал.

На фиг. 5 приведены начальные участки временных диаграмм работы устройства при записи цифровой информации, аналогичной показанной на фиг. .

0 Входную информацию «га (фиг. 2, 3 и 4) преобразуют в троич ую последовательность «б, при этом во всех представленных случа х выполн етс  блочное преобразование, т.е. такое преобразование, когда группа из заданного числа бит преобразуетс  в точ5 ности и однозначно в группу из другого заданного числа символов.

Например, дл  выполнени  преобразовани , показанного на фиг. 2, 3 и 4, исходную информацию разбивают на группы по п ть (фиг. 2) дев ть (фиг. 3 и 4) бит и замен ют каждую такую группу группой по п ть (фиг. 2), восемь (фиг. 3) или тринадцать (фиг. 4). символов, получа  троичную последовательность , представленную на диаграммах «б.

Правило замены группы по п ть символов представлено в таблице.

ключени ми, следовательно, оно воспроизведено как положительный импульс. Дл  символа «-1 процессы аналогичны и ему при воспроизведении соответствует отрицательваетс  на носитель путем переключени  направлени  тока в записи между значени ми , вызывающими противоположное по знаку насыщение магнитного носител  так, что положительное значение суммы сопоставл ют с пр мым направлением тока записи, отрицательное - с обратыным направлением тока и нулевое значение сопоставл ют с переключением тока в течение периода сле25

«б, «в); а следовательно, соседство отрицательного и переключаемого с частотой выше воспроизводимой магнитной головкой интервалов (т.е. интервалов, в течение которых происходит переключение тока) или интервалов переключаемого и положительного тока; на границе двух интервалов в обоих случа х переключение от ртрица- тельного тока к положительному, причем это переключение граничное дл  интерваСимволы преобразованной последователь-10 ла, заполненного невоспроизводимыми пере- ности суммируют с начала записи. Результат суммировани  показан на временных диаграммах «в (фиг. 2, 3 и 4). Так как количество нулей между ненулевыми символами не превышает заданного числа, то рас- . ный импульс. сто ние между изменени ми значени  суммыТаким образом, после детектировани 

не превышает определенного значени , ана- получаем последовательность троичных сим- логично обусловлено свойство суммы не волов, равную полученной в результате пре- превышать по модулю «1, таким образом образовани . На временной диаграмме «е результат суммировани  может принимать она показана в импульсной форме, чтобы такжеодноизтрехзначений«-1, «О, «+1 20 подчеркнуть факт ее восстановлени  из Полученна  последовательность записы- сигнала воспроизведени  «д. Поскольку

выполн емое преобразование однозначно из восстановленной троичной последовательности путем обратного преобразовани , получаем записываемую последовательность (диаграмма «ж.

До начала записи, т.е. пока сигнал разрешени  записи, поступающий на вход 20 преобразовател  1, находитс  в пассивном (высокий уровень -см. диаграмму «а фиг. 5,

довани  преобразованных символов. Ток в о 6; фиг. 6 продолжает фиг. 5) состо нии магнитной головке показан на диаграммах первое запоминающее устройство 9 находит- «г (фиг. 2, 3 и 4). В соответствии с с  в состо нии запрета, на его выходах вы- током записи остаточна  намагниченность рабатываетс  сигнал логической единицы по форме соответствует диаграмме «г (фиг. 5, 6б,з).

(фиг. 2, 3 и 4) представл ет намагничен-На вход 3 синхронизации входного пре35 образовател  1 поступает сигнал, изображенный на фиг. 5,6 ч.

В соответствии с единичным уровнем на выходе первого запоминающего устройства 9 (фиг. 5, 66) первый делитель 16 частоты осуществл ет деление частоты, постувалов , в течение которых происходит пере- 40 пающей на его синхронизирующий вход с ключение тока, внутри последних интерва- входа 3 синхронизации преобразовател  лов отклик пренебрежимо мал. Таким образом формируетс  сигнал воспроизведени , показанный на временных диаграммах «д

ОИТ у.А С ,Ei ri ил. Vi/1 ri i in /i i/ -lUVJi l IJi, II Cl D.

Так как рассто ние между изменени ми управлени  которого поступают сигналы с

значени  суммы преобразованной последо-выхода первого запоминающего устройствательности ограничено, то также ограниче-ва 9. Это обеспечивает выбор соответстно и рассто ние между пиками сигналавующего коэффициента делени . Делитель

воспроизведени , что позвол ет восстановить17 частоты осуществл ет деление частоты,

окна детектироани  (при помощи инерцион- - при этом фронты сигнала с частотой 1/ Г

ной, например, системы и синхронизации -(фиг. 5, 6л), вырабатываемого им, жестко

см. фиг. 2, 3 и 4) и путем детектировани фиксированы фронтами поступающего на

сигнала воспроизведени , например пикового,его синхронизирующий вход сигнала с вховосстановить записанную троичную последо-да 3 синхронизации. Отметим, что взаимвательность: символу «-f 1 в преобразован-на  инверсность сигналов на входах управленой последовательности соответствует такт55 ни  делителей 16 и 17 частоты обеспечи«0 после такта «-1 или такт «+1 послевает неизменную частоту на выходе делитакта «0 в сумме символов преобразо-тел  17 частоты, так как оба делител 

.ванной последов;ательности (см. диаграммыобеспечивают один заданный коэффициент

ность носител  как функцию времени.

При воспроизведении сигналограммы сигнал воспроизведени  существенно превышает уровень щумов только дл  переключений намагниченности на границе интервалов с посто нным значением тока и интер1 , вырабатывает на выходе сигнал, показанный на фиг. 5, 6к. Выработанный делителем 16 частоты сигнал поступает на управл ющий вход делител  17 частоты, на входы

ключени ми, следовательно, оно воспроизведено как положительный импульс. Дл  символа «-1 процессы аналогичны и ему при воспроизведении соответствует отрицатель ла, заполненного невоспроизводимыми пере- ный импульс. Таким образом, после детектировани 

25

В соответствии с единичным уровнем на выходе первого запоминающего устройства 9 (фиг. 5, 66) первый делитель 16 частоты осуществл ет деление частоты, поступающей на его синхронизирующий вход с входа 3 синхронизации преобразовател 

,Ei ri ил. Vi/1 ri i in /i i/ -lUVJi l IJi, II Cl D.

управлени  которого поступают сигналы с

1, вырабатывает на выходе сигнал, показанный на фиг. 5, 6к. Выработанный делителем 16 частоты сигнал поступает на управл ющий вход делител  17 частоты, на входы

делени  при единичном потенциале на пр мом входе управлени  и другой заданный коэффициент делени  при нулевом потенциале . Таким образом, от сигнала управлени  на выходе посто нного запоминающепоследовательности . В исходное состо ние схема приводитс  благодар  выработке на выходах первого запоминающего устройства 9 логических единиц в отсутствие разрешающего потенциала на входе разрешени 

го устройства 9 (фиг. 5,6,6) зависит тольно 5 первого запоминающего устройства 9 (т.е.

частота сигнала на выходе делител  16 частоты.

Выработанный делителем 16 частоты сигнал поступает также на вход второго элена входе разрешени  входного преобразовател  1).

До начала записи логические единицы с выходов первого запоминающего устроймента И 12 и в активном состо нии разре- ю ства 9 и информацию с входа 2 запоми- шает селекцию (выборку) импульса син- нает регистр 8. При поступлении на вход

20 разрешени  активного уровн  сигнала первое запоминающее устройство 9 начинает преобразование: первый адрес, по которому происходит выбор информации, сос- 15 тавл ют заполненные в регистре 8 логические единицы, вырабатывавшиес  ранее на информационных выходах первого запоминающего устройства, и нуль, присутствовавший на информационном входе 2 до на- (фиг. 5, бв,г). До начала записи (сигнал .,д чала записи.

разрешени  записи - в пассивном состо -При завершении очередного периода дении; фиг. 5, 6а) на входах 1К-триггера 10 уровень логической единицы, следовательно , по каждому сигналу на входе его синхронизации триггер 10 переключаетс  в противоположное состо ние.25 Сигнал с выхода делител  17 частоты

хронизации, поступающего с входа 3 синхронизации , при этом выработанный на выходе элемента И 12 сигнал инверсен относительно синхронизирующего сигнала (фиг. 5, 6м).

Этот сигнал (фиг. 5, 6м) поступает на вход синхронизации 1К-триггера 10, на I- и К-входы которого поступают сигналы с выходов первого запоминающего устройства 9

лени  частоты делитель 17 частоты формирует сигнал согласно фиг. 5, 6л, чем разрешает выработку сигнала на выходе элемента И 11 (фиг. 5, 6р), который в свою очередь разрешает загрузку регистра 8. Регистр -8 загружает значение, выработанное на выходе первого запоминающего устройства 9 (фиг. 5, 6д-з) и первый бит информации , подлежащий записи, с входа 2. В результате (фиг. 5, 6т-д) на вход первого

лени  частоты делитель 17 частоты формирует сигнал согласно фиг. 5, 6л, чем разрешает выработку сигнала на выходе элемента И 11 (фиг. 5, 6р), который в свою очередь разрешает загрузку регистра 8. Регистр -8 загружает значение, выработанное на выходе первого запоминающего устройства 9 (фиг. 5, 6д-з) и первый бит информации , подлежащий записи, с входа 2. В результате (фиг. 5, 6т-д) на вход первого

поступает на информационный вход второго триггера 19, который вырабатывает сигнал той же частоты (фиг. 5, 6п). На вход его синхронизации поступает сигнал с входа 3,. .

т.е. сигнал, используемый делителем 17 30 запоминающего устройства 9 поступает но- частоты дл  фиксации фронтов вырабаты-вый адрес. На входах регистра 8 возникает

ваемого им сигнала. Благодар  фиксации фронта сигнала, вырабатываемого делителем 17 частоты, рассто ние между передним фронтом сигнала на входе и выходе триггера 19 син.хронизировано.

Элемент И 11 обеспечивает выделение

нова  информаци  (фиг. 5, 6д-э), на входы триггера 10 поступают сигналы: «О (фиг. 5, 6в) на вход I и «1 (фиг. 5, 6г) - на вход К, поэтому очередной импульс на входе его син35 хронизации (фиг. 5, 6м) сбрасывает триггер 10 (фиг. 5, 6н). Сохранение информации на входах триггера 10 обеспечивает неизменность его состо ни  при по влении очередных импульсов на входе его синхрониназванного такта частоты синхронизации (фиг. 4, 6р), формирует сигнал, возникающий после по влени  сигнала на выходе делител  17 частоты.

40 зации. Сигнал управлени  делител ми частоты , равный «О (фиг. 5, 66) измен ет коэффициенты делени  делителей 16 и 17 частоты , что однако не измен ет частоты загрузки регистра 8.

Представленные на фиг. 5 и 6 диаграмВыработанный элементом И 11 сигнал поступает на вход разрешени  регистра 8, в результате чего происходит занесение в регистр 8 информации по фронту сигнала

синхронизации с входа 3, поступающего 45 мь1 позвол ют увидеть результат управлени  на соответствующий вход регистра 8. Таким коэффициентом делени  делителей частоты образом, период обновлени  информации в 7 и 8: на фиг. 6 показаны оба возмож- регистре 8, поступающей с информацион- ных вариата сопр жени  такта, в течение ного входа 2, составл ет период частоты которого происходит переключение тока за- (фиг. 5, 6с - на входе регистра, т - на писи (от триггера 10) с частотой выще выходе), что обеспечивает преобразование 50 воспроизводимой магнитной головкой трак- каждого бита входной информации, по- та 20 записи-воспроизведени . Таким образом , в среднем из названных тактов имеет место переключение триггера 10 с частотой, выше воспроизводимой, а в тактах до и после названного - одинаковый посто нный уровень . Дл  возвращени  по окончании такта с переключени ми в исходное положение триггер 10 внутри такого такта переклюступающеи с тем же периодом, и происходит запоминание сигналов, вырабатываемых первым запоминающим устройством 9 (фиг. 5 6у-ц на выходе регистра 8).

Таким образом происходит как преобразование входной последовательности в троичную , так и суммирование полученной

последовательности. В исходное состо ние схема приводитс  благодар  выработке на выходах первого запоминающего устройства 9 логических единиц в отсутствие разрешающего потенциала на входе разрешени 

первого запоминающего устройства 9 (т.е.

на входе разрешени  входного преобразовател  1).

До начала записи логические единицы с выходов первого запоминающего устрой ства 9 и информацию с входа 2 запоми- нает регистр 8. При поступлении на вход

При завершении очередного периода делени  частоты делитель 17 частоты формирует сигнал согласно фиг. 5, 6л, чем разрешает выработку сигнала на выходе элемента И 11 (фиг. 5, 6р), который в свою очередь разрешает загрузку регистра 8. Регистр -8 загружает значение, выработанное на выходе первого запоминающего устройства 9 (фиг. 5, 6д-з) и первый бит информации , подлежащий записи, с входа 2. В результате (фиг. 5, 6т-д) на вход первого

. .

запоминающего устройства 9 поступает но- вый адрес. На входах регистра 8 возникает

0 запоминающего устройства 9 поступает но- вый адрес. На входах регистра 8 возникает

нова  информаци  (фиг. 5, 6д-э), на входы триггера 10 поступают сигналы: «О (фиг. 5, 6в) на вход I и «1 (фиг. 5, 6г) - на вход К, поэтому очередной импульс на входе его син5 хронизации (фиг. 5, 6м) сбрасывает триггер 10 (фиг. 5, 6н). Сохранение информации на входах триггера 10 обеспечивает неизменность его состо ни  при по влении очередных импульсов на входе его синхрони0 зации. Сигнал управлени  делител ми частоты , равный «О (фиг. 5, 66) измен ет коэффициенты делени  делителей 16 и 17 частоты , что однако не измен ет частоты загрузки регистра 8.

Представленные на фиг. 5 и 6 диаграм5 мь1 позвол ют увидеть результат управлени  коэффициентом делени  делителей частоты 7 и 8: на фиг. 6 показаны оба возмож- ных вариата сопр жени  такта, в течение которого происходит переключение тока за- писи (от триггера 10) с частотой выще 0 воспроизводимой магнитной головкой трак- та 20 записи-воспроизведени . Таким образом , в среднем из названных тактов имеет место переключение триггера 10 с частотой, выше воспроизводимой, а в тактах до и после названного - одинаковый посто нный уровень . Дл  возвращени  по окончании такта с переключени ми в исходное положение триггер 10 внутри такого такта переключают нечетное число раз, а затем в начале следующего такта возвращают в исходное состо ние. Требуемую частоту переключений достигают путем выбора коэффициента делени  первого делител  16 (фиг. 6к).

В случае, когда такты, окружающие такт с переключени ми, имеют противоположные значени  тока записи, т.е. различные состо ни  триггера 10 (пример такого случа  также приведен на фиг. 6), в такте с переключени ми производ т четное число переключений , дл  чего устанавливают другой коэффициент делени  первого делител  16 частоты, чему соответствует единичный сигнал на выходе первого запоминающего устройства 9 (фиг. 66).

В результате управлени  коэффициентом делени  достигаетс  синхронизаци  переключений триггера 10 на границе различающихс  тактов, благодар  этому после прохождени  через тракт 20 записи-воспроизведени  сигнал (фиг. 5, 6ч) имеет рассто ние между -пиками (экстремумами, существенно превышающими уровень шумов), кратное Т (с точностью до межсимвольной интерференции).

Описанна  работа устройства при воздействии входной последовательности, аналогичной показанным на фиг. 2, 3 и 4, представлена на фиг. 7 в сжатом в 8 раз относительно фиг. 5, 6 по временной оси вида, в св зи чем опущены наиболее высокочастотные диаграммы.

Воспроизведенный в тракте 20 сигнал (фиг. 7ч) поступает на компаратор 22 и формирователь 21, формирователь 21 приводит сигнал воспроизведени  к импульсной форме путем пикового детектировани  и последующей выработки импульсного сигнала , передний фронт которого соответствует временному положению пика сигнала из тракта воспроизведени . По этому же фронту происходит стробирование в компараторе 22 знака сигнала из тракта 20, чем обеспечиваетс  наиболее помехоустойчивое определение знака. Результат обработки показан на временных диаграммах фиг. 7: А - после формировател  21, Б - после компаратора 22 (строчными буквами обозначены временные диаграммы обработки сигнала при записи, а прописными - после воспроизведени ).

В выходной преобразователь 5 поступают сигналы от формировател  21 и компаратора 22. При этом сигнал от формировател  21 соответствует модулю троичного сигнала, а сигнал от компаратора 22 - его знаку.

Синхронизируемый генератор 13 реагирует на каждый ненулевой сигнал формировател  21 и подстраивает собственную частоту (фиг. 7в) таким образом, что передний фронт сигнала формировател  21 соответствует середине такта длительностью 1/Т (это обеспечивает наибольшую надежность при сдвиге пика сигнала из тракта 20 записи-воспроизведени ).

Выходной сигнал генератора 13 служит и выходным синхронизирующим сигналом 2 выходного преобразовател  5.

По фронту сигнала генератора 13 происходит занесение в регистр 14 модул  и знака воспроизведенной информации, одновременно регистр 14 запоминает информацию из второго запоминающего уст 0 ройства 15, что позвол ет обеспечить преобразование воспроизведенной последовательности с учетом адаптивности (а не блоч- ности) преобразовани , осуществл емого в преобразователе 1. На выходе 6 формиру 5 етс  информаци , соответствующа  записанной последовательности (фиг. 7Г).

В отличие от входного преобразовател  1 начало воспроизводимой последовательности не может быть установлено иначе, как анализом собственно воспронзведен0 ной информации.

Входной преобразователь 5 автоматически выбирает режим преобразовани , при этом признаком дл  подстройки служат два подр д идущих ненулевых сигнала одного

5 знака. Таким образом, начина  с любого адреса возможна надстройка на корректное преобразование воспроизведенного сигнала. Дл  примера выберем адрес, лежащий в середине рабочего диапазона адресов второго запоминающего устройства 15: первый из

0 воспроизведенных сигналов «-1 (фиг. 7ч, А,Б) запоминает регистр 14, формиру  на выходах регистра 14 (фиг. 7д-к) адрес 011010, по которому расположена инфор- маци  0101-0. Тогда в следующем такте генератора 13 (фиг. 7В) разр ды 0101 с

5 выходов второго запоминающего устройства 15 (фиг. 7Л-П), поступающие на вход регистра 14, запоминаютс  в нем, формиру  совместно со следующим воспроизведенным символом (в рассматриваемом примере это «О, см. фиг. 7ч, А, Б) адрес 010100. П тый

0 разр д с выхода посто нного запоминающего устройства 21 поступает на информационный выход 6 (фиг. 7Г). Информаци  на информационном выходе 6 отстает от информации на входе 2 входного преобразос вател  1, так как и входное преобразование и выходное преобразование осуществл етс  с задержкой вследствие необходимости обеспечени  налагаемых данным способом записи ограниченной на преобразованную троичную псследогательность. На фиг. 7

0 рассматриваетс  случай, когда исходное состо ние устройства не настроено предварительно (это типично дл  случа  начала воспроизведени  или воспроизведени  после прохождени  дефектного участка носител ; случай, когда начальное состо ние 5 устройства настроено предварительно, представлен на фиг. 8). Дл  настройки используютс  три первых бита входной последовательности .

Описываем дальнейшую работу выходного преобразовател  в прнн тых сокращени х (начина  с первого символа, представленного на фиг. 7): 011010(0101-0)+00; 010100(1000-D-f 11; 100011(0011 -1) +10; 001110(0110-1) + 11; 011011(0000-0) + П; прошли два символа что служит признаком настройки; в следующем такте второй символ «-|-1« поступает на вход второго запоминающего устройства 15 (в виде двух единиц в младших разр дах адреса), что вызывает настройку в такте, следующем далее - 000011(0000-1) +10; 000010(0010- -1)+00; 001000(0100-1) + 10; - сформированна  в этом такте «1 на выходе второго запоминающего устройства 15 уже Соответствует входной последовательности (третий с начала бит), далее все выработанные данные соответствуют очередным битам входной последовательности (сравни: фиг. 7с и Г) - 010010(0111 -1) + 11; 011111(1010-

-0) + 10; 101010(1100-0) + 11; 110011 (1001-0)4-10; 100110(1100-1)+00; 110000 (1000-0) + 11; 100011(1001-0) + 11; 100111 (1101 -1)+01; 110101(0001-0) +10; 000110 (0010-0) + 11; 001011 (0000-1) + 10; 000010 (0010-П+ 00; 001000(0100-1) + 11; 010011 (ООП -1) + 10; 001110(0110-0)+00;011000 (0100-0) + 10; 010010(0111 -1). Дл  демонстрации восстановлени  воспроизведенной информации после задержки на фиг. 7 входна  последовательность продолжена нул ми .

Таким образом, на выходе 6 преобразо- вател  5 сформирована двоична  последовательность , идентична  (с точностью до задержки ) входной, начина  с символа, после которого произошла настррйка (на фиг. 7Г идентичный участок подчеркнут штрих-пунктиром). В случае, когда началь- ное состо ние устройства уже настроено (см. фиг. 8), корректно воспроизводитс  вс  последовательность, включа  двоичный «О, предшествовавший входной информации (тождественн ш участок подчеркнут штрих-пунктиром). Пор док следовани  временных диаграмм на фиг. 8 изменен, чтобы подчеркнуть преобразование импульсного представлени  воспроизведенной в блоке 4 записи-воспроизведени  последовательности (фиг. 8А, Б) в потенциальную форму на выходе регистра 14 (фиг. 8И, К) причем точки стробировани  в регистр определ ют фронт сигнала генератора 13 (фиг. 8В). Диаграмма выходной информации (фиг. 8Г) вынесена в последнуюю строку , как результат работы выходного преоб- разовател .

Claims (1)

1Формула изобретени 

Устройство дл  магнитной записи-вое- произведени  цифровой информации, содержащее последовательно соединенные, входной преобразователь, выполненный с инфор 5

0

5

0 5

мационным и синхронизирующим входами, блок записи-воспроизведени  и выходной преобразователь, выполненный с информационным и синхронизирующим выходами, причем входной преобразователь содержит первый регистр, подключенный первым информационным входом к информационному входу входного преобразовател , синхронизирующим входом - к синхронизирующему входу входного преобразовател , первое запоминающее устройство, соединенное адресными входами с выходами первого регистра и выходами - с другими информационными входами первого регистра, первый триггер, подсоединенный выходами к выходам входного преобразовател , первый и второй элементы И, выходной преобразователь содержит синхронизируемый генератор , соединенный входом с одним входом выходного преобразовател  и с первым информационным входом второго регистра и выходом - с синхронизирующим выходом выходного преобразовател , подключенного информационным выходом к одному выходу второго запоминающего устройства, подсоединенного адресными входами к выходам второго регистра, соединенного вторым информационным входом с другим входом выходного преобразовател , отличающеес  тем, что, с целью снижени  погрещности записи-воспроизведени  цифровой информации за счет уменьшени  межсимвольных искажений, во входной преобразователь введены первый и второй делители частоты, инвертор и второй триггер, а входной преобразователь выполнен с входом разрешени , соединенным с управл ющим входом первого запоминающего устройства, и подключен синхронизирующим входом к синхронизирующим входам второго триггера, соединенного инверсным выходо.м с первым входом первого элемента И, первого и второго делителей частоты и к инвертирующему входу второго элемента И, соединенного выходом с синхронизирующим входом первого триггера, подключенного (1-К)-входа.ми к соответствующим выходам - первого запоминающего устройства, соединенного одним из выходов с управл ющим входом первого делител  частоты и с инверсным управл ющим входом второго делител  частоты непосредственно и через инвертор - с инверсным управл ющим входом первого делител  частоты и с управл ющим входом второго делител  частоты, подсоединенного выходом к информационному входу второго триггера и второму входу первого элемента И, соединенного выходом с управл ющим входом первого регистра, причем первый делитель частоты подсоединен выходом к управл ющему входу второго делител  частоты и к входу второго элемента И, а второе запоминающее устройство подключено соответствующими выходами к другим входам второго регистра.

Вариант блочного преобразовани 

Фиу.1

Окно детенглирдёан. / -J О i -1 О -I / О О -f / -/ / -/ О 1

Wi/ - 4n/VV

1 0 1 .о 0.0 1 0 Oil gig 1 1

П

Фиг 2

011000J00100J111001

исиоана  группа

i -I 1 00

преодрозоУанна 

zflynna 1 0 0 -1 -t 0 0 0

Окно

ж

011000100100111ТОО

аскодна  группа 01-/ о о owioо -то а

о о о

Преобразованнай группа

О-1 -1 -1-10 О а -1-I-10

UI I I I 1 iVl iVl I I wg детектировани 

О 00-t о О 0 100-tao i aooooft oo-to-1 аноо О

лп П1

га

1

0 0 0 -I -ft-l 0-1

jB/aW

00 о -1 1 о -1 о о -i

Ш|1

а

1 о

1 / О -/

{/Чг

т

о о о

(91П}Т

оаооо

О

1шлшшлшиж//ж7лшшпл:ж:: жг.:и1гллш :::

лпг/глл :ж::жг1жллл :::жг::лпш11:ж:жллпг

пппппппппппп

Фиг. б

-

лпллгиишпллл  г1ллши-шплмпллг

JTJnnrTTlJirTTTL nn

JШЛJlJ JUuшлJlЛJгплJlЛJlл

rL

rL

fe