JPH08116339A - 可変レート送信装置 - Google Patents

Abstract

(57)【要約】 【目的】 回路規模の小さい可変レート送信装置を提供
する。 【構成】 送信すべきディジタルデータを、そのデータ
の伝送速度に対応する帯域制限されたアナログ送信波形
に変換して出力する可変レート送信装置において、入力
したディジタルデータに対して、伝送速度に応じたサン
プリング周波数により、帯域制限されたディジタルの波
形データを出力する波形データ発生手段３と、波形デー
タ発生手段から出力されたディジタルデータをアナログ
サンプル値信号に変換するＤ／Ａ変換手段４と、波形デ
ータ発生手段及びＤ／Ａ変換手段に伝送速度に応じたク
ロックを供給するクロック発生手段２と、伝送速度に応
じたカットオフ周波数を有し、Ｄ／Ａ変換手段の出力に
含まれる折り返し雑音を除去する複数種類のアナログロ
ーパスフィルタ５、６とを設けている。波形データ発生
手段及びＤ／Ａ変換手段をそれぞれ１個で構成している
ため、回路規模を小さくすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送速度の異なる信号
の送信が可能な、ディジタル移動通信に利用される可変
レート送信装置に関し、特に、回路規模を縮小したもの
である。

【０００２】

【従来の技術】ディジタル移動通信では、信号の伝送速
度が通信システムによって違っていたり、同一通信シス
テムでも、制御信号の伝送速度と情報データの伝送速度
とを変える場合がある。

【０００３】こうした信号の複数の伝送速度に対応し得
る従来の可変レート送信装置は、図８に示すように、入
力端子31から伝送速度ａ（ｂｐｓ）またはｂ（ｂｐｓ）
（ａ＞ｂ）の送信データが印加されたとき、伝送速度ａ
の送信データに対して帯域制限されたアナログの送信波
形を出力する第１の送信装置32と、伝送速度ｂの送信デ
ータに対して帯域制限されたアナログの送信波形を出力
する第２の送信装置37と、送信データの伝送速度に応じ
て第１の送信装置32または第２の送信装置37にクロック
を出力するクロック発生回路36と、送信データの伝送速
度に応じて第１の送信装置32または第２の送信装置37か
ら出力されたアナログ信号を選択して出力端子42に出力
するスイッチ41とを備えている。

【０００４】第１及び第２の送信装置32、37は、それぞ
れ、伝送速度ａまたはｂの送信データに対して帯域制限
されたディジタルの波形データをサンプリング周波数ａ
×ｎ（ｎは整数）またはｂ×ｎで出力する波形データ発
生回路33、38と、波形データ発生回路33、38から出力さ
れたディジタルデータを周波数ａ×ｎまたはｂ×ｎのア
ナログサンプル値信号に変換するＤ／Ａ変換器34、39
と、送信データに対して帯域制限を行なったために生じ
る折り返し雑音を除去するアナログローパスフィルタ3
5、40とを具備している。また、クロック発生回路36か
ら発生されたクロックは、送信データの伝送速度に応じ
て、波形データ発生回路33及びＤ／Ａ変換器34または波
形データ発生回路38及びＤ／Ａ変換器39に入力する。

【０００５】この装置の入力端子31に伝送速度ａの送信
すべきディジタルデータが印加されると、それが第１の
送信装置32の波形データ発生回路33及び第２の送信装置
37の波形データ発生回路38に供給される。

【０００６】このとき、クロック発生回路36は、波形デ
ータ発生回路33及びＤ／Ａ変換器34を制御するためのク
ロックを発生する。しかし、波形データ発生回路38及び
Ｄ／Ａ変換器39を制御するクロックは発生しないため、
これら波形データ発生回路38及びＤ／Ａ変換器39の動作
は停止する。

【０００７】波形データ発生回路33は、伝送速度ａの送
信すべきディジタルデータに対応させて、帯域制限され
たディジタルの波形データをサンプリング周波数ａ×ｎ
で出力し、Ｄ／Ａ変換器34は、これを周波数ａ×ｎのア
ナログサンプル値信号に変換する。このＤ／Ａ変換器34
の出力には、伝送速度ａの送信データに対してサンプリ
ング周波数ａ×ｎで帯域制限を行なった場合に生じる周
波数ａ×ｎ×ｊ（ｊ＝１，２，３，…）の折り返し雑音
が含まれているが、次段のアナログローパスフィルタ35
は、これらの折り返し雑音を除去し、伝送速度ａの送信
データに対して帯域制限されたアナログ送信波形を出力
する。このアナログローパスフィルタ35からの出力は、
スイッチ41が第１の送信装置32の出力を選択することに
より、出力端子42に送られる。

【０００８】また、入力端子31に伝送速度ｂの送信すべ
きディジタルデータが印加された場合は、それが波形デ
ータ発生回路33及び波形データ発生回路38に供給され
る。このとき、クロック発生回路36は、波形データ発生
回路38及びＤ／Ａ変換器39を制御するためのクロックを
発生するが、波形データ発生回路33及びＤ／Ａ変換器34
を制御するクロックは発生しない。そのため、これら波
形データ発生回路33及びＤ／Ａ変換器34の動作は停止す
る。

【０００９】波形データ発生回路38は、伝送速度ｂの送
信すべきディジタルデータに対応させて、帯域制限され
たディジタルの波形データをサンプリング周波数ｂ×ｎ
で出力し、Ｄ／Ａ変換器39は、これを周波数ｂ×ｎのア
ナログサンプル値信号に変換する。アナログローパスフ
ィルタ40は、このＤ／Ａ変換器39の出力に含まれる周波
数ｂ×ｎ×ｋ（ｋ＝１，２，３，…）の折り返し雑音を
除去し、伝送速度ｂの送信データに対して帯域制限され
たアナログ送信波形を出力する。このアナログローパス
フィルタ40からの出力は、スイッチ41が第２の送信装置
37の出力を選択することにより、出力端子42に送られ
る。

【００１０】このように従来の可変レート送信装置は、
２系統の送信装置を用いることにより、伝送速度の異な
るディジタルデータに対して、それぞれ帯域制限された
アナログ送信波形を得ている。

【００１１】

【発明が解決しようとする課題】しかし、従来の可変レ
ート送信装置は、送信するデータの複数の伝送速度に対
応させて、複数の系統の送信装置を装備しているため、
回路規模が大きくなってしまうという問題点があった。

【００１２】本発明は、こうした従来の問題点を解決す
るものであり、回路規模の小さい可変レート送信装置を
提供することを目的としている。

【００１３】

【課題を解決するための手段】そこで、本発明では、送
信すべきディジタルデータを、そのデータの伝送速度に
対応する帯域制限されたアナログ送信波形に変換して出
力する可変レート送信装置において、入力したディジタ
ルデータに対して、伝送速度に応じたサンプリング周波
数により、帯域制限されたディジタルの波形データを出
力する波形データ発生手段と、波形データ発生手段から
出力されたディジタルデータをアナログサンプル値信号
に変換するＤ／Ａ変換手段と、波形データ発生手段及び
Ｄ／Ａ変換手段に伝送速度に応じたクロックを供給する
クロック発生手段と、伝送速度に応じたカットオフ周波
数を有し、Ｄ／Ａ変換手段の出力に含まれる折り返し雑
音を除去する複数種類のアナログローパスフィルタとを
設けている。

【００１４】また、波形データ発生手段は、ディジタル
データの伝送速度がａ（ｂｐｓ）のときはサンプリング
周波数ａ×ｎ（ｎは整数）により、また、伝送速度がｂ
（ｂｐｓ）（但し、ａ＞ｂ）のときはサンプリング周波
数ｂ×ｎにより波形データを出力し、アナログローパス
フィルタは、周波数ａ×ｎ×ｊ（ｊ＝１，２，３，…）
で生じる折り返し雑音を除去する特性を備えた第１のア
ナログローパスフィルタと、周波数ｂ×ｎ×ｋ（ｋ＝
１，２，３，…）で生じる折り返し雑音を除去する特性
を備えた第２のアナログローパスフィルタとを具備して
いる。

【００１５】また、この第１のアナログローパスフィル
タと第２のアナログローパスフィルタとを並列に接続
し、第１のアナログローパスフィルタの出力または第２
のアナログローパスフィルタの出力を選択的に出力する
ように構成している。

【００１６】または、この第１のアナログローパスフィ
ルタの後に第２のアナログローパスフィルタを直列に接
続し、第１のアナログローパスフィルタの出力または第
２のアナログローパスフィルタの出力を選択的に出力す
るように構成している。

【００１７】また、クロック発生手段及び波形データ出
力手段の動作が送信すべきディジタルデータの伝送速度
に応じた動作となるように制御を行なう制御手段を設け
ている。

【００１８】また、この制御手段が、通信時のデータの
伝送速度を高速で、制御時のデータの伝送速度を低速で
送信するように制御を行なっている。

【００１９】また、制御手段が、伝送速度の異なる複数
種類の通信システムのそれぞれに各通信システムの伝送
速度でデータを送信するように制御を行なっている。

【００２０】

【作用】そのため、波形データ発生手段及びＤ／Ａ変換
手段をそれぞれ１個で構成しているため、回路規模を小
さくすることができる。

【００２１】また、第１のアナログローパスフィルタと
第２のアナログローパスフィルタとを並列接続する構成
では、第１のアナログローパスフィルタから伝送速度ａ
に対応する帯域制限されたアナログ送信波形が出力さ
れ、また、第２のアナログローパスフィルタから伝送速
度ｂに対応する帯域制限されたアナログ送信波形が出力
される。

【００２２】また、第１のアナログローパスフィルタに
第２のアナログローパスフィルタを直列接続する構成で
は、送信データの伝送速度がｂのときに、第１及び第２
のアナログローパスフィルタが協同して、アナログ信号
に含まれる折り返し雑音を除去する。

【００２３】また、制御手段により、通信時のデータ伝
送速度が高速に、制御時のデータ伝送速度が低速に制御
される可変レート送信装置は、制御データを低速伝送し
情報データを高速伝送する通信システムに用いることが
できる。

【００２４】また、制御手段により、送信データの伝送
速度が各通信システムに応じた速度に制御される可変レ
ート送信装置は、伝送速度の異なる複数の通信システム
に適用することが可能になる。

【００２５】

【実施例】

（第１実施例）第１実施例の可変レート送信装置は、図
１に示すように、伝送速度がａ（ｂｐｓ）またはｂ（ｂ
ｐｓ）（ａ＞ｂ）である送信データが印加される入力端
子１と、伝送速度ａ及びｂの送信すべきディジタルデー
タに対して帯域制限されたディジタルの波形データを伝
送速度に応じたサンプリング周波数で出力する波形デー
タ発生回路３と、波形データ発生回路３から出力された
ディジタルデータを伝送速度に応じた周波数のアナログ
サンプル値信号に変換するＤ／Ａ変換器４と、波形デー
タ発生回路３及びＤ／Ａ変換器４を制御するためのクロ
ックを、送信するデータの伝送速度に応じて発生させる
クロック発生回路２と、伝送速度ａのデータに対する折
り返し雑音を除去する第１のアナログローパスフィルタ
５と、伝送速度ｂのデータに対する折り返し雑音を除去
する第２のアナログローパスフィルタ６と、伝送速度に
応じて第１のアナログローパスフィルタ５通過後の出力
または第２のアナログローパスフィルタ６通過後の出力
を選択するスイッチ７と、選択された出力を出力する端
子８とを備えている。

【００２６】波形データ発生回路３は、伝送速度ａの送
信データに対して、サンプリング周波数ａ×ｎ（ｎは整
数）の波形データを出力し、伝送速度ｂの送信データに
対して、サンプリング周波数ｂ×ｎの波形データを出力
する。また、Ｄ／Ａ変換器４は、波形データ発生回路３
から出力されたディジタルデータをアナログサンプル値
信号に変換する。従って、伝送速度ａの送信データは周
波数ａ×ｎのアナログサンプル値信号に、また、伝送速
度ｂの送信データは周波数ｂ×ｎのアナログサンプル値
信号に変換される。

【００２７】また、第１のアナログローパスフィルタ５
は、伝送速度ａのデータをサンプリング周波数ａ×ｎで
帯域制限したときに生じる周波数ａ×ｎ×ｊ（ｊ＝１，
２，３，…）での折り返し雑音を除去し、また、第２の
アナログローパスフィルタ６は、伝送速度ｂのデータを
サンプリング周波数ｂ×ｎで帯域制限したときに生じる
周波数ｂ×ｎ×ｋ（ｋ＝１，２，３，…）での折り返し
雑音を除去する。

【００２８】この装置の入力端子１に伝送速度ａ（ｂｐ
ｓ）の送信すべきディジタルデータが入力すると、この
ディジタルデータは波形データ発生回路３に供給され、
波形データ発生回路３は、伝送速度ａのディジタルデー
タに対応する、帯域制限されたディジタルの波形データ
をサンプリング周波数ａ×ｎによって出力する。Ｄ／Ａ
変換器４は、このディジタルデータを周波数ａ×ｎのア
ナログサンプル値信号に変換する。

【００２９】このとき、クロック発生回路２は、波形デ
ータ発生回路３及びＤ／Ａ変換器４に対して、伝送速度
ａの送信データに対応した動作を行なうように制御クロ
ックを発生する。

【００３０】Ｄ／Ａ変換器４の出力には、伝送速度ａの
送信データに対してサンプリング周波数ａ×ｎで帯域制
限を行なった場合に生じる周波数ａ×ｎ×ｊ（ｊ＝１，
２，３，…）での折り返し雑音が含まれているが、この
折り返し雑音は、第１のアナログローパスフィルタ５で
除去される。スイッチ７は、送信データの伝送速度がａ
のときには、第１のアナログローパスフィルタ５通過後
の出力を選択して端子８から出力する。

【００３１】図５に、Ｄ／Ａ変換器４の出力周波数と第
１のアナログローパスフィルタ５の出力周波数との関係
を示している。図５（ａ）には、伝送速度ａの送信デー
タに対してサンプリング周波数ａ×ｎで帯域制限を行な
ったときのＤ／Ａ変換器４の出力周波数スペクトルＹ
_a ，Ｙ_a1，Ｙ_a2，…と、第１のアナログローパスフィル
タ５の利得周波数特性Ｈ_a とを示し、また、図５（ｂ）
には、第１のアナログローパスフィルタ５の出力周波数
スペクトルを示している。この図から分かるように、周
波数ａ×ｎ×ｊ（ｊ＝１，２，３，…）の折り返し雑音
Ｙ_a1，Ｙ_a2，…は第１のアナログローパスフィルタ５に
よって除去され、帯域制限された主要な信号成分Ｙ_a の
みが出力される。

【００３２】一方、入力端子１に伝送速度ｂ（ｂｐｓ）
の送信すべきディジタルデータが入力した場合には、波
形データ発生回路３は、伝送速度ｂのディジタルデータ
に対応する、帯域制限されたディジタルの波形データを
サンプリング周波数ｂ×ｎによって出力し、Ｄ／Ａ変換
器４は、このディジタルデータを周波数ｂ×ｎのアナロ
グサンプル値信号に変換する。

【００３３】このとき、クロック発生回路２は、波形デ
ータ発生回路３及びＤ／Ａ変換器４に対して、伝送速度
ｂの送信データに対応した動作を行なうように制御クロ
ックを発生する。

【００３４】Ｄ／Ａ変換器４の出力に含まれる周波数ｂ
×ｎ×ｋ（ｋ＝１，２，３，…）での折り返し雑音は、
第２のアナログローパスフィルタ６で除去される。スイ
ッチ７は、送信データの伝送速度がｂのときには、第２
のアナログローパスフィルタ６通過後の出力を選択して
端子８から出力する。

【００３５】図６に、Ｄ／Ａ変換器４の出力周波数と第
２のアナログローパスフィルタ６の出力周波数との関係
を示している。図６（ａ）は、伝送速度ｂの送信データ
に対してサンプリング周波数ｂ×ｎで帯域制限を行なっ
たときのＤ／Ａ変換器４の出力周波数スペクトルＹ_b ，
Ｙ_b1，Ｙ_b2，…と、第２のアナログローパスフィルタ６
の利得周波数特性Ｈ_b とを示し、また、図６（ｂ）は、
第２のアナログローパスフィルタ６の出力周波数スペク
トルを示している。この図から分かるように、周波数ｂ
×ｎ×ｋ（ｋ＝１，２，３，…）の折り返し雑音Ｙ_b1，
Ｙ_b2，…は第２のアナログローパスフィルタ６によって
除去され、帯域制限された主要な信号成分Ｙ_b のみが出
力される。

【００３６】このように、第１実施例の可変レート送信
装置では、伝送速度が異なる送信すべきディジタルデー
タに対して帯域制限されたディジタルの波形データを出
力する波形データ発生回路と、波形データ発生回路から
出力されたディジタルデータをアナログサンプル値信号
に変換するＤ／Ａ変換器とをそれぞれ１個ずつ、また、
折り返し雑音を除去するアナログローパスフィルタを伝
送速度に応じて並列に２個設けることにより、送信デー
タの伝送速度の違いに応じた、帯域制限されたアナログ
送信波形を出力することができる。

【００３７】そのため、従来の装置に比べて、波形デー
タ発生回路とＤ／Ａ変換器とをそれぞれ１個ずつ減らす
ことができる。

【００３８】（第２実施例）第２実施例の可変レート送
信装置は、図２に示すように、伝送速度ａのデータに対
して周波数ａ×ｎ×ｊ（ｊ＝１，２，３，…）で生じる
折り返し雑音を除去する第１のアナログローパスフィル
タ９と、伝送速度ｂのデータに対して周波数ｂ×ｎ×ｋ
（ｋ＝１，２，３，…）で生じる折り返し雑音を第１の
アナログローパスフィルタ９と協同して除去する第２の
アナログローパスフィルタ10とを備えている。その他の
構成は第１実施例の装置と変わりがない。

【００３９】この装置のクロック発生回路２、波形デー
タ発生回路３及びＤ／Ａ変換器４は、第１実施例と同じ
動作を行なう。Ｄ／Ａ変換器４の出力には、伝送速度ａ
の送信データに対してサンプリング周波数ａ×ｎで帯域
制限を行なった場合に生じる周波数ａ×ｎ×ｊ（ｊ＝
１，２，３，…）の折り返し雑音が含まれているが、こ
れらの折り返し雑音は、第１実施例の場合と同じよう
に、第１のアナログローパスフィルタ９によって除去さ
れる。このときのＤ／Ａ変換器４の出力周波数スペクト
ルと、第１のアナログローパスフィルタ９の出力周波数
スペクトルとの関係は、図５と同じである。

【００４０】一方、送信データの伝送速度がｂの場合
は、Ｄ／Ａ変換器４の出力に、サンプリング周波数ｂ×
ｎによって帯域制限を行なった場合に生じる周波数ｂ×
ｎ×ｋ（ｋ＝１，２，３，…）の折り返し雑音が含まれ
ているが、これらの折り返し雑音のうち周波数ａ×ｎ×
１以上の雑音成分が第１のアナログローパスフィルタ９
によって除去され、次いで、残りの折り返し雑音が第２
のアナログローパスフィルタ10により除去される。

【００４１】図７には、このときの各アナログローパス
フィルタ９、10からの出力周波数スペクトルを示してい
る。図７（ａ）は、伝送速度ｂの送信データに対してサ
ンプリング周波数ｂ×ｎによって帯域制限を行なったと
きのＤ／Ａ変換器４の出力周波数スペクトルＹ_b ，
Ｙ_b1，Ｙ_b2，…と、第１のアナログローパスフィルタ９
の利得周波数特性Ｈ_a 及び第２のアナログローパスフィ
ルタ10の利得周波数特性Ｈ_b とを示し、図７（ｂ）は第
１のアナログローパスフィルタ９の出力周波数スペクト
ルを、また、図７（ｃ）は第２のアナログローパスフィ
ルタ10の出力周波数スペクトルを示している。

【００４２】この図から分かるように、周波数ｂ×ｎ×
ｋ（ｋ＝１，２，３，…）の折り返し雑音Ｙ_b1，Ｙ_b2，
…、のうち周波数ａ×ｎ×１以上の雑音成分が第１のア
ナログローパスフィルタ９によって除去され、次いで、
残りの折り返し雑音が第２のアナログローパスフィルタ
10によって除去され、最終的に、帯域制限された主要な
信号成分Ｙ_b のみが第２のアナログローパスフィルタ10
から出力される。

【００４３】この第２のアナログローパスフィルタ10通
過後の出力は、送信信号の伝送速度がｂであるときにス
イッチ７で選択され、帯域制限されたアナログ送信波形
が出力端子８を通じて出力される。

【００４４】このように、第２実施例の可変レート送信
装置では、伝送速度が異なる送信すべきディジタルデー
タに対して帯域制限されたディジタルの波形データを出
力する波形データ発生回路と、波形データ発生回路から
出力されたディジタルデータをアナログサンプル値信号
に変換するＤ／Ａ変換器とをそれぞれ１個ずつ、また、
折り返し雑音を除去するアナログローパスフィルタを直
列に２個設けることにより、送信データの伝送速度の違
いに応じた、帯域制限されたアナログ送信波形を出力す
ることができる。

【００４５】この装置でも、第１実施例と同じように、
従来の装置に比べて、波形データ発生回路とＤ／Ａ変換
器とをそれぞれ１個ずつ減らすことができる。

【００４６】（第３実施例）第３実施例では、第１実施
例または第２実施例の装置を、制御データの伝送速度と
情報データの伝送速度とを違えている通信システムに適
用する場合の構成について説明する。この装置は、図３
に示すように、第１実施例または第２実施例の可変レー
ト送信装置12に対して、通信時のデータを高速の伝送速
度で、制御時のデータを低速の伝送速度で出力するとと
もに、可変レート送信装置12への制御信号を出力する制
御回路11を備えている。

【００４７】この制御回路11は、通信時のデータを高速
伝送速度ａ（ｂｐｓ）で送信する場合には、伝送速度ａ
の送信データと、この伝送速度ａの送信データをサンプ
リング周波数ａ×ｎによって帯域制限を行なうように制
御する制御信号とを可変レート送信装置12に供給する。
制御信号を受けた可変レート送信装置12は、第１実施例
または第２実施例記載の方法により、伝送速度ａの送信
データを帯域制限されたアナログ送信波形に変えて出力
端子13に出力する。

【００４８】また、制御時の制御データを低速伝送速度
ｂ（ｂｐｓ）で送信する場合には、制御回路11は、伝送
速度ｂの送信データと、この伝送速度ｂの送信データを
サンプリング周波数ｂ×ｎによって帯域制限を行なうよ
うに制御する制御信号とを可変レート送信装置12に供給
する。制御信号を受けた可変レート送信装置12は、第１
実施例または第２実施例記載の方法により、伝送速度ｂ
の送信データを帯域制限されたアナログ送信波形に変え
て出力端子13に出力する。

【００４９】このように、第３実施例の装置は、通信時
のデータを高速伝送速度で、制御時のデータを低速伝送
速度で送信する通信システムにおいて、回路規模の小さ
い可変レート送信装置を用いて、伝送速度の異なるディ
ジタルデータを、それぞれ帯域制限されたアナログ送信
波形に変えて出力することができる。

【００５０】（第４実施例）第４実施例では、第１実施
例または第２実施例の装置を、伝送速度の異なる複数の
通信システムに適用する場合の構成について説明する。

【００５１】この装置は、図４に示すように、第１実施
例または第２実施例の可変レート送信装置12に対して伝
送速度がａ（ｂｐｓ）またはｂ（ｂｐｓ）（ａ＞ｂ）の
異なる２種類の送信データを出力するとともに、可変レ
ート送信装置12への制御信号を出力する制御回路11を備
えており、また、可変レート送信装置12は、伝送速度が
ａ（ｂｐｓ）の通信システムＡ14と、伝送速度がｂ（ｂ
ｐｓ）の通信システムＢ15とに接続している。

【００５２】この装置では、伝送速度がａの通信システ
ムＡ14にデータを送信する場合に、制御回路11は、伝送
速度ａの送信データと、この伝送速度ａの送信データを
サンプリング周波数ａ×ｎによって帯域制限を行なうよ
うに制御する制御信号とを可変レート送信装置12に供給
する。制御信号を受けた可変レート送信装置12は、第１
実施例または第２実施例記載の方法により、伝送速度ａ
の送信データを帯域制限されたアナログ送信波形に変
え、出力端子13を通じて、通信システムＡ14に出力す
る。

【００５３】また、伝送速度がｂの通信システムＢ15に
データを送信する場合には、制御回路11は、伝送速度ｂ
の送信データと、この送信データをサンプリング周波数
ｂ×ｎによって帯域制限を行なうように制御する制御信
号とを可変レート送信装置12に供給する。制御信号を受
けた可変レート送信装置12は、第１実施例または第２実
施例記載の方法により、伝送速度ｂの送信データを帯域
制限されたアナログ送信波形に変え、出力端子13を通じ
て、通信システムＢ15に出力する。

【００５４】このように、第４実施例の装置では、回路
規模の小さい可変レート送信装置を用いて、伝送速度が
異なる２種類の通信システムに対して送信を行なうこと
ができる。

【００５５】

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の可変レート送信装置は、複数の伝送速度の
送信データに応じた帯域制限されたアナログ送信波形
を、従来の装置に比べて小さい回路規模で形成すること
ができる。この装置は、制御データと情報データとが異
なる伝送速度で伝送される通信システムの装置として、
或いは、異なる伝送速度でデータが伝送される複数の通
信システムに共用可能な装置として用いることができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例における可変レート送信装
置の構成を示すブロック図、

【図２】本発明の第２実施例における可変レート送信装
置の構成を示すブロック図、

【図３】本発明の第３実施例における可変レート送信装
置の構成を示すブロック図、

【図４】本発明の第４実施例における可変レート送信装
置の構成を示すブロック図、

【図５】第１実施例の可変レート送信装置における伝送
速度ａ（ｂｐｓ）のときのＤ／Ａ変換後（ａ）及びロー
パスフィルタ通過後（ｂ）の周波数スペクトル、

【図６】第１実施例の可変レート送信装置における伝送
速度ｂ（ｂｐｓ）のときのＤ／Ａ変換後（ａ）及びロー
パスフィルタ通過後（ｂ）の各周波数スペクトル、

【図７】第２実施例の可変レート送信装置における伝送
速度ｂ（ｂｐｓ）のときのＤ／Ａ変換後（ａ）、第１の
ローパスフィルタ通過後（ｂ）及び第２のローパスフィ
ルタ通過後（ｃ）の各周波数スペクトル、

【図８】従来の可変レート送信装置の構成を示すブロッ
ク図である。

【符号の説明】

１、31 入力端子 ２、36 クロック発生回路 ３、33、38 波形データ発生回路 ４、34、39 Ｄ／Ａ変換器 ５、９ 第１のアナログローパスフィルタ ６、10 第２のアナログローパスフィルタ ７、41 スイッチ ８、13、42 出力端子 11 制御回路 12 可変レート送信装置 14 通信システムＡ 15 通信システムＢ 32 第１の送信装置 35、40 アナログローパスフィルタ 37 第２の送信装置

Claims (7)

【特許請求の範囲】
1. 【請求項１】 送信すべきディジタルデータを、そのデ
   ータの伝送速度に対応する帯域制限されたアナログ送信
   波形に変換して出力する可変レート送信装置において、 入力した前記ディジタルデータに対して、前記伝送速度
   に応じたサンプリング周波数により、帯域制限されたデ
   ィジタルの波形データを出力する波形データ発生手段
   と、 前記波形データ発生手段から出力されたディジタルデー
   タをアナログサンプル値信号に変換するＤ／Ａ変換手段
   と、 前記波形データ発生手段及びＤ／Ａ変換手段に前記伝送
   速度に応じたクロックを供給するクロック発生手段と、 前記伝送速度に応じたカットオフ周波数を有し、前記Ｄ
   ／Ａ変換手段の出力に含まれる折り返し雑音を除去する
   複数種類のアナログローパスフィルタとを設けたことを
   特徴とする可変レート送信装置。
2. 【請求項２】 前記波形データ発生手段が、ディジタル
   データの伝送速度がａ（ｂｐｓ）のときはサンプリング
   周波数ａ×ｎ（ｎは整数）により、また、伝送速度がｂ
   （ｂｐｓ）（但し、ａ＞ｂ）のときはサンプリング周波
   数ｂ×ｎにより前記波形データを出力し、前記アナログ
   ローパスフィルタが、周波数ａ×ｎ×ｊ（ｊ＝１，２，
   ３，…）で生じる折り返し雑音を除去する特性を備えた
   第１のアナログローパスフィルタと、周波数ｂ×ｎ×ｋ
   （ｋ＝１，２，３，…）で生じる折り返し雑音を除去す
   る特性を備えた第２のアナログローパスフィルタとを具
   備することを特徴とする請求項１に記載の可変レート送
   信装置。
3. 【請求項３】 前記第１のアナログローパスフィルタと
   第２のアナログローパスフィルタとを並列に接続し、前
   記第１のアナログローパスフィルタの出力または第２の
   アナログローパスフィルタの出力を選択的に出力するこ
   とを特徴とする請求項２に記載の可変レート送信装置。
4. 【請求項４】 前記第１のアナログローパスフィルタの
   後に第２のアナログローパスフィルタを直列に接続し、
   前記第１のアナログローパスフィルタの出力または第２
   のアナログローパスフィルタの出力を選択的に出力する
   ことを特徴とする請求項２に記載の可変レート送信装
   置。
5. 【請求項５】 前記クロック発生手段及び波形データ出
   力手段の動作が送信すべきディジタルデータの伝送速度
   に応じた動作となるように制御を行なう制御手段を設け
   たことを特徴とする請求項１に記載の可変レート送信装
   置。
6. 【請求項６】 前記制御手段が、通信時のデータの伝送
   速度を高速で、制御時のデータの伝送速度を低速で送信
   するように前記制御を行なうことを特徴とする請求項５
   に記載の可変レート送信装置。
7. 【請求項７】 前記制御手段が、伝送速度の異なる複数
   種類の通信システムのそれぞれに各通信システムの伝送
   速度でデータを送信するように前記制御を行なうことを
   特徴とする請求項５に記載の可変レート送信装置。