JP2000224041A - Δσａｄ変換装置および受信装置 - Google Patents
Δσａｄ変換装置および受信装置Info
- Publication number
- JP2000224041A JP2000224041A JP2535499A JP2535499A JP2000224041A JP 2000224041 A JP2000224041 A JP 2000224041A JP 2535499 A JP2535499 A JP 2535499A JP 2535499 A JP2535499 A JP 2535499A JP 2000224041 A JP2000224041 A JP 2000224041A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- band
- decimation
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 ＡＧＣ機能を有するバンドパス型ΔΣＡＤ変
換器の出力のデシメーションを行い、さらに、正確なＡ
ＧＣ制御が行えるように、ビット精度の高い信号をＡＧ
Ｃ回路に出力するデシメーションバンドパスフィルタを
ハード規模、電流を増大させることなく、簡単な構成で
実現する。 【解決手段】 バンドパス型ΔΣＡＤ変換器１は入力Ｉ
Ｆ信号をディジタル信号に変換する。デシメーションバ
ンドパスフィルタ２は、直交検波器４の入力部で入力信
号周波数とサンプリング周波数との関係が１：４となる
ように上記ＡＤ変換器１の出力のデシメーションを行
う。バンドパスフィルタ８は、デシメーションバンドパ
スフィルタ２の出力信号を帯域制限し、ＡＧＣ回路３に
出力する。バンドパスフィルタ８は乗算器等を使用せず
に構成できるので、ハード規模、電流を増大させること
なく、簡単な構成で実現できる。
換器の出力のデシメーションを行い、さらに、正確なＡ
ＧＣ制御が行えるように、ビット精度の高い信号をＡＧ
Ｃ回路に出力するデシメーションバンドパスフィルタを
ハード規模、電流を増大させることなく、簡単な構成で
実現する。 【解決手段】 バンドパス型ΔΣＡＤ変換器１は入力Ｉ
Ｆ信号をディジタル信号に変換する。デシメーションバ
ンドパスフィルタ２は、直交検波器４の入力部で入力信
号周波数とサンプリング周波数との関係が１：４となる
ように上記ＡＤ変換器１の出力のデシメーションを行
う。バンドパスフィルタ８は、デシメーションバンドパ
スフィルタ２の出力信号を帯域制限し、ＡＧＣ回路３に
出力する。バンドパスフィルタ８は乗算器等を使用せず
に構成できるので、ハード規模、電流を増大させること
なく、簡単な構成で実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル移動体
通信における受信機に関し、特に、受信ＩＦ（中間周波
数）信号をＡＤ変換するバンドパス型ΔΣＡＤ変換器の
ＡＧＣ制御に関する。
通信における受信機に関し、特に、受信ＩＦ（中間周波
数）信号をＡＤ変換するバンドパス型ΔΣＡＤ変換器の
ＡＧＣ制御に関する。
【０００２】
【従来の技術】ΔΣＡＤ変換器は、１９６０年初期に登
場以来、低／中速の高精度ＡＤ変換に広く応用されてい
る。ΔΣＡＤ変換器はナイキスト周波数より十分高い周
波数でオーバーサンプリングされる１ビットの量子化器
を用いて、「０」、「１」からなる１ビットのディジタ
ル信号列を得ることにより、ナイキスト周波数でサンプ
リングされる高分解能量子化器では実現できない分解能
を得ようとするものである。
場以来、低／中速の高精度ＡＤ変換に広く応用されてい
る。ΔΣＡＤ変換器はナイキスト周波数より十分高い周
波数でオーバーサンプリングされる１ビットの量子化器
を用いて、「０」、「１」からなる１ビットのディジタ
ル信号列を得ることにより、ナイキスト周波数でサンプ
リングされる高分解能量子化器では実現できない分解能
を得ようとするものである。
【０００３】そして、このようなオーバーサンプリング
を行う１ビット量子化器により得たディジタル信号は、
その後のディジタル処理のために、デシメーションフィ
ルタによって、所定のビットのディジタルデータに変換
される。
を行う１ビット量子化器により得たディジタル信号は、
その後のディジタル処理のために、デシメーションフィ
ルタによって、所定のビットのディジタルデータに変換
される。
【０００４】このΔΣＡＤ変換器は従来、ベースバンド
信号の変換に使用されていたが、近年、狭帯域のバンド
パス信号を直接Ａ／Ｄ変換する試みがなされている。そ
して、このようなバンドパス型ΔΣＡＤ変換器について
は、例えば、アイ・イー・イー・コロクウム・オン・シ
ステム・アスペクツ・アンド・アプリケーションズ・オ
ブ・ＡＤＣ’ｓ・フォー・レーダー・ソナー・アンド・
コミュニケーションズ（1987年）ダイジェストナンバー
1987／92（IEE Colloquim on System Aspectsand Appli
cations of ADC's for Rader Sonar and Communication
s(1987)DigestNo.1987/92)に発表されている。
信号の変換に使用されていたが、近年、狭帯域のバンド
パス信号を直接Ａ／Ｄ変換する試みがなされている。そ
して、このようなバンドパス型ΔΣＡＤ変換器について
は、例えば、アイ・イー・イー・コロクウム・オン・シ
ステム・アスペクツ・アンド・アプリケーションズ・オ
ブ・ＡＤＣ’ｓ・フォー・レーダー・ソナー・アンド・
コミュニケーションズ（1987年）ダイジェストナンバー
1987／92（IEE Colloquim on System Aspectsand Appli
cations of ADC's for Rader Sonar and Communication
s(1987)DigestNo.1987/92)に発表されている。
【０００５】このような、バンドパス型ΔΣＡＤ変換器
をディジタル移動通信等の受信機に用いた場合、希望信
号受信レベルよりも大きな妨害波が存在しても、ベース
バンドの信号処理で妨害波を除去するために、妨害波と
希望波が同時に存在しても処理できる線形性が必要とな
る。想定される受信信号レベルに対して、線形性を確保
するためには、ＡＤ変換器の線形性に加え、ＡＤ変換器
の出力レベルが、あらかじめ定めたリファレンス信号レ
ベル（基準値）を越えた場合、ＡＤ変換器の感度を自動
的に減少させ、その信号レベルがＡＤ変換器のフルスケ
ール値となるように調整する機能が必要となる。即ち、
ＡＧＣ機能が必要となる。
をディジタル移動通信等の受信機に用いた場合、希望信
号受信レベルよりも大きな妨害波が存在しても、ベース
バンドの信号処理で妨害波を除去するために、妨害波と
希望波が同時に存在しても処理できる線形性が必要とな
る。想定される受信信号レベルに対して、線形性を確保
するためには、ＡＤ変換器の線形性に加え、ＡＤ変換器
の出力レベルが、あらかじめ定めたリファレンス信号レ
ベル（基準値）を越えた場合、ＡＤ変換器の感度を自動
的に減少させ、その信号レベルがＡＤ変換器のフルスケ
ール値となるように調整する機能が必要となる。即ち、
ＡＧＣ機能が必要となる。
【０００６】このような受信ＩＦ信号を直接ＡＤ変換す
るバンドパス型ΔΣＡＤ変換器を用いた従来のディジタ
ル移動通信用受信機のＡＤ変換器以降の回路構成を図４
に示し、以下説明する。
るバンドパス型ΔΣＡＤ変換器を用いた従来のディジタ
ル移動通信用受信機のＡＤ変換器以降の回路構成を図４
に示し、以下説明する。
【０００７】図４に示すように、バンドパス型ΔΣＡＤ
変換器を用いた受信機は、受信ＩＦ信号および後述する
ＡＧＣ回路３の出力が入力されるバンドパス型ΔΣＡＤ
変換器１と、このバンドパス型ΔΣＡＤ変換器１の出力
が入力されるデシメーションバンドパスフィルタ２と、
このデシメーションバンドパスフィルタ２の出力が入力
されるＡＧＣ回路３と、前記デシメーションバンドパス
フィルタ２の出力が入力されるディジタル直交検波器
（以下、直交検波器という）４と、この直交検波器４に
よって検波されたＩ信号が入力される同相信号用のデシ
メーションローパスフィルタ（以下、同相デシメーショ
ンローパスフィルタという）５と、前記直交検波器４に
よって検波されたＱ信号が入力される直交信号用のデシ
メーションローパスフィルタ（以下、直交デシメーショ
ンローパスフィルタという）６とを備えている。直交検
波器４には、Ｌｏ（ローカル）信号が入力され、Ｉ信号
検波用の乗算器にはそのままの位相で供給され、Ｑ信号
検波用の乗算器には位相が９０°推移された後に供給さ
れる。
変換器を用いた受信機は、受信ＩＦ信号および後述する
ＡＧＣ回路３の出力が入力されるバンドパス型ΔΣＡＤ
変換器１と、このバンドパス型ΔΣＡＤ変換器１の出力
が入力されるデシメーションバンドパスフィルタ２と、
このデシメーションバンドパスフィルタ２の出力が入力
されるＡＧＣ回路３と、前記デシメーションバンドパス
フィルタ２の出力が入力されるディジタル直交検波器
（以下、直交検波器という）４と、この直交検波器４に
よって検波されたＩ信号が入力される同相信号用のデシ
メーションローパスフィルタ（以下、同相デシメーショ
ンローパスフィルタという）５と、前記直交検波器４に
よって検波されたＱ信号が入力される直交信号用のデシ
メーションローパスフィルタ（以下、直交デシメーショ
ンローパスフィルタという）６とを備えている。直交検
波器４には、Ｌｏ（ローカル）信号が入力され、Ｉ信号
検波用の乗算器にはそのままの位相で供給され、Ｑ信号
検波用の乗算器には位相が９０°推移された後に供給さ
れる。
【０００８】このように構成されたディジタル移動通信
用の受信機において、受信ＩＦ信号は、バンドパス型Δ
ΣＡＤ変換器１で１ビットのディジタル信号に変換さ
れ、デシメーションバンドパスフィルタ２でデシメーシ
ョンされることで、前記ＡＤ変換器１によって加えられ
た量子化ノイズがある程度除去され、１ビットディジタ
ル信号から所定のビット精度をもつ多ビットの信号に変
換されて、ＡＧＣ回路３および直交検波器４へ出力され
る。ＡＧＣ回路３は、デシメーションバンドパスフィル
タ２の出力から前記ＡＤ変換器１の出力レベルを検出
し、その出力レベルに応じて前記ＡＤ変換器１の感度を
自動調整することでＡＧＣ制御を行う。
用の受信機において、受信ＩＦ信号は、バンドパス型Δ
ΣＡＤ変換器１で１ビットのディジタル信号に変換さ
れ、デシメーションバンドパスフィルタ２でデシメーシ
ョンされることで、前記ＡＤ変換器１によって加えられ
た量子化ノイズがある程度除去され、１ビットディジタ
ル信号から所定のビット精度をもつ多ビットの信号に変
換されて、ＡＧＣ回路３および直交検波器４へ出力され
る。ＡＧＣ回路３は、デシメーションバンドパスフィル
タ２の出力から前記ＡＤ変換器１の出力レベルを検出
し、その出力レベルに応じて前記ＡＤ変換器１の感度を
自動調整することでＡＧＣ制御を行う。
【０００９】直交検波器４で検波されたＩ信号およびＱ
信号は、それぞれ同相デシメーションローパスフィルタ
５および直交デシメーションローパスフィルタ６によ
り、所定のビット精度をもつ多ビットのディジタルデー
タに変換される。ここで、直交検波器４における、入力
信号周波数ｆ０とサンプリング周波数ｆｓの関係を、
１：４となるように設定すると、入力信号に乗算するＬ
ｏ信号は、０、１、−１、０、１・・・のデータ系列と
することができるので、直交検波器４は乗算器やＲＯＭ
等を使用せずに簡単な構成となり、Ｌｏ信号の精度が向
上する。
信号は、それぞれ同相デシメーションローパスフィルタ
５および直交デシメーションローパスフィルタ６によ
り、所定のビット精度をもつ多ビットのディジタルデー
タに変換される。ここで、直交検波器４における、入力
信号周波数ｆ０とサンプリング周波数ｆｓの関係を、
１：４となるように設定すると、入力信号に乗算するＬ
ｏ信号は、０、１、−１、０、１・・・のデータ系列と
することができるので、直交検波器４は乗算器やＲＯＭ
等を使用せずに簡単な構成となり、Ｌｏ信号の精度が向
上する。
【００１０】例えば、前記ＡＤ変換器１のサンプリング
周波数を１４．４ＭＨｚとし、入力ＩＦ信号周波数を４
５０ｋＨｚとし、最終的にサンプリング周波数６０ｋＨ
ｚの信号を得たいとする。直交検波器４の入力でサンプ
リング周波数を入力信号周波数の４倍とするため、デシ
メーション比１／８のデシメーションバンドパスフィル
タ２で処理して、サンプリング周波数１．８ＭＨｚに落
とす。そして、直交検波器４で入力ＩＦ信号を直交検波
し、Ｉ、Ｑ信号に変換した後、デシメーション比１／３
０の同相デシメーションローパスフィルタ５および直交
デシメーションローパスフィルタ６でサンプリング周波
数を６０ｋＨｚに落とし、所定ビット（例えば１６ビッ
ト）の信号を得る。
周波数を１４．４ＭＨｚとし、入力ＩＦ信号周波数を４
５０ｋＨｚとし、最終的にサンプリング周波数６０ｋＨ
ｚの信号を得たいとする。直交検波器４の入力でサンプ
リング周波数を入力信号周波数の４倍とするため、デシ
メーション比１／８のデシメーションバンドパスフィル
タ２で処理して、サンプリング周波数１．８ＭＨｚに落
とす。そして、直交検波器４で入力ＩＦ信号を直交検波
し、Ｉ、Ｑ信号に変換した後、デシメーション比１／３
０の同相デシメーションローパスフィルタ５および直交
デシメーションローパスフィルタ６でサンプリング周波
数を６０ｋＨｚに落とし、所定ビット（例えば１６ビッ
ト）の信号を得る。
【００１１】このように、バンドパス型ΔΣＡＤ変換器
とデシメーションフィルタの組み合わせによって、受信
ＩＦ信号を所望の精度でＡＤ変換し、ベースバンド信号
に変換することができる。
とデシメーションフィルタの組み合わせによって、受信
ＩＦ信号を所望の精度でＡＤ変換し、ベースバンド信号
に変換することができる。
【００１２】図４において、デシメーションバンドパス
フィルタ２は、一般に、ＦＩＲフィルタで構成し、その
伝達関数Ｈ（Ｚ）は以下の式［１］となる。
フィルタ２は、一般に、ＦＩＲフィルタで構成し、その
伝達関数Ｈ（Ｚ）は以下の式［１］となる。
【００１３】 Ｈ（Ｚ）＝ａ0＋ａ1・Ｚ-1＋ａ2・Ｚ-2＋・・・＋ａn-1・Ｚ-(n-1)…［１］ この式［１］におけるタップ係数ａn-1は以下の式
［２］となる。
［２］となる。
【００１４】 ａn-1＝ｃｏｓ（ｎ・２πｆｏ／ｆｓ） …［２］ ここで、ｎ＝０、１・・・ｋ−１、ｆｏは入力信号周波
数、ｆｓはサンプリング周波数、ｋはフィルタのタップ
数である。
数、ｆｓはサンプリング周波数、ｋはフィルタのタップ
数である。
【００１５】また、デシメーションバンドパスフィルタ
２の構成は、図５のようになる。
２の構成は、図５のようになる。
【００１６】例えば、上記例のように、サンプリング周
波数ｆｓ＝１４．４ＭＨｚ、入力ＩＦ信号周波数ｆｏ＝
４５０ｋＨｚとし、サンプリング周波数を１／８（１．
８ＭＨｚ）にデシメーションする場合、４５０ｋＨｚ帯
域に折り返すノイズは、１．３５ＭＨｚから９００ｋＨ
ｚ間隔の周波数における量子化ノイズとなる。デシメー
ションバンドパスフィルタ２は、この折り返しノイズを
除去するため、１．３５ＭＨｚから９００ｋＨｚ間隔に
フィルタのノッチを持つようにする。すなわち、１６タ
ップのバンドパスフィルタが必要となる。
波数ｆｓ＝１４．４ＭＨｚ、入力ＩＦ信号周波数ｆｏ＝
４５０ｋＨｚとし、サンプリング周波数を１／８（１．
８ＭＨｚ）にデシメーションする場合、４５０ｋＨｚ帯
域に折り返すノイズは、１．３５ＭＨｚから９００ｋＨ
ｚ間隔の周波数における量子化ノイズとなる。デシメー
ションバンドパスフィルタ２は、この折り返しノイズを
除去するため、１．３５ＭＨｚから９００ｋＨｚ間隔に
フィルタのノッチを持つようにする。すなわち、１６タ
ップのバンドパスフィルタが必要となる。
【００１７】式［１］において、ｎ＝１６、ｆｏ＝４５
０ｋＨｚ、ｆｓ＝１４．４ＭＨｚとすると、式［２］の
タップ係数ａn-1は、 ａn-1＝ｃｏｓ（ｎ・π／１６） となる。ここでｎ＝１、２・・・１５である。
０ｋＨｚ、ｆｓ＝１４．４ＭＨｚとすると、式［２］の
タップ係数ａn-1は、 ａn-1＝ｃｏｓ（ｎ・π／１６） となる。ここでｎ＝１、２・・・１５である。
【００１８】上述したように、デシメーションバンドパ
スフィルタ２は、帯域通過特性を実現しなければなら
ず、直交検波器の構成を簡略化するため、サンプリング
周波数と入力信号周波数の関係が１：４となるようにデ
シメーションを行わなくてはならない。そのため、タッ
プ係数の値が複雑になり、ハードウエアで構成した場
合、図５に示したように、多ビットの乗算器を複数個使
用するため、ハード規模が増大する。そのため、一般
に、乗算器の演算結果をＲＯＭに記憶させておき、入力
信号に対する演算結果をＲＯＭから読み出すことでバン
ドパスフィルタを実現する。
スフィルタ２は、帯域通過特性を実現しなければなら
ず、直交検波器の構成を簡略化するため、サンプリング
周波数と入力信号周波数の関係が１：４となるようにデ
シメーションを行わなくてはならない。そのため、タッ
プ係数の値が複雑になり、ハードウエアで構成した場
合、図５に示したように、多ビットの乗算器を複数個使
用するため、ハード規模が増大する。そのため、一般
に、乗算器の演算結果をＲＯＭに記憶させておき、入力
信号に対する演算結果をＲＯＭから読み出すことでバン
ドパスフィルタを実現する。
【００１９】また、デシメーションバンドパスフィルタ
２の入力信号は、まだ、デシメーションを行う前である
ため、サンプリング周波数が高く、デシメーションバン
ドパスフィルタ２の動作周波数は高くなり、消費電力が
大きくなる。このため、ハード規模もしくはＲＯＭ容量
が最小限となるように、フィルタの減衰量、段数を決定
する。
２の入力信号は、まだ、デシメーションを行う前である
ため、サンプリング周波数が高く、デシメーションバン
ドパスフィルタ２の動作周波数は高くなり、消費電力が
大きくなる。このため、ハード規模もしくはＲＯＭ容量
が最小限となるように、フィルタの減衰量、段数を決定
する。
【００２０】
【発明が解決しようとする課題】上述したように、デシ
メーションバンドパスフィルタ２は、入力ＩＦ信号のＳ
／Ｎが劣化しないように、デシメーションすることによ
って生じる入力ＩＦ信号帯域への折り返しノイズを落と
すことのみを目的として、フィルタの減衰量や段数を決
定する必要がある。そのため、デシメーションバンドパ
スフィルタ２の出力における受信ＩＦ信号帯域外には、
量子化ノイズはまだ残っており、ビット精度の高い信号
を得ることができない。
メーションバンドパスフィルタ２は、入力ＩＦ信号のＳ
／Ｎが劣化しないように、デシメーションすることによ
って生じる入力ＩＦ信号帯域への折り返しノイズを落と
すことのみを目的として、フィルタの減衰量や段数を決
定する必要がある。そのため、デシメーションバンドパ
スフィルタ２の出力における受信ＩＦ信号帯域外には、
量子化ノイズはまだ残っており、ビット精度の高い信号
を得ることができない。
【００２１】しかし、バンドパス型ΔΣＡＤ変換器１の
感度を自動調整するＡＧＣ回路３は、デシメーションバ
ンドパスフィルタ２出力をモニタすることで、バンドパ
ス型ΔΣＡＤ変換器１の出力レベルを検出し、ＡＧＣ機
能を実現するため、正確なＡＧＣ制御を行うためには、
バンドパス型ΔΣＡＤ変換器１の出力レベルを精度良く
モニタしなければならない。出力のビット精度を上げる
ために、デシメーションバンドパスフィルタ２の段数や
タップ数を増やすと、上述したように、ハード規模ある
いはＲＯＭ容量が増大し消費電力が増加してしまう。
感度を自動調整するＡＧＣ回路３は、デシメーションバ
ンドパスフィルタ２出力をモニタすることで、バンドパ
ス型ΔΣＡＤ変換器１の出力レベルを検出し、ＡＧＣ機
能を実現するため、正確なＡＧＣ制御を行うためには、
バンドパス型ΔΣＡＤ変換器１の出力レベルを精度良く
モニタしなければならない。出力のビット精度を上げる
ために、デシメーションバンドパスフィルタ２の段数や
タップ数を増やすと、上述したように、ハード規模ある
いはＲＯＭ容量が増大し消費電力が増加してしまう。
【００２２】この解決策として、図６に示すようにＡＧ
Ｃ回路３のモニタ点を変更し、検波後のＩ、Ｑ信号から
レベル検出回路７で出力レベルを検出することが考えら
れる。しかし、検波後のＩ、Ｑ信号から受信ＩＦ信号レ
ベルを算出するために、乗算器あるいはＲＯＭが必要と
なり、ハード規模が大きくなる。また、モニタに使用す
る信号は受信ＩＦ信号が直交検波され、さらにデシメー
ションされた後であるので、ＡＧＣ制御の応答速度が遅
くなるという問題がある。
Ｃ回路３のモニタ点を変更し、検波後のＩ、Ｑ信号から
レベル検出回路７で出力レベルを検出することが考えら
れる。しかし、検波後のＩ、Ｑ信号から受信ＩＦ信号レ
ベルを算出するために、乗算器あるいはＲＯＭが必要と
なり、ハード規模が大きくなる。また、モニタに使用す
る信号は受信ＩＦ信号が直交検波され、さらにデシメー
ションされた後であるので、ＡＧＣ制御の応答速度が遅
くなるという問題がある。
【００２３】従って、本発明は、バンドパス型ΔΣＡＤ
変換器の出力のデシメーションを行い、さらに、正確か
つ高速なＡＧＣ制御が行えるΔΣＡＤ変換装置およびそ
れを備えた受信装置を提供するものである。
変換器の出力のデシメーションを行い、さらに、正確か
つ高速なＡＧＣ制御が行えるΔΣＡＤ変換装置およびそ
れを備えた受信装置を提供するものである。
【００２４】また、本発明は、デシメーションバンドパ
スフィルタのハード規模や消費電力を増大させることな
く、簡単な構成で正確かつ高速なＡＧＣ制御が行えるΔ
ΣＡＤ変換装置およびそれを備えた受信装置を提供する
ものである。
スフィルタのハード規模や消費電力を増大させることな
く、簡単な構成で正確かつ高速なＡＧＣ制御が行えるΔ
ΣＡＤ変換装置およびそれを備えた受信装置を提供する
ものである。
【００２５】
【課題を解決するための手段】本発明は、上記課題を解
決するために、図１に示すように、ΔΣＡＤ変換装置
に、入力アナログ信号をディジタル信号に変換するバン
ドパス型ΔΣＡＤ変換手段と、バンドパス型ΔΣＡＤ変
換手段の出力信号をデシメーションする帯域信号デシメ
ーション手段と、帯域信号デシメーション手段の出力信
号の帯域制限を行う帯域制限手段と、帯域制限手段の出
力を用いてバンドパス型ΔΣＡＤ変換手段の感度を調整
するＡＧＣ手段とを設ける構成とした。このように構成
したことにより、帯域信号デシメーション手段のハード
規模や消費電力を大きくすることなく、正確なＡＧＣ制
御を行うことができる。
決するために、図１に示すように、ΔΣＡＤ変換装置
に、入力アナログ信号をディジタル信号に変換するバン
ドパス型ΔΣＡＤ変換手段と、バンドパス型ΔΣＡＤ変
換手段の出力信号をデシメーションする帯域信号デシメ
ーション手段と、帯域信号デシメーション手段の出力信
号の帯域制限を行う帯域制限手段と、帯域制限手段の出
力を用いてバンドパス型ΔΣＡＤ変換手段の感度を調整
するＡＧＣ手段とを設ける構成とした。このように構成
したことにより、帯域信号デシメーション手段のハード
規模や消費電力を大きくすることなく、正確なＡＧＣ制
御を行うことができる。
【００２６】また、受信機に、入力アナログ信号をディ
ジタル信号に変換するバンドパス型ΔΣＡＤ変換手段
と、前記バンドパス型ΔΣＡＤ変換手段の出力信号をデ
シメーションする帯域信号デシメーション手段と、前記
帯域信号デシメーション手段の出力信号の帯域制限を行
う帯域制限手段と、前記帯域制限手段の出力を用いて前
記バンドパス型ＡＤ変換手段の感度を調整するＡＧＣ手
段と、前記帯域制限デシメーション手段の出力信号を検
波してベースバンドにおける同相ディジタル信号および
直交ディジタル信号を生成するディジタル直交検波手段
と、前記同相ディジタル信号および直交ディジタル信号
をデシメーションする低域信号デシメーション手段とを
設ける構成とした。このように構成したことにより、帯
域信号デシメーション手段のハード規模や消費電力を大
きくすることなく、正確かつ高速なＡＧＣ制御を行うこ
とができ、かつ乗算器やＲＯＭ等を使用せずに直交検波
手段を構成できるとともに、そのＬｏ信号の精度を向上
させることができる。
ジタル信号に変換するバンドパス型ΔΣＡＤ変換手段
と、前記バンドパス型ΔΣＡＤ変換手段の出力信号をデ
シメーションする帯域信号デシメーション手段と、前記
帯域信号デシメーション手段の出力信号の帯域制限を行
う帯域制限手段と、前記帯域制限手段の出力を用いて前
記バンドパス型ＡＤ変換手段の感度を調整するＡＧＣ手
段と、前記帯域制限デシメーション手段の出力信号を検
波してベースバンドにおける同相ディジタル信号および
直交ディジタル信号を生成するディジタル直交検波手段
と、前記同相ディジタル信号および直交ディジタル信号
をデシメーションする低域信号デシメーション手段とを
設ける構成とした。このように構成したことにより、帯
域信号デシメーション手段のハード規模や消費電力を大
きくすることなく、正確かつ高速なＡＧＣ制御を行うこ
とができ、かつ乗算器やＲＯＭ等を使用せずに直交検波
手段を構成できるとともに、そのＬｏ信号の精度を向上
させることができる。
【００２７】
【発明の実施の形態】本発明の請求項１に記載した発明
は、アナログ信号をディジタル信号に変換するバンドパ
ス型ΔΣＡＤ変換手段と、前記バンドパス型ΔΣＡＤ変
換手段の出力信号をデシメーションする帯域信号デシメ
ーション手段と、前記帯域信号デシメーション手段の出
力信号の帯域制限を行う帯域制限手段と、前記帯域制限
手段の出力を用いて前記バンドパス型ΔΣＡＤ変換手段
の感度を調整するＡＧＣ手段とを備えたΔΣＡＤ変換装
置であり、ＡＧＣ制御に必要な所定のビット精度をもつ
信号を帯域制限手段からＡＧＣ手段に出力するという作
用を有する。
は、アナログ信号をディジタル信号に変換するバンドパ
ス型ΔΣＡＤ変換手段と、前記バンドパス型ΔΣＡＤ変
換手段の出力信号をデシメーションする帯域信号デシメ
ーション手段と、前記帯域信号デシメーション手段の出
力信号の帯域制限を行う帯域制限手段と、前記帯域制限
手段の出力を用いて前記バンドパス型ΔΣＡＤ変換手段
の感度を調整するＡＧＣ手段とを備えたΔΣＡＤ変換装
置であり、ＡＧＣ制御に必要な所定のビット精度をもつ
信号を帯域制限手段からＡＧＣ手段に出力するという作
用を有する。
【００２８】本発明の請求項２に記載した発明は、請求
項１に記載した発明において、前記帯域信制限手段にお
ける入力信号周波数とサンプリング周波数の比を１：４
に設定したΔΣＡＤ変換装置であり、帯域信号デシメー
ション手段のハード規模や消費電流を大きくすることな
く、乗算器を使用しない簡単な構成の帯域制限手段か
ら、ＡＧＣ制御に必要な所定のビット精度をもつ信号を
ＡＧＣ手段に出力するという作用を有する。
項１に記載した発明において、前記帯域信制限手段にお
ける入力信号周波数とサンプリング周波数の比を１：４
に設定したΔΣＡＤ変換装置であり、帯域信号デシメー
ション手段のハード規模や消費電流を大きくすることな
く、乗算器を使用しない簡単な構成の帯域制限手段か
ら、ＡＧＣ制御に必要な所定のビット精度をもつ信号を
ＡＧＣ手段に出力するという作用を有する。
【００２９】本発明の請求項３に記載した発明は、入力
アナログ信号をディジタル信号に変換するバンドパス型
ΔΣＡＤ変換手段と、前記バンドパス型ΔΣＡＤ変換手
段の出力信号をデシメーションする帯域信号デシメーシ
ョン手段と、前記帯域信号デシメーション手段の出力信
号の帯域制限を行う帯域制限手段と、前記帯域制限手段
の出力を用いて前記バンドパス型ＡＤ変換手段の感度を
調整するＡＧＣ手段と、前記帯域制限デシメーション手
段の出力信号を検波してベースバンドにおける同相ディ
ジタル信号および直交ディジタル信号を生成するディジ
タル直交検波手段と、前記同相ディジタル信号および直
交ディジタル信号をデシメーションする低域信号デシメ
ーション手段とを備えた受信機であり、ＡＧＣ制御に必
要な所定のビット精度をもつ信号を帯域制限手段からＡ
ＧＣ手段に出力するとともに、同相ディジタル信号およ
び直交ディジタル信号を検波するという作用を有する。
アナログ信号をディジタル信号に変換するバンドパス型
ΔΣＡＤ変換手段と、前記バンドパス型ΔΣＡＤ変換手
段の出力信号をデシメーションする帯域信号デシメーシ
ョン手段と、前記帯域信号デシメーション手段の出力信
号の帯域制限を行う帯域制限手段と、前記帯域制限手段
の出力を用いて前記バンドパス型ＡＤ変換手段の感度を
調整するＡＧＣ手段と、前記帯域制限デシメーション手
段の出力信号を検波してベースバンドにおける同相ディ
ジタル信号および直交ディジタル信号を生成するディジ
タル直交検波手段と、前記同相ディジタル信号および直
交ディジタル信号をデシメーションする低域信号デシメ
ーション手段とを備えた受信機であり、ＡＧＣ制御に必
要な所定のビット精度をもつ信号を帯域制限手段からＡ
ＧＣ手段に出力するとともに、同相ディジタル信号およ
び直交ディジタル信号を検波するという作用を有する。
【００３０】本発明の請求項４に記載した発明は、請求
項３に記載した発明において、前記ディジタル直交検波
手段における入力信号周波数とサンプリング周波数の比
を１：４に設定した受信機であり、帯域信号デシメーシ
ョン手段のハード規模や消費電流を大きくすることな
く、乗算器を使用しない簡単な構成の帯域制限手段によ
りＡＧＣ制御に必要な所定のビット精度をもつ信号をＡ
ＧＣ手段に出力するとともに、乗算器やＲＯＭ等を使用
しない簡単な構成のディジタル直交検波手段により同相
ディジタル信号および直交ディジタル信号を検波すると
いう作用を有する。
項３に記載した発明において、前記ディジタル直交検波
手段における入力信号周波数とサンプリング周波数の比
を１：４に設定した受信機であり、帯域信号デシメーシ
ョン手段のハード規模や消費電流を大きくすることな
く、乗算器を使用しない簡単な構成の帯域制限手段によ
りＡＧＣ制御に必要な所定のビット精度をもつ信号をＡ
ＧＣ手段に出力するとともに、乗算器やＲＯＭ等を使用
しない簡単な構成のディジタル直交検波手段により同相
ディジタル信号および直交ディジタル信号を検波すると
いう作用を有する。
【００３１】以下、本発明の実施の形態について図面を
参照しながら詳細に説明する。
参照しながら詳細に説明する。
【００３２】図２は本発明を適用したディジタル移動通
信用受信機（以下、単に受信機という）の回路構成を示
すブロック図である。このブロック図において、図４と
対応する部分には図４で使用した符号と同一の符号を付
した。
信用受信機（以下、単に受信機という）の回路構成を示
すブロック図である。このブロック図において、図４と
対応する部分には図４で使用した符号と同一の符号を付
した。
【００３３】この受信機は、入力アナログ信号をディジ
タル信号に変換するバンドパス型ΔΣＡＤ変換器１と、
バンドパス型ΔΣＡＤ変換器１の出力信号をデシメーシ
ョンするデシメーションバンドパスフィルタ２と、デシ
メーションバンドパスフィルタ２の出力信号の帯域制限
を行うバンドパスフィルタ８と、バンドパスフィルタ８
の出力を用いてバンドパス型ΔΣＡＤ変換器１の感度を
自動的に調整するＡＧＣ回路３と、デシメーションバン
ドパスフィルタ２の出力信号を検波してベースバンドに
おける同相ディジタル信号および直交ディジタル信号を
生成する直交検波器４と、前記同相ディジタル信号をデ
シメーションする同相デシメーションローパスフィルタ
５と、前記直交ディジタル信号をデシメーションする直
交デシメーションローパスフィルタ６とを備えている。
タル信号に変換するバンドパス型ΔΣＡＤ変換器１と、
バンドパス型ΔΣＡＤ変換器１の出力信号をデシメーシ
ョンするデシメーションバンドパスフィルタ２と、デシ
メーションバンドパスフィルタ２の出力信号の帯域制限
を行うバンドパスフィルタ８と、バンドパスフィルタ８
の出力を用いてバンドパス型ΔΣＡＤ変換器１の感度を
自動的に調整するＡＧＣ回路３と、デシメーションバン
ドパスフィルタ２の出力信号を検波してベースバンドに
おける同相ディジタル信号および直交ディジタル信号を
生成する直交検波器４と、前記同相ディジタル信号をデ
シメーションする同相デシメーションローパスフィルタ
５と、前記直交ディジタル信号をデシメーションする直
交デシメーションローパスフィルタ６とを備えている。
【００３４】このように構成された受信機において、受
信ＩＦ信号は、バンドパス型ΔΣＡＤ変換器１で１ビッ
トのディジタル信号に変換される。そして、デシメーシ
ョンバンドパスフィルタ２でデシメーションされ、前記
ＡＤ変換器１によって加えられた量子化ノイズがある程
度除去され、１ビットディジタル信号から所定のビット
精度をもつ多ビットのディジタル信号に変換される。こ
のディジタル信号は、直交検波器４とバンドパスフィル
タ８へ出力される。
信ＩＦ信号は、バンドパス型ΔΣＡＤ変換器１で１ビッ
トのディジタル信号に変換される。そして、デシメーシ
ョンバンドパスフィルタ２でデシメーションされ、前記
ＡＤ変換器１によって加えられた量子化ノイズがある程
度除去され、１ビットディジタル信号から所定のビット
精度をもつ多ビットのディジタル信号に変換される。こ
のディジタル信号は、直交検波器４とバンドパスフィル
タ８へ出力される。
【００３５】直交検波器４に入力されたディジタル信号
は、ここでＬｏ信号およびその位相を９０°推移させた
信号と乗算されることでＩ信号およびＱ信号に変換され
る。これらのＩ信号およびＱ信号は、それぞれ同相デシ
メーションローパスフィルタ５および直交デシメーショ
ンローパスフィルタ６により、所定のビット精度をもつ
多ビットのディジタルデータに変換される。
は、ここでＬｏ信号およびその位相を９０°推移させた
信号と乗算されることでＩ信号およびＱ信号に変換され
る。これらのＩ信号およびＱ信号は、それぞれ同相デシ
メーションローパスフィルタ５および直交デシメーショ
ンローパスフィルタ６により、所定のビット精度をもつ
多ビットのディジタルデータに変換される。
【００３６】一方、バンドパスフィルタ８に入力された
ディジタル信号は、ここで帯域制限された後、ＡＧＣ回
路３へ送られる。ＡＧＣ回路３は、帯域制限されたディ
ジタル信号のレベルを基準値と比較し、その基準値を越
えた場合、前記ＡＤ変換器１の感度を自動的に減少さ
せ、受信ＩＦ信号のレベルが前記ＡＤ変換器１のフルス
ケール値になるように調整する。
ディジタル信号は、ここで帯域制限された後、ＡＧＣ回
路３へ送られる。ＡＧＣ回路３は、帯域制限されたディ
ジタル信号のレベルを基準値と比較し、その基準値を越
えた場合、前記ＡＤ変換器１の感度を自動的に減少さ
せ、受信ＩＦ信号のレベルが前記ＡＤ変換器１のフルス
ケール値になるように調整する。
【００３７】ここで、上述したように、直交検波器４に
おける入力信号周波数とサンプリング周波数の関係を
１：４となるように設定すると、入力信号に乗算するＬ
ｏ信号は、０、１、−１、０、１・・・のデータ系列と
することができるので、Ｌｏ信号の精度を向上させるこ
とができ、直交検波器４の構成を簡単にすることができ
る。このため、デシメーションバンドパスフィルタ２の
出力で、入力信号ｆｏとサンプリング周波数ｆｓの関係
をｆｏ：ｆｓ＝１：４とする。
おける入力信号周波数とサンプリング周波数の関係を
１：４となるように設定すると、入力信号に乗算するＬ
ｏ信号は、０、１、−１、０、１・・・のデータ系列と
することができるので、Ｌｏ信号の精度を向上させるこ
とができ、直交検波器４の構成を簡単にすることができ
る。このため、デシメーションバンドパスフィルタ２の
出力で、入力信号ｆｏとサンプリング周波数ｆｓの関係
をｆｏ：ｆｓ＝１：４とする。
【００３８】デシメーションバンドパスフィルタ２は、
上述したように、動作周波数（サンプリング周波数）が
高いため、消費電流が大きい。また、帯域通過特性を持
たせる必要があるため、タップ係数が複雑となる。そし
て、出力のビット精度を上げるために、デシメーション
バンドパスフィルタ２段数やタップ数を増やすと、ハー
ド規模あるいはＲＯＭ容量が増大し消費電力が増加して
しまう。つまり、デシメーションバンドパスフィルタ２
のハード規模等を増大させずに出力のビット精度を上げ
ることが望まれる。
上述したように、動作周波数（サンプリング周波数）が
高いため、消費電流が大きい。また、帯域通過特性を持
たせる必要があるため、タップ係数が複雑となる。そし
て、出力のビット精度を上げるために、デシメーション
バンドパスフィルタ２段数やタップ数を増やすと、ハー
ド規模あるいはＲＯＭ容量が増大し消費電力が増加して
しまう。つまり、デシメーションバンドパスフィルタ２
のハード規模等を増大させずに出力のビット精度を上げ
ることが望まれる。
【００３９】そこで、本実施の形態では、デシメーショ
ンバンドパスフィルタ２の出力信号とサンプリング周波
数の関係を１：４にするとともに、デシメーションバン
ドパスフィルタ２の出力をバンドパスフィルタ８で帯域
制限し、出力のビット精度を上げるように構成した。
ンバンドパスフィルタ２の出力信号とサンプリング周波
数の関係を１：４にするとともに、デシメーションバン
ドパスフィルタ２の出力をバンドパスフィルタ８で帯域
制限し、出力のビット精度を上げるように構成した。
【００４０】直交検波器４の入力信号とサンプリング周
波数の関係を１：４にすると、直交検波器４の構成が簡
略化される。また、上記［１］式において、ｆｏ／ｆｓ
＝１／４となるので、ＦＩＲバンドパスフィルタのタッ
プ係数ａnは、下記の式［３］となる。 ａn ＝ｃｏｓ（ｎ・π／２） …［３］ ここで、ｎは１、２、３・・・ｋである。
波数の関係を１：４にすると、直交検波器４の構成が簡
略化される。また、上記［１］式において、ｆｏ／ｆｓ
＝１／４となるので、ＦＩＲバンドパスフィルタのタッ
プ係数ａnは、下記の式［３］となる。 ａn ＝ｃｏｓ（ｎ・π／２） …［３］ ここで、ｎは１、２、３・・・ｋである。
【００４１】すなわち、タップ係数は０、−１、１、０
・・・となり、ＦＩＲバンドパスフィルタは、乗算器を
使用せずに構成できる。そして、その伝達関数は下記の
式［４］となる。また、回路構成例を図３に示す。 Ｈ（Ｚ）＝１−Ｚ-2＋Ｚ-4−Ｚ-6＋Ｚ-8−・・・Ｚ-2n ＝（１−Ｚ-2(n+1)）／（１＋Ｚ-2） …［４］ ここで、ｎ＝１、２、３・・・（ｋ−２）／２であり、
ｋはＦＩＲバンドパスフィルタのタップ数である。
・・・となり、ＦＩＲバンドパスフィルタは、乗算器を
使用せずに構成できる。そして、その伝達関数は下記の
式［４］となる。また、回路構成例を図３に示す。 Ｈ（Ｚ）＝１−Ｚ-2＋Ｚ-4−Ｚ-6＋Ｚ-8−・・・Ｚ-2n ＝（１−Ｚ-2(n+1)）／（１＋Ｚ-2） …［４］ ここで、ｎ＝１、２、３・・・（ｋ−２）／２であり、
ｋはＦＩＲバンドパスフィルタのタップ数である。
【００４２】従って、バンドパスフィルタ８は、乗算器
を使用せずに構成できるので、構成が簡単である。
を使用せずに構成できるので、構成が簡単である。
【００４３】また、バンドパスフィルタ８の入力信号は
デシメーションバンドパスフィルタ２でデシメーション
し、サンプリング周波数を落とした後の信号であるた
め、消費電流も大きくならない。
デシメーションバンドパスフィルタ２でデシメーション
し、サンプリング周波数を落とした後の信号であるた
め、消費電流も大きくならない。
【００４４】よって、デシメーションバンドパスフィル
タ２の段数、タップ数を増やすことなく、ＡＧＣ制御に
必要な所定のビット精度をもつ信号をＡＧＣ回路に出力
することができるので、ハード規模、電流を増大させる
ことなく、正確なＡＧＣ制御を行うことができる。
タ２の段数、タップ数を増やすことなく、ＡＧＣ制御に
必要な所定のビット精度をもつ信号をＡＧＣ回路に出力
することができるので、ハード規模、電流を増大させる
ことなく、正確なＡＧＣ制御を行うことができる。
【００４５】このように本発明を適用した受信機では、
デシメーションを行うことのみを目的としたデシメーシ
ョンバンドパスフィルタ２で、直交検波器４の入力信号
周波数とサンプリング周波数との関係が１：４となるよ
うに、バンドパス型ΔΣＡＤ変換器１の出力のデシメー
ションを行った後、乗算器を使用せずに構成したバンド
パスフィルタ８にデシメーションバンドパスフィルタ２
の出力を与え、ＡＧＣ制御に必要な所定のビット精度を
もつ信号をＡＧＣ回路３に出力するので、デシメーショ
ンバンドパスフィルタのハード規模や消費電流を大きく
することなく正確なＡＧＣ制御を行うことができる。
デシメーションを行うことのみを目的としたデシメーシ
ョンバンドパスフィルタ２で、直交検波器４の入力信号
周波数とサンプリング周波数との関係が１：４となるよ
うに、バンドパス型ΔΣＡＤ変換器１の出力のデシメー
ションを行った後、乗算器を使用せずに構成したバンド
パスフィルタ８にデシメーションバンドパスフィルタ２
の出力を与え、ＡＧＣ制御に必要な所定のビット精度を
もつ信号をＡＧＣ回路３に出力するので、デシメーショ
ンバンドパスフィルタのハード規模や消費電流を大きく
することなく正確なＡＧＣ制御を行うことができる。
【００４６】
【発明の効果】以上のように本発明は、ΔΣＡＤ変換装
置に、入力アナログ信号をディジタル信号に変換するバ
ンドパス型ΔΣＡＤ変換手段と、バンドパス型ΔΣＡＤ
変換手段の出力信号をデシメーションする帯域信号デシ
メーション手段と、帯域信号デシメーション手段の出力
信号の帯域制限を行う帯域制限手段と、帯域制限手段の
出力を用いてバンドパス型ΔΣＡＤ変換手段の感度を調
整するＡＧＣ手段とを設けたので、帯域信号デシメーシ
ョン手段のハード規模や消費電力を大きくすることな
く、正確なＡＧＣ制御を行うことができるという効果が
得られる。
置に、入力アナログ信号をディジタル信号に変換するバ
ンドパス型ΔΣＡＤ変換手段と、バンドパス型ΔΣＡＤ
変換手段の出力信号をデシメーションする帯域信号デシ
メーション手段と、帯域信号デシメーション手段の出力
信号の帯域制限を行う帯域制限手段と、帯域制限手段の
出力を用いてバンドパス型ΔΣＡＤ変換手段の感度を調
整するＡＧＣ手段とを設けたので、帯域信号デシメーシ
ョン手段のハード規模や消費電力を大きくすることな
く、正確なＡＧＣ制御を行うことができるという効果が
得られる。
【００４７】また、受信機に、入力アナログ信号をディ
ジタル信号に変換するバンドパス型ΔΣＡＤ変換手段
と、前記バンドパス型ΔΣＡＤ変換手段の出力信号をデ
シメーションする帯域信号デシメーション手段と、前記
帯域信号デシメーション手段の出力信号の帯域制限を行
う帯域制限手段と、前記帯域制限手段の出力を用いて前
記バンドパス型ΔΣＡＤ変換手段の感度を調整するＡＧ
Ｃ手段と、前記帯域制限デシメーション手段の出力信号
を検波してベースバンドにおける同相ディジタル信号お
よび直交ディジタル信号を生成するディジタル直交検波
手段と、前記同相ディジタル信号および直交ディジタル
信号をデシメーションする低域信号デシメーション手段
とを設ける構成とした。このように構成したことによ
り、帯域信号デシメーション手段のハード規模や消費電
力を大きくすることなく、正確なＡＧＣ制御を行うこと
ができ、かつ乗算器やＲＯＭ等を使用しない簡単な構成
の直交検波手段を構成できるとともに、そのＬｏ信号の
精度が向上するという効果が得られる。
ジタル信号に変換するバンドパス型ΔΣＡＤ変換手段
と、前記バンドパス型ΔΣＡＤ変換手段の出力信号をデ
シメーションする帯域信号デシメーション手段と、前記
帯域信号デシメーション手段の出力信号の帯域制限を行
う帯域制限手段と、前記帯域制限手段の出力を用いて前
記バンドパス型ΔΣＡＤ変換手段の感度を調整するＡＧ
Ｃ手段と、前記帯域制限デシメーション手段の出力信号
を検波してベースバンドにおける同相ディジタル信号お
よび直交ディジタル信号を生成するディジタル直交検波
手段と、前記同相ディジタル信号および直交ディジタル
信号をデシメーションする低域信号デシメーション手段
とを設ける構成とした。このように構成したことによ
り、帯域信号デシメーション手段のハード規模や消費電
力を大きくすることなく、正確なＡＧＣ制御を行うこと
ができ、かつ乗算器やＲＯＭ等を使用しない簡単な構成
の直交検波手段を構成できるとともに、そのＬｏ信号の
精度が向上するという効果が得られる。
【図１】本発明に係るΔΣＡＤ変換手段の構成を示すブ
ロック図、
ロック図、
【図２】本発明を適用した受信機の回路構成を示すブロ
ック図、
ック図、
【図３】本発明の実施の形態におけるバンドパスフィル
タの構成例を示すブロック図、
タの構成例を示すブロック図、
【図４】従来のΔΣＡＤ変換器を用いた受信機のＡＤ変
換器以降の構成を示すブロック図、
換器以降の構成を示すブロック図、
【図５】デシメーションバンドパスフィルタの構成を示
すブロック図、
すブロック図、
【図６】図４においてＡＧＣ回路のモニタ点を変更した
場合の構成を示すブロック図である。
場合の構成を示すブロック図である。
１ バンドパス型ΔΣＡＤ変換手段、バンドパス型ΔΣ
ＡＤ変換器 ２ 帯域信号デシメーション手段、デシメーションバン
ドパスフィルタ ３ ＡＧＣ手段、ＡＧＣ回路 ４ 直交検波器 ５ 同相デシメーションローパスフィルタ ６ 直交デシメーションローパスフィルタ ７ レベル検出回路 ８ 帯域制限手段、バンドパスフィルタ
ＡＤ変換器 ２ 帯域信号デシメーション手段、デシメーションバン
ドパスフィルタ ３ ＡＧＣ手段、ＡＧＣ回路 ４ 直交検波器 ５ 同相デシメーションローパスフィルタ ６ 直交デシメーションローパスフィルタ ７ レベル検出回路 ８ 帯域制限手段、バンドパスフィルタ
Claims (4)
- 【請求項１】 入力アナログ信号をディジタル信号に変
換するバンドパス型ΔΣＡＤ変換手段と、前記バンドパ
ス型ΔΣＡＤ変換手段の出力信号をデシメーションする
帯域信号デシメーション手段と、前記帯域信号デシメー
ション手段の出力信号の帯域制限を行う帯域制限手段
と、前記帯域制限手段の出力を用いて前記バンドパス型
ΔΣＡＤ変換手段の感度を調整するＡＧＣ手段とを備え
ることを特徴とするΔΣＡＤ変換装置。 - 【請求項２】 前記帯域制限手段における入力信号周波
数とサンプリング周波数の比を１：４に設定したことを
特徴とする請求項１記載のΔΣＡＤ変換装置。 - 【請求項３】 入力アナログ信号をディジタル信号に変
換するバンドパス型ΔΣＡＤ変換手段と、前記バンドパ
ス型ΔΣＡＤ変換手段の出力信号をデシメーションする
帯域信号デシメーション手段と、前記帯域信号デシメー
ション手段の出力信号の帯域制限を行う帯域制限手段
と、前記帯域制限手段の出力を用いて前記バンドパス型
ΔΣＡＤ変換手段の感度を自動的調整するＡＧＣ手段
と、前記帯域信号デシメーション手段の出力信号を検波
してベースバンドにおける同相ディジタル信号および直
交ディジタル信号を生成するディジタル直交検波手段
と、前記同相ディジタル信号および直交ディジタル信号
をデシメーションする低域信号デシメーション手段とを
備えることを特徴とする受信装置。 - 【請求項４】 前記ディジタル直交検波手段における入
力信号周波数とサンプリング周波数の比を１：４に設定
したことを特徴とする請求項３記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2535499A JP2000224041A (ja) | 1999-02-02 | 1999-02-02 | Δσａｄ変換装置および受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2535499A JP2000224041A (ja) | 1999-02-02 | 1999-02-02 | Δσａｄ変換装置および受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224041A true JP2000224041A (ja) | 2000-08-11 |
Family
ID=12163531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2535499A Pending JP2000224041A (ja) | 1999-02-02 | 1999-02-02 | Δσａｄ変換装置および受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000224041A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076975A (ja) * | 2000-08-17 | 2002-03-15 | Samsung Electronics Co Ltd | デジタルダウンコンバータ、及び受信機 |
| JP2002247121A (ja) * | 2001-02-19 | 2002-08-30 | Mitsubishi Electric Corp | 自動利得制御装置および復調器 |
| WO2006103921A1 (ja) * | 2005-03-25 | 2006-10-05 | Pioneer Corporation | 無線受信装置 |
| JP2013162198A (ja) * | 2012-02-02 | 2013-08-19 | Hioki Ee Corp | 信号測定装置 |
-
1999
- 1999-02-02 JP JP2535499A patent/JP2000224041A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076975A (ja) * | 2000-08-17 | 2002-03-15 | Samsung Electronics Co Ltd | デジタルダウンコンバータ、及び受信機 |
| JP2002247121A (ja) * | 2001-02-19 | 2002-08-30 | Mitsubishi Electric Corp | 自動利得制御装置および復調器 |
| WO2006103921A1 (ja) * | 2005-03-25 | 2006-10-05 | Pioneer Corporation | 無線受信装置 |
| JPWO2006103921A1 (ja) * | 2005-03-25 | 2008-09-04 | パイオニア株式会社 | 無線受信装置 |
| JP4516116B2 (ja) * | 2005-03-25 | 2010-08-04 | パイオニア株式会社 | 無線受信装置 |
| JP2013162198A (ja) * | 2012-02-02 | 2013-08-19 | Hioki Ee Corp | 信号測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0887939B1 (en) | Method of sampling, downconverting, and digitizing a bandpass signal using a digital predictive coder | |
| US5619536A (en) | Digital superheterodyne receiver and baseband filter method used therein | |
| JP4213348B2 (ja) | 無線周波数のサンプリングを伴うデジタル受信 | |
| US6218972B1 (en) | Tunable bandpass sigma-delta digital receiver | |
| US8111180B2 (en) | Analog to digital conversion using irregular sampling | |
| US8953813B2 (en) | Reduced delay digital active noise cancellation | |
| US6177896B1 (en) | Oversampling digital/analog converter | |
| KR100706700B1 (ko) | 무선 수신기 | |
| JPH07183806A (ja) | バンドパス・シグマ−デルタ・アナログ−デジタル変換器（ａｄｃ）および変換方法並びにそれを用いた受信機 | |
| WO1994005087A1 (en) | A direct conversion receiver for multiple protocols | |
| EP1046233A1 (en) | Radio receiver | |
| KR100645249B1 (ko) | 프로그래머블 디지털 중간 주파수 송수신기 | |
| JP4836041B2 (ja) | Ｒｆ信号をサンプリングするための方法及び装置 | |
| US6683905B1 (en) | Dual-mode receiver | |
| US6927717B1 (en) | Buffered oversampling analog-to-digital converter with improved DC offset performance | |
| JP2004521568A (ja) | オーバーサンプリングされたデータを用いた端数間引きフィルタ | |
| JPH10190468A (ja) | デルタシグマ型ａ／ｄ変換器 | |
| JP2000224041A (ja) | Δσａｄ変換装置および受信装置 | |
| JP2918857B2 (ja) | デジタルセンターラインフィルタ | |
| US6696998B2 (en) | Apparatus for generating at least one digital output signal representative of an analog signal | |
| US7612696B2 (en) | Method and system for decimating a pulse width modulated (PWM) signal | |
| CN111683028A (zh) | 一种数字等报幅cw信号解调方法 | |
| JP3123941B2 (ja) | 直交信号復調用ベースバンド信号処理回路 | |
| US7671780B2 (en) | Method and device for processing an incident signal, in particular for frequency transposition | |
| JP2000092141A (ja) | レベル制御回路 |