JPH07183806A - バンドパス・シグマ−デルタ・アナログ−デジタル変換器(adc)および変換方法並びにそれを用いた受信機 - Google Patents
バンドパス・シグマ−デルタ・アナログ−デジタル変換器(adc)および変換方法並びにそれを用いた受信機Info
- Publication number
- JPH07183806A JPH07183806A JP6264423A JP26442394A JPH07183806A JP H07183806 A JPH07183806 A JP H07183806A JP 6264423 A JP6264423 A JP 6264423A JP 26442394 A JP26442394 A JP 26442394A JP H07183806 A JPH07183806 A JP H07183806A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- bandpass
- sigma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
- H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size
- H03M3/484—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size by adapting the gain of the feedback signal, e.g. by adapting the reference values of the digital/analogue converter in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】 素子の不整合に起因する利得・位相誤差およ
びオフセットを生じない、バンドパスΣΔ・アナログ−
デジタル変換器(ADC)および変換方法を提供する。 【構成】 バンドパスΣΔ・アナログ−デジタル変換器
(ADC)(10)は、第1(11)および第2(1
2)バンドパスΣΔ変調器と、それらのデジタル出力に
接続されるデジタル・フィルタ(13)とを含む。第1
および第2バンドパスΣΔ変調器(11、12)は、2
次のシングルおよび1次のマルチ・ビット変調方法であ
る。第1(11)および第2(12)変調器のフィード
バック経路の係数は、前記デジタル・フィルタの伝達関
数から得られる。一実施例では、周波数変調(FM)無
線機のようなシステム用の受信機(50)は、バンドパ
スΣΔADC(10)を用いて、中間周波数(IF)ア
ナログ信号をデジタル同相(I)および直交(Q)信号
に変換する。
びオフセットを生じない、バンドパスΣΔ・アナログ−
デジタル変換器(ADC)および変換方法を提供する。 【構成】 バンドパスΣΔ・アナログ−デジタル変換器
(ADC)(10)は、第1(11)および第2(1
2)バンドパスΣΔ変調器と、それらのデジタル出力に
接続されるデジタル・フィルタ(13)とを含む。第1
および第2バンドパスΣΔ変調器(11、12)は、2
次のシングルおよび1次のマルチ・ビット変調方法であ
る。第1(11)および第2(12)変調器のフィード
バック経路の係数は、前記デジタル・フィルタの伝達関
数から得られる。一実施例では、周波数変調(FM)無
線機のようなシステム用の受信機(50)は、バンドパ
スΣΔADC(10)を用いて、中間周波数(IF)ア
ナログ信号をデジタル同相(I)および直交(Q)信号
に変換する。
Description
【0001】
【産業上の利用分野】本発明は、一般的にアナログ−デ
ジタル変換器(ADC)に関し、更に特定すれば、シグ
マ−デルタ・アナログ−デジタル変換器に関するもので
ある。
ジタル変換器(ADC)に関し、更に特定すれば、シグ
マ−デルタ・アナログ−デジタル変換器に関するもので
ある。
【0002】
【従来の技術】アナログ−デジタル変換器(ADC)を
実現するには、オープン・ループ技法とフィードバック
技法という、2つの基本的な技術がある。オープン・ル
ープ変換器は、入力電圧の印加時に直接デジタル・コー
ドを発生するもので、通常非同期で動作する。フィード
バック変換器は入力信号から一連のデジタル・コードを
発生し、これらのデジタル・コードをアナログ信号に再
変換するものである。
実現するには、オープン・ループ技法とフィードバック
技法という、2つの基本的な技術がある。オープン・ル
ープ変換器は、入力電圧の印加時に直接デジタル・コー
ドを発生するもので、通常非同期で動作する。フィード
バック変換器は入力信号から一連のデジタル・コードを
発生し、これらのデジタル・コードをアナログ信号に再
変換するものである。
【0003】シグマ−デルタADCはフィードバック技
術を用いており、1960年代初期から業界では知られ
ている。シグマ−デルタ技術は、オープン・ループ変換
器において用いられる抵抗器やコンデンサのようなチッ
プ上の構成物を整合させる代わりに、正確なタイミング
によって高解像度を達成しているので魅力がある。した
がって、シグマ−デルタ技術は、多くの集積回路の応用
に選択される技術である。
術を用いており、1960年代初期から業界では知られ
ている。シグマ−デルタ技術は、オープン・ループ変換
器において用いられる抵抗器やコンデンサのようなチッ
プ上の構成物を整合させる代わりに、正確なタイミング
によって高解像度を達成しているので魅力がある。した
がって、シグマ−デルタ技術は、多くの集積回路の応用
に選択される技術である。
【0004】基本的なシグマ−デルタADCは、アナロ
グ入力信号を受け取り、このアナログ入力信号からフィ
ードバック信号を減算して誤差信号を発生する。この誤
差信号を低域通過フィルタによって処理し、次に量子化
することによって、デジタル出力信号を形成する。フィ
ードバック・デジタル−アナログ変換器(DAC)は、
デジタル出力信号をアナログ形式に変換した後に、フィ
ードバック信号を発生する。フィードバックDACの他
に、基本的なシグマ−デルタACDは、演算増幅器、比
較器、および切り換え式コンデンサ・フィルタ(switche
d capacitor filter)等のような従来のアナログ素子を
用いて実現することもできる。基本的なシグマ−デルタ
ADCは、集積回路のクロック速度によってアナログ入
力信号を高いレートでオーバサンプルすることができる
ので、通常高解像度を得ることができる。また、基本的
なシグマ−デルタADCは、帯域外量子化ノイズ(quant
ization noise out-of-band)を低域通過フィルタによっ
て整形して、従来のフィルタ処理技術で十分に減衰でき
るようにするため、高い信号対ノイズ比(SNR)を有
する。
グ入力信号を受け取り、このアナログ入力信号からフィ
ードバック信号を減算して誤差信号を発生する。この誤
差信号を低域通過フィルタによって処理し、次に量子化
することによって、デジタル出力信号を形成する。フィ
ードバック・デジタル−アナログ変換器(DAC)は、
デジタル出力信号をアナログ形式に変換した後に、フィ
ードバック信号を発生する。フィードバックDACの他
に、基本的なシグマ−デルタACDは、演算増幅器、比
較器、および切り換え式コンデンサ・フィルタ(switche
d capacitor filter)等のような従来のアナログ素子を
用いて実現することもできる。基本的なシグマ−デルタ
ADCは、集積回路のクロック速度によってアナログ入
力信号を高いレートでオーバサンプルすることができる
ので、通常高解像度を得ることができる。また、基本的
なシグマ−デルタADCは、帯域外量子化ノイズ(quant
ization noise out-of-band)を低域通過フィルタによっ
て整形して、従来のフィルタ処理技術で十分に減衰でき
るようにするため、高い信号対ノイズ比(SNR)を有
する。
【0005】基本的なシグマ−デルタADCは、従来の
集積回路プロセスで容易に実現できると共に一般的に高
い性能を有するが、用途によっては未だに理想的ではな
い場合もある。例えば、周波数変調(FM)無線受信機
は、無線周波数(RF)信号を受信し、このRF信号を
混合して中間周波数(IF)に低下させ、更にIF信号
をベースバンドに混合して、同相(I)および直交
(Q)信号を発生し、これらIおよびQベースバンド信
号を処理する。デジタルFM受信機はADCを用いてI
Fアナログ信号をデジタル形式に変換し、さらにデジタ
ル信号処理を行うことができる。
集積回路プロセスで容易に実現できると共に一般的に高
い性能を有するが、用途によっては未だに理想的ではな
い場合もある。例えば、周波数変調(FM)無線受信機
は、無線周波数(RF)信号を受信し、このRF信号を
混合して中間周波数(IF)に低下させ、更にIF信号
をベースバンドに混合して、同相(I)および直交
(Q)信号を発生し、これらIおよびQベースバンド信
号を処理する。デジタルFM受信機はADCを用いてI
Fアナログ信号をデジタル形式に変換し、さらにデジタ
ル信号処理を行うことができる。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
基本的なシグマ−デルタADCを用いたFM受信機には
問題がある。アナログ入力信号の周波数帯域は、IF中
心周波数(10.6875メガヘルツ(MHz)に対し
て、相対的に狭い(娯楽用FMラジオでは300キロヘ
ルツ(kHz)。一方、IF中心周波数は、サンプリン
グ周波数と比較すると、相対的に大きい。したがって、
結果的に得られるオーバサンプリング・レートは、十分
な解像度を持ったデジタル信号を発生するには不十分と
なる可能性がある。これらの問題を克服する1つの技術
は、2つの基本的なシグマ−デルタADCを、位相を外
してサンプルされた入力と共に用いることである。しか
しながら、このような受信機のADCは、低域フィルタ
内における素子の不整合に起因する、利得および位相誤
差およびオフセットを生じる。したがって、必要とされ
ているのは、FM無線受信機等の用途のために改善され
たシグマ−デルタADCである。
基本的なシグマ−デルタADCを用いたFM受信機には
問題がある。アナログ入力信号の周波数帯域は、IF中
心周波数(10.6875メガヘルツ(MHz)に対し
て、相対的に狭い(娯楽用FMラジオでは300キロヘ
ルツ(kHz)。一方、IF中心周波数は、サンプリン
グ周波数と比較すると、相対的に大きい。したがって、
結果的に得られるオーバサンプリング・レートは、十分
な解像度を持ったデジタル信号を発生するには不十分と
なる可能性がある。これらの問題を克服する1つの技術
は、2つの基本的なシグマ−デルタADCを、位相を外
してサンプルされた入力と共に用いることである。しか
しながら、このような受信機のADCは、低域フィルタ
内における素子の不整合に起因する、利得および位相誤
差およびオフセットを生じる。したがって、必要とされ
ているのは、FM無線受信機等の用途のために改善され
たシグマ−デルタADCである。
【0007】
【課題を解決するための手段】したがって、本発明は、
一形態において、第1および第2バンドパス・シグマ−
デルタ変調器とデジタル・フィルタとを含む、バンドパ
ス・シグマ−デルタ・アナログ−デジタル変換器(AD
C)を提供する。前記第1バンドパス・シグマ−デルタ
変調器は、受信アナログ信号を、中間アナログ信号およ
び第1デジタル信号に変換する。前記第2バンドパス・
シグマ−デルタ変調器は、前記第1バンドパス・シグマ
−デルタ変調器に、動作可能に結合される。この第2バ
ンドパス・シグマ−デルタ変調器は、前記中間アナログ
信号を、第2デジタル信号に変換する。前記デジタルフ
ィルタは、第1バンドパス・シグマ−デルタ変調器およ
び第2バンドパス・シグマ−デルタ変調器に、動作可能
に結合される。このデジタルフィルタは、前記第1デジ
タル信号および第2デジタル信号を、デジタル出力信号
に変換する。
一形態において、第1および第2バンドパス・シグマ−
デルタ変調器とデジタル・フィルタとを含む、バンドパ
ス・シグマ−デルタ・アナログ−デジタル変換器(AD
C)を提供する。前記第1バンドパス・シグマ−デルタ
変調器は、受信アナログ信号を、中間アナログ信号およ
び第1デジタル信号に変換する。前記第2バンドパス・
シグマ−デルタ変調器は、前記第1バンドパス・シグマ
−デルタ変調器に、動作可能に結合される。この第2バ
ンドパス・シグマ−デルタ変調器は、前記中間アナログ
信号を、第2デジタル信号に変換する。前記デジタルフ
ィルタは、第1バンドパス・シグマ−デルタ変調器およ
び第2バンドパス・シグマ−デルタ変調器に、動作可能
に結合される。このデジタルフィルタは、前記第1デジ
タル信号および第2デジタル信号を、デジタル出力信号
に変換する。
【0008】別の形態では、本発明は、バンドパス・シ
グマ−デルタADC、デジタル直交混合器、減縮デジタ
ル・フィルタ(olecimating digital filter)、およびデ
ジタル信号プロセッサから成る受信機を提供する。前記
バンドパス・シグマ−デルタADCは、第1および第2
バンドパス・シグマ−デルタ変調器とデジタル・フィル
タとを含む。前記第1バンドパス・シグマ−デルタ変調
器は、受信アナログ信号を中間アナログ信号および第1
デジタル信号に変換する。前記第2バンドパス・シグマ
−デルタ変調器は、前記第1バンドパス・シグマ−デル
タ変調器に、動作可能に結合される。前記第2バンドパ
ス・シグマ−デルタ変調器は、中間アナログ信号を第2
デジタル信号に変換する。前記デジタル・フィルタは、
前記第1バンドパス・シグマ−デルタ変調器および第2
バンドパス・シグマ−デルタ変調器に、動作可能に結合
される。前記デジタル・フィルタは、第1デジタル信号
および第2デジタル信号を、デジタル出力信号に変換す
る。前記デジタル直交混合器は、前記デジタル出力信号
を複数のデジタル直交信号と混合し、ベースバンドの直
交デジタル信号と、ベースバンドの同相デジタル信号と
を生成する。前記減縮デジタル・フィルタは、直角デジ
タル信号と同相デジタル信号とをデシメート(decimate)
し、減縮直交デジタル信号と減縮同相デジタル信号とを
生成する。前記デジタル信号プロセッサは、これら減縮
直交デジタル信号と減縮同相デジタル信号とを処理し、
ベースバンド・アナログ信号を生成する。
グマ−デルタADC、デジタル直交混合器、減縮デジタ
ル・フィルタ(olecimating digital filter)、およびデ
ジタル信号プロセッサから成る受信機を提供する。前記
バンドパス・シグマ−デルタADCは、第1および第2
バンドパス・シグマ−デルタ変調器とデジタル・フィル
タとを含む。前記第1バンドパス・シグマ−デルタ変調
器は、受信アナログ信号を中間アナログ信号および第1
デジタル信号に変換する。前記第2バンドパス・シグマ
−デルタ変調器は、前記第1バンドパス・シグマ−デル
タ変調器に、動作可能に結合される。前記第2バンドパ
ス・シグマ−デルタ変調器は、中間アナログ信号を第2
デジタル信号に変換する。前記デジタル・フィルタは、
前記第1バンドパス・シグマ−デルタ変調器および第2
バンドパス・シグマ−デルタ変調器に、動作可能に結合
される。前記デジタル・フィルタは、第1デジタル信号
および第2デジタル信号を、デジタル出力信号に変換す
る。前記デジタル直交混合器は、前記デジタル出力信号
を複数のデジタル直交信号と混合し、ベースバンドの直
交デジタル信号と、ベースバンドの同相デジタル信号と
を生成する。前記減縮デジタル・フィルタは、直角デジ
タル信号と同相デジタル信号とをデシメート(decimate)
し、減縮直交デジタル信号と減縮同相デジタル信号とを
生成する。前記デジタル信号プロセッサは、これら減縮
直交デジタル信号と減縮同相デジタル信号とを処理し、
ベースバンド・アナログ信号を生成する。
【0009】更に別の形状では、本発明は、アナログ信
号からデジタル信号に変換する方法を提供する。アナロ
グ入力信号が入力され、このアナログ入力信号の所定の
第1分数値分(fraction)が、第1フィードバック信号の
所定の第1分数値分と加算され、第1誤差信号を生成す
る。この第1誤差信号にバンドパス・フィルタ処理を行
い、第1中間アナログ信号を発生する。第1中間アナロ
グ信号を量子化して、第1デジタル信号を発生する。第
1デジタル信号にデジタル−アナログ変換を行い、第1
フィードバック信号を発生する。前記第1中間アナログ
信号の所定の第2部分数値分を、第2フィードバック信
号の所定の第2部分数値分と加算して、第2誤差信号を
発生する。前記第2誤差信号にバンドパス・フィルタ処
理を行い、第2中間アナログ信号を発生する。第2中間
アナログ信号を量子化して、第2デジタル信号を発生す
る。第2デジタル信号にデジタル−アナログ変換を行
い、第2フィードバック信号を発生する。前記第1およ
び第2デジタル信号を濾波し、第1および第2濾波信号
をそれぞれ発生する。これら第1および第2濾波信号を
加算し、デジタル出力信号を発生する。
号からデジタル信号に変換する方法を提供する。アナロ
グ入力信号が入力され、このアナログ入力信号の所定の
第1分数値分(fraction)が、第1フィードバック信号の
所定の第1分数値分と加算され、第1誤差信号を生成す
る。この第1誤差信号にバンドパス・フィルタ処理を行
い、第1中間アナログ信号を発生する。第1中間アナロ
グ信号を量子化して、第1デジタル信号を発生する。第
1デジタル信号にデジタル−アナログ変換を行い、第1
フィードバック信号を発生する。前記第1中間アナログ
信号の所定の第2部分数値分を、第2フィードバック信
号の所定の第2部分数値分と加算して、第2誤差信号を
発生する。前記第2誤差信号にバンドパス・フィルタ処
理を行い、第2中間アナログ信号を発生する。第2中間
アナログ信号を量子化して、第2デジタル信号を発生す
る。第2デジタル信号にデジタル−アナログ変換を行
い、第2フィードバック信号を発生する。前記第1およ
び第2デジタル信号を濾波し、第1および第2濾波信号
をそれぞれ発生する。これら第1および第2濾波信号を
加算し、デジタル出力信号を発生する。
【0010】これらおよびその他の特徴および利点は、
添付図面に関連して記載された以下の詳細な説明から、
より明確に理解されよう。
添付図面に関連して記載された以下の詳細な説明から、
より明確に理解されよう。
【0011】
【実施例】総じて言えば、本発明は、バンドパス・シグ
マ−デルタ(SD)アナログ−デジタル変換器(AD
C)、関連する方法、およびこのようなADCを用いた
受信機に関するものである。本発明によるADCは、第
1および第2シグマ−デルタ変調器を有する。これらシ
グマ−デルタ変調器は、各フィードバック・ループ内に
各々少なくとも1つのバンドパス・フィルタ有してお
り、量子化ノイズを効果的に整形し、帯域外では比較的
高くそして帯域内では比較的低くなるようにする。第2
変調器は、その入力を第1変調器のアナログ出力から受
ける。デジタル・フィルタが、2つの変調器からのデジ
タル出力を再結合して、最終的なデジタル出力信号を形
成する。このデジタル・フィルタは、コース(course)シ
ングル・ビット量子化器を有する第1変調器からの量子
化ノイズを打ち消す。第2変調器は、マルチ・ビット量
子化装置を有し、これが一般的にその出力信号に非線形
性を生ずる原因となる。しかしながら、第1変調器はノ
イズ整形機能を有し、これが第2変調器内のマルチ・ビ
ット量子化器に関連する非線形性を弱める。このような
ADCは、2つの帯域変調器を従続接続し、シングル・
ループ構造に伴う安定性の問題を生じることなく、高次
のノイズ整形を可能とする。また、第1変調器は二次ノ
イズ整形機能を有しているので、第2マルチ・ビット変
調器は、フィードバック・デジタル−アナログ変換器
(DAC)に、程度の高いな線形性を必要としない。加
えて、このADCは、デジタル再結合フィルタがシフト
および加算の単純な機能となり最少量の回路で実現でき
るように、変調器の係数を選択することができるもので
ある。
マ−デルタ(SD)アナログ−デジタル変換器(AD
C)、関連する方法、およびこのようなADCを用いた
受信機に関するものである。本発明によるADCは、第
1および第2シグマ−デルタ変調器を有する。これらシ
グマ−デルタ変調器は、各フィードバック・ループ内に
各々少なくとも1つのバンドパス・フィルタ有してお
り、量子化ノイズを効果的に整形し、帯域外では比較的
高くそして帯域内では比較的低くなるようにする。第2
変調器は、その入力を第1変調器のアナログ出力から受
ける。デジタル・フィルタが、2つの変調器からのデジ
タル出力を再結合して、最終的なデジタル出力信号を形
成する。このデジタル・フィルタは、コース(course)シ
ングル・ビット量子化器を有する第1変調器からの量子
化ノイズを打ち消す。第2変調器は、マルチ・ビット量
子化装置を有し、これが一般的にその出力信号に非線形
性を生ずる原因となる。しかしながら、第1変調器はノ
イズ整形機能を有し、これが第2変調器内のマルチ・ビ
ット量子化器に関連する非線形性を弱める。このような
ADCは、2つの帯域変調器を従続接続し、シングル・
ループ構造に伴う安定性の問題を生じることなく、高次
のノイズ整形を可能とする。また、第1変調器は二次ノ
イズ整形機能を有しているので、第2マルチ・ビット変
調器は、フィードバック・デジタル−アナログ変換器
(DAC)に、程度の高いな線形性を必要としない。加
えて、このADCは、デジタル再結合フィルタがシフト
および加算の単純な機能となり最少量の回路で実現でき
るように、変調器の係数を選択することができるもので
ある。
【0012】本発明は、図1および図2を参照すること
により、よりよく理解することができよう。図1は、本
発明によるバンドパス・シグマ−デルタ・アナログ−デ
ジタル変換器(ADC)10を、部分ブロック図および
部分論理図で示すものである。ADC10は、全体とし
て、第1バンドパス・シグマ−デルタ変調器11、第2
バンドパス・シグマ−デルタ変調器12、およびデジタ
ル・フィルタ13から成る。第1バンドパス・シグマ−
デルタ変調器11はアナログ信号14を受け取り、アナ
ログ信号14を中間アナログ信号15および第1デジタ
ル信号16に変換する。第2バンドパス・シグマ−デル
タ変調器12は中間アナログ信号15を受け取り、この
中間アナログ信号15を第2デジタル信号17に変換す
る。デジタル・フィルタ13は、第1デジタル信号16
および第2デジタル信号17を、デジタル出力信号18
に変換する。
により、よりよく理解することができよう。図1は、本
発明によるバンドパス・シグマ−デルタ・アナログ−デ
ジタル変換器(ADC)10を、部分ブロック図および
部分論理図で示すものである。ADC10は、全体とし
て、第1バンドパス・シグマ−デルタ変調器11、第2
バンドパス・シグマ−デルタ変調器12、およびデジタ
ル・フィルタ13から成る。第1バンドパス・シグマ−
デルタ変調器11はアナログ信号14を受け取り、アナ
ログ信号14を中間アナログ信号15および第1デジタ
ル信号16に変換する。第2バンドパス・シグマ−デル
タ変調器12は中間アナログ信号15を受け取り、この
中間アナログ信号15を第2デジタル信号17に変換す
る。デジタル・フィルタ13は、第1デジタル信号16
および第2デジタル信号17を、デジタル出力信号18
に変換する。
【0013】第1バンドパス・シグマ−デルタ変調器1
1は、アナログ信号14を係数バッファ19に受け取る
ことにより、アナログ信号14を中間アナログ信号15
および第1デジタル信号16に変換する。第2係数バッ
ファ28が、変調器11のデジタル−アナログ変換器
(DAC)27の出力を受け取る。第1加算器21が、
係数バッファ19の出力を係数バッファ28の出力と結
合する。第1バンドパス・フィルタ22が、加算器21
の出力を受け取る。バンドパス・フィルタ22は、理想
的には、図1に描かれているように、以下の伝達関数
(z-1/(1+z-2))で記述される、無限特性(infinit
e-quality)(Q)二次のバンドパス・フィルタである。
1は、アナログ信号14を係数バッファ19に受け取る
ことにより、アナログ信号14を中間アナログ信号15
および第1デジタル信号16に変換する。第2係数バッ
ファ28が、変調器11のデジタル−アナログ変換器
(DAC)27の出力を受け取る。第1加算器21が、
係数バッファ19の出力を係数バッファ28の出力と結
合する。第1バンドパス・フィルタ22が、加算器21
の出力を受け取る。バンドパス・フィルタ22は、理想
的には、図1に描かれているように、以下の伝達関数
(z-1/(1+z-2))で記述される、無限特性(infinit
e-quality)(Q)二次のバンドパス・フィルタである。
【0014】バンドパス・フィルタ22の中央周波数
は、変調器11のサンプル周波数の正確に1/4であ
る。係数バッファ23は、バンドパス・フィルタ22の
出力を受け取り、第2加算器24の入力にその出力を供
給する。加算器24の第2入力は、係数バッファ32か
らの出力を受け取る。第2バンドパス・フィルタ25
は、第1帯域フィルタ22と同じ伝達関数を有するもの
であり、第2加算器24の出力を受け取り、中間アナロ
グ信号15を発生するための出力を有する。第1量子化
器26は、第2バンドパス・フィルタ25の出力を受け
る入力と、第1デジタル信号16を発生する出力とを有
する。第1デジタル信号16は変調器11のデジタル出
力である。量子化器26は、2つの量子化レベルを有す
るシングル・ビット量子化器である。DAC27は、量
子化器26の出力を受ける入力と、係数バッファ28に
入力を供給する出力とを有する。第1遅延素子29は、
量子化器26の出力を受ける入力を有する。第2DAC
31は、遅延素子29の出力を受ける入力を有する。D
AC27および31の双方は、量子化器26と同一解像
度(resolution)、即ち1ビットの解像度を有する。係数
バッファ32はDAC31の出力を受ける入力と、第2
加算器24によって加算される出力とを有する。
は、変調器11のサンプル周波数の正確に1/4であ
る。係数バッファ23は、バンドパス・フィルタ22の
出力を受け取り、第2加算器24の入力にその出力を供
給する。加算器24の第2入力は、係数バッファ32か
らの出力を受け取る。第2バンドパス・フィルタ25
は、第1帯域フィルタ22と同じ伝達関数を有するもの
であり、第2加算器24の出力を受け取り、中間アナロ
グ信号15を発生するための出力を有する。第1量子化
器26は、第2バンドパス・フィルタ25の出力を受け
る入力と、第1デジタル信号16を発生する出力とを有
する。第1デジタル信号16は変調器11のデジタル出
力である。量子化器26は、2つの量子化レベルを有す
るシングル・ビット量子化器である。DAC27は、量
子化器26の出力を受ける入力と、係数バッファ28に
入力を供給する出力とを有する。第1遅延素子29は、
量子化器26の出力を受ける入力を有する。第2DAC
31は、遅延素子29の出力を受ける入力を有する。D
AC27および31の双方は、量子化器26と同一解像
度(resolution)、即ち1ビットの解像度を有する。係数
バッファ32はDAC31の出力を受ける入力と、第2
加算器24によって加算される出力とを有する。
【0015】第2バンドパス・シグマ−デルタ変調器1
2は、中間アナログ信号15を第2デジタル信号17に
変換すると共に、係数バッファ33の入力にある中間ア
ナログ信号15を受け取る。第3加算器34は、係数バ
ッファ33の出力および係数バッファ41の出力を受け
る入力と、第3帯域フィルタ36に入力を供給する出力
とを有する。バンドパス・フィルタ36は、帯域フィル
タ22,26と同一の伝達関数を有する。第2量子化器
37は、バンドパス・フィルタ36の出力を受ける入力
を有し、それをデジタル形式に変換し、その出力にデジ
タル信号17として発生する。遅延素子38は、量子化
器37の出力を受ける入力と、出力とを有する。DAC
39は、遅延素子38の出力を受ける入力と、出力とを
有する。係数バッファ41は、DAC39の出力を受け
る入力と、加算器34によって加算される出力とを有す
る。
2は、中間アナログ信号15を第2デジタル信号17に
変換すると共に、係数バッファ33の入力にある中間ア
ナログ信号15を受け取る。第3加算器34は、係数バ
ッファ33の出力および係数バッファ41の出力を受け
る入力と、第3帯域フィルタ36に入力を供給する出力
とを有する。バンドパス・フィルタ36は、帯域フィル
タ22,26と同一の伝達関数を有する。第2量子化器
37は、バンドパス・フィルタ36の出力を受ける入力
を有し、それをデジタル形式に変換し、その出力にデジ
タル信号17として発生する。遅延素子38は、量子化
器37の出力を受ける入力と、出力とを有する。DAC
39は、遅延素子38の出力を受ける入力と、出力とを
有する。係数バッファ41は、DAC39の出力を受け
る入力と、加算器34によって加算される出力とを有す
る。
【0016】デジタル・フィルタ13は、第1シグマ−
デルタ変調器11からのデジタル信号16と、第2シグ
マ−デルタ変調器12の出力とを受け取り、全体的なア
ナログ−デジタル変換出力信号としての最終出力信号1
8を発生する。第1デジタル・フィルタ部42は、第1
デジタル信号16を受け、第1バンドパス・シグマ−デ
ルタ変調器11のアナログ伝達関数に関連するが等しい
ものではないフィルタ機能を実行する。第1デジタル・
フィルタ部42は、次の式で表される伝達関数H1
(z)を有する。
デルタ変調器11からのデジタル信号16と、第2シグ
マ−デルタ変調器12の出力とを受け取り、全体的なア
ナログ−デジタル変換出力信号としての最終出力信号1
8を発生する。第1デジタル・フィルタ部42は、第1
デジタル信号16を受け、第1バンドパス・シグマ−デ
ルタ変調器11のアナログ伝達関数に関連するが等しい
ものではないフィルタ機能を実行する。第1デジタル・
フィルタ部42は、次の式で表される伝達関数H1
(z)を有する。
【0017】 H1(z)=−0.375z-3 −0.25z-5
【0018】 第2フィルタ部43は、第2デジタル信
号17を受け、第2バンドパス・シグマ−デルタ変調器
12のアナログ伝達関数に関連するが等しいものではな
いフィルタ機能を実行する。第2フィルタ部43は、次
の式で表される伝達関数H2(z)を有する。
号17を受け、第2バンドパス・シグマ−デルタ変調器
12のアナログ伝達関数に関連するが等しいものではな
いフィルタ機能を実行する。第2フィルタ部43は、次
の式で表される伝達関数H2(z)を有する。
【0019】H-2(z)=(1+z-2)2
【0020】加算器44は、第1フィルタ部42および
第2フィルタ部43からの出力を受け取る入力を有する
と共に、デジタル出力信号18を発生する出力を有す
る。デジタル出力信号18は、デシメーション(decimat
ion)前のADC10の出力全体を表わす。
第2フィルタ部43からの出力を受け取る入力を有する
と共に、デジタル出力信号18を発生する出力を有す
る。デジタル出力信号18は、デシメーション(decimat
ion)前のADC10の出力全体を表わす。
【0021】より高い周波数を中心とした狭帯域の信号
を変換するためには、ローパス・シグマ−デルタ変調器
(フィードバック・ループ内側に低域フィルタを有する
もの)が不十分であるのは、想定される帯域の限界まで
の全信号を変換するためである。ローパス変調器の全体
的な性能は、変調器の次数、量子化器内のビット数、お
よびオーバサンプリング・レート(OSR)の関数であ
る。OSRは、変調器のサンプル・レートの、対象信号
の帯域幅に対する比率である。入力信号の中心周波数が
非常に高い一方、対象の帯域幅が狭い場合、低域変調器
のOSRは非常に小さくなるので、全体の性能を制限す
ることになる。
を変換するためには、ローパス・シグマ−デルタ変調器
(フィードバック・ループ内側に低域フィルタを有する
もの)が不十分であるのは、想定される帯域の限界まで
の全信号を変換するためである。ローパス変調器の全体
的な性能は、変調器の次数、量子化器内のビット数、お
よびオーバサンプリング・レート(OSR)の関数であ
る。OSRは、変調器のサンプル・レートの、対象信号
の帯域幅に対する比率である。入力信号の中心周波数が
非常に高い一方、対象の帯域幅が狭い場合、低域変調器
のOSRは非常に小さくなるので、全体の性能を制限す
ることになる。
【0022】一方、バンドパスADC10は、OSRが
信号の中心周波数には関わらず対象帯域幅に対する変調
器のサンプル・レートの比率であることを除いて、上述
の特性の関数で表わされる動作を行う。狭帯域信号に対
して、この特性は大幅に高いOSRをもたらすので、解
像度が大幅に高くなる。
信号の中心周波数には関わらず対象帯域幅に対する変調
器のサンプル・レートの比率であることを除いて、上述
の特性の関数で表わされる動作を行う。狭帯域信号に対
して、この特性は大幅に高いOSRをもたらすので、解
像度が大幅に高くなる。
【0023】バンドパス・ADC10は、変調器11,
12を直列に接続することによって、アナログ入力信号
14をデジタル出力信号18に変換する。これによっ
て、2より高い次数のシングル・ループ構造に関連する
不安定性の問題を生ずることなく、高次のノイズ整形を
可能とする。フィルタ機能が全て1つのフィードバック
・ループに組み込まれる、シングル・ループ構造に伴な
う安定性の問題は公知であり、このような構造は入力信
号の振幅が大きい程不安定になる。
12を直列に接続することによって、アナログ入力信号
14をデジタル出力信号18に変換する。これによっ
て、2より高い次数のシングル・ループ構造に関連する
不安定性の問題を生ずることなく、高次のノイズ整形を
可能とする。フィルタ機能が全て1つのフィードバック
・ループに組み込まれる、シングル・ループ構造に伴な
う安定性の問題は公知であり、このような構造は入力信
号の振幅が大きい程不安定になる。
【0024】バンドパス・ADC10では、それ自体の
後部にマルチ・ビット量子化器を用いることができる。
変調器12の量子化器37は4ビット量子化器であり、
DAC39は4ビットDACである。典型的に、シング
ル・ループ構造を有する非線型変調器では、フィードバ
ックDACに固有の非線型性のために、マルチ・ビット
・アーキテクチャの使用が妨げられることがある。しか
しながら、バンドパス・ADC10では、変調器12内
のフィードバックDAC39のいかなる非線型性でも、
変調器11が減衰させる。他の実施例では、1つ以上の
変調器を更に直列に接続することができ、これらの変調
器もマルチ・ビット変調器12の非線型性を減衰させる
のに役立つものである。
後部にマルチ・ビット量子化器を用いることができる。
変調器12の量子化器37は4ビット量子化器であり、
DAC39は4ビットDACである。典型的に、シング
ル・ループ構造を有する非線型変調器では、フィードバ
ックDACに固有の非線型性のために、マルチ・ビット
・アーキテクチャの使用が妨げられることがある。しか
しながら、バンドパス・ADC10では、変調器12内
のフィードバックDAC39のいかなる非線型性でも、
変調器11が減衰させる。他の実施例では、1つ以上の
変調器を更に直列に接続することができ、これらの変調
器もマルチ・ビット変調器12の非線型性を減衰させる
のに役立つものである。
【0025】変調器のサンプル周波数の1/4に等しい
中心周波数を有するバンドパス・フィルタを備えた変調
器を用いることによって、バンドパス・ADC10は、
デシメーションおよび混合のような、後続の信号処理に
おいて、別の利益を得ることができる。デジタル出力信
号18を混合してベースバンドに落とすために、後続の
混合器(図1には示されていない)は、正弦波関数のデ
ジタル表現として、単純な0,1,1,−1を用いても
よい。こうすれば、乗算器は不要となり、デジタル出力
信号18をゼロ化して(zeroed)、変更せずに通過させ
る、またはその符号を変えるだけでよい。
中心周波数を有するバンドパス・フィルタを備えた変調
器を用いることによって、バンドパス・ADC10は、
デシメーションおよび混合のような、後続の信号処理に
おいて、別の利益を得ることができる。デジタル出力信
号18を混合してベースバンドに落とすために、後続の
混合器(図1には示されていない)は、正弦波関数のデ
ジタル表現として、単純な0,1,1,−1を用いても
よい。こうすれば、乗算器は不要となり、デジタル出力
信号18をゼロ化して(zeroed)、変更せずに通過させ
る、またはその符号を変えるだけでよい。
【0026】図示の実施例では、加算器21,24,3
4、係数バッファ19,23,28,32,33,4
1、バンドパス・フィルタ22,25,36、量子化器
26,37、およびDAC27,31,39は全て、従
来のアナログ回路を用いて構成される。遅延素子29,
38、フィルタ部42,43、および加算器44は全
て、従来のデジタル回路を用いて構成される。係数バッ
ファ19,28は各々1/2の重みを有し、係数バッフ
ァ33,32は各々1/4の重みを有し、係数バッファ
33,41は各々1の重みを有する。加算器21,2
4,34は、その第2入力がフィードバック・ループに
おける他の素子によって180°位相が外れているの
で、それらの入力端子は両方とも正である。
4、係数バッファ19,23,28,32,33,4
1、バンドパス・フィルタ22,25,36、量子化器
26,37、およびDAC27,31,39は全て、従
来のアナログ回路を用いて構成される。遅延素子29,
38、フィルタ部42,43、および加算器44は全
て、従来のデジタル回路を用いて構成される。係数バッ
ファ19,28は各々1/2の重みを有し、係数バッフ
ァ33,32は各々1/4の重みを有し、係数バッファ
33,41は各々1の重みを有する。加算器21,2
4,34は、その第2入力がフィードバック・ループに
おける他の素子によって180°位相が外れているの
で、それらの入力端子は両方とも正である。
【0027】図2は、本発明による図1のバンドパス・
シグマ−デルタADC10を用いた受信機50を、部分
ブロック図および部分論理図で示すものである。受信機
50は、そのフロント・エンドにバンドパス・シグマ−
デルタADC10を含み、変調アナログ信号51を受け
取る。バンドパス・シグマ−デルタ変換器10は、変調
アナログ信号51を、図1を参照して先に論じたよう
に、デジタル出力信号に変換する。デジタル直交混合器
53は、第1混合器54と第2混合器56とを含み、バ
ンドパス・シグマ−デルタADC10からのデジタル出
力信号を受け取る。2つの混合器54,56は、それぞ
れバンドパス・シグマ−デルタ変調器10と同じサンプ
ル・レートで、デジタル正弦および余弦混合(sine and
cosine mixing)を行う。信号情報は、混合器54,56
のサンプル・レートの1/4を中心とするので、混合機
能は符号の変換,ゼロとの乗算または不変にするのみで
よい。混合器54,56は各々デジタル出力信号の中心
周波数をベースバンド(あるいは「DC」で示される)
にシフトし、ADC10の出力の同相および直交成分(v
ersion)を生成する。既に情報はベースバンドにあるの
で、ワード・レートを減らしワード長を延ばすデシメー
ション過程は、大幅に簡単になる。デシメーション過程
中、同相および直交信号を漉波し、アリアス成分(alias
ed components)によるベースバンド内での性能低下を防
止しなければならない。このため、受信機50はデシメ
ーティング・デジタル・フィルタ57を含むが、これは
ローパス・フィルタであり、バンドパス・デシメーショ
ン・フィルタより構成が簡単でしかも効率が高い。デシ
メーティング・デジタル・フィルタ57は、混合器54
の出力を受けそれに応答して同相デジタル信号61を発
生する第1部58と、混合器56の出力を受けそれに応
答して直交デジタル信号62を発生する第2部59とを
有する。デジタル信号プロセッサ(DSP)63は同相
デジタル信号61および直交デジタル信号62を受信し
て復調し、それに応答してベースバンド・アナログ信号
64を発生する。
シグマ−デルタADC10を用いた受信機50を、部分
ブロック図および部分論理図で示すものである。受信機
50は、そのフロント・エンドにバンドパス・シグマ−
デルタADC10を含み、変調アナログ信号51を受け
取る。バンドパス・シグマ−デルタ変換器10は、変調
アナログ信号51を、図1を参照して先に論じたよう
に、デジタル出力信号に変換する。デジタル直交混合器
53は、第1混合器54と第2混合器56とを含み、バ
ンドパス・シグマ−デルタADC10からのデジタル出
力信号を受け取る。2つの混合器54,56は、それぞ
れバンドパス・シグマ−デルタ変調器10と同じサンプ
ル・レートで、デジタル正弦および余弦混合(sine and
cosine mixing)を行う。信号情報は、混合器54,56
のサンプル・レートの1/4を中心とするので、混合機
能は符号の変換,ゼロとの乗算または不変にするのみで
よい。混合器54,56は各々デジタル出力信号の中心
周波数をベースバンド(あるいは「DC」で示される)
にシフトし、ADC10の出力の同相および直交成分(v
ersion)を生成する。既に情報はベースバンドにあるの
で、ワード・レートを減らしワード長を延ばすデシメー
ション過程は、大幅に簡単になる。デシメーション過程
中、同相および直交信号を漉波し、アリアス成分(alias
ed components)によるベースバンド内での性能低下を防
止しなければならない。このため、受信機50はデシメ
ーティング・デジタル・フィルタ57を含むが、これは
ローパス・フィルタであり、バンドパス・デシメーショ
ン・フィルタより構成が簡単でしかも効率が高い。デシ
メーティング・デジタル・フィルタ57は、混合器54
の出力を受けそれに応答して同相デジタル信号61を発
生する第1部58と、混合器56の出力を受けそれに応
答して直交デジタル信号62を発生する第2部59とを
有する。デジタル信号プロセッサ(DSP)63は同相
デジタル信号61および直交デジタル信号62を受信し
て復調し、それに応答してベースバンド・アナログ信号
64を発生する。
【0028】比較的高い周波数を中心とする狭帯域の帯
域信号を変換する公知の受信機に、直交位相で(in quat
rature)駆動される2つのローパス変換器を用いたもの
がある。この受信機は、サンプリング段において混合機
能を実行し、実際にアナログ−デジタル変換を行う前
に、信号を混合しベースバンドに落とす。しかしなが
ら、この技術に関連する問題はよく知られている。双方
ともばらつきのあるアナログ素子を有する2つの変換器
が用いられるので、この受信機は2つの変換器間に利得
の不整合を生じ、これが受信機の性能低下の原因とな
る。ADCはアナログ混合機能を実行するので、位相誤
差を生じ(即ち、2つの信号が正確に直角でない)、こ
れも性能低下の原因となる。
域信号を変換する公知の受信機に、直交位相で(in quat
rature)駆動される2つのローパス変換器を用いたもの
がある。この受信機は、サンプリング段において混合機
能を実行し、実際にアナログ−デジタル変換を行う前
に、信号を混合しベースバンドに落とす。しかしなが
ら、この技術に関連する問題はよく知られている。双方
ともばらつきのあるアナログ素子を有する2つの変換器
が用いられるので、この受信機は2つの変換器間に利得
の不整合を生じ、これが受信機の性能低下の原因とな
る。ADCはアナログ混合機能を実行するので、位相誤
差を生じ(即ち、2つの信号が正確に直角でない)、こ
れも性能低下の原因となる。
【0029】しかしながら、最も厳しい性能低下が生じ
るのは、アナログ−デジタル変換過程中に、アナログ回
路によってDCオフセット成分が信号に混入する場合で
ある。変換がベースバンドで行われるとき、アナログ構
成要素があるDC成分を混入させ、これが信号の一部と
なる。加えて、FM無線信号のような信号は既にDC成
分を含んでおり、これらDCオフセットがDC信号を転
化させてしまい、それらの小さい信号レベルの復調を妨
げる可能性がある。更に、変換対象信号のうち最小のも
のは、全スケールに対して−80デシベル(dB)より
低い可能性があるので、従来のオフセット打ち消し技術
では効果がない。
るのは、アナログ−デジタル変換過程中に、アナログ回
路によってDCオフセット成分が信号に混入する場合で
ある。変換がベースバンドで行われるとき、アナログ構
成要素があるDC成分を混入させ、これが信号の一部と
なる。加えて、FM無線信号のような信号は既にDC成
分を含んでおり、これらDCオフセットがDC信号を転
化させてしまい、それらの小さい信号レベルの復調を妨
げる可能性がある。更に、変換対象信号のうち最小のも
のは、全スケールに対して−80デシベル(dB)より
低い可能性があるので、従来のオフセット打ち消し技術
では効果がない。
【0030】受信機50のような帯域手法を用いた受信
機では、入力信号が高い周波数でアナログ−デジタル変
換されるので、アナログ回路によって混入されるDCオ
フセットは、対象の信号には付加されない。受信機50
がそれらを混合してベースバンドに落とす時、これらの
DCオフセットは当該信号の周波数からは別個に保持さ
れているので、混合前に混入されたDCオフセットは全
てその信号の元の中心周波数にまで変調され、フィルタ
57によって漉波される。加えて、受信機50は1つの
変調器のみを用いてアナログ−デジタル変換を行うの
で、利得の不整合を生じない。同相信号61および直交
信号62の双方は同一信号なので、全く同じ振幅を有
し、一方の位相が90°ずれているものである。更に、
受信機50はADC10の出力を混合するのは、デジタ
ル直交混合器53が事実上誤差のないデジタル混合を行
うデジタル領域なので、受信機50には事実上位相誤差
がない。また、デジタル直交混合器53は、入力信号を
通過させる,ゼロを乗算する,或いは入力信号の符号を
変えることによってデジタル混合を行うので、受信機5
0は乗算器の解像度の限界による誤差を混入させること
はない。したがって、受信機50は、公知のデジタル受
信機および純粋なアナログ受信機に対して、多くの利点
を有する。
機では、入力信号が高い周波数でアナログ−デジタル変
換されるので、アナログ回路によって混入されるDCオ
フセットは、対象の信号には付加されない。受信機50
がそれらを混合してベースバンドに落とす時、これらの
DCオフセットは当該信号の周波数からは別個に保持さ
れているので、混合前に混入されたDCオフセットは全
てその信号の元の中心周波数にまで変調され、フィルタ
57によって漉波される。加えて、受信機50は1つの
変調器のみを用いてアナログ−デジタル変換を行うの
で、利得の不整合を生じない。同相信号61および直交
信号62の双方は同一信号なので、全く同じ振幅を有
し、一方の位相が90°ずれているものである。更に、
受信機50はADC10の出力を混合するのは、デジタ
ル直交混合器53が事実上誤差のないデジタル混合を行
うデジタル領域なので、受信機50には事実上位相誤差
がない。また、デジタル直交混合器53は、入力信号を
通過させる,ゼロを乗算する,或いは入力信号の符号を
変えることによってデジタル混合を行うので、受信機5
0は乗算器の解像度の限界による誤差を混入させること
はない。したがって、受信機50は、公知のデジタル受
信機および純粋なアナログ受信機に対して、多くの利点
を有する。
【0031】前記第1バンドパス・シグマ−デルタ変調
器(11)が、シングル・ビットバンドパス・シグマ−
デルタ変調器であることを特徴とし、一方前記第2バン
ドパス・シグマ−デルタ変調器(12)が、マルチ・ビ
ット・シグマ−デルタ変調器であることを特徴とするこ
とが、本発明の一態様である。
器(11)が、シングル・ビットバンドパス・シグマ−
デルタ変調器であることを特徴とし、一方前記第2バン
ドパス・シグマ−デルタ変調器(12)が、マルチ・ビ
ット・シグマ−デルタ変調器であることを特徴とするこ
とが、本発明の一態様である。
【0032】前記第1バンドパス・シグマ−デルタ変調
器(11)が、第1(22)および第2(25)バンド
パス・フィルタと第1(10,28)および第2(2
3,32)係数バッファとを有するフォーワード・パス
を含むことが、本発明の別の態様である。
器(11)が、第1(22)および第2(25)バンド
パス・フィルタと第1(10,28)および第2(2
3,32)係数バッファとを有するフォーワード・パス
を含むことが、本発明の別の態様である。
【0033】前記デジタル・フィルタ(13)が、それ
ぞれ第1および第2伝達関数を有する第1(42)およ
び第2(43)デジタル・フィルタ部を備え、前記第1
デジタル・フィルタ部(42)は第1デジタル信号を濾
波し、前記第2デジタル・フィルタ部(43)は第2デ
ジタル信号を濾波し、更に前記第1伝達関数および第2
伝達関数は、少なくとも部分的に、第1係数バッファ
(19,28)および第2係数バッファ(23,32)
から得られることが、本発明の更に別の態様である。
ぞれ第1および第2伝達関数を有する第1(42)およ
び第2(43)デジタル・フィルタ部を備え、前記第1
デジタル・フィルタ部(42)は第1デジタル信号を濾
波し、前記第2デジタル・フィルタ部(43)は第2デ
ジタル信号を濾波し、更に前記第1伝達関数および第2
伝達関数は、少なくとも部分的に、第1係数バッファ
(19,28)および第2係数バッファ(23,32)
から得られることが、本発明の更に別の態様である。
【0034】前記デジタル・フィルタ(13)が、更
に、前記第1(43)および第2(44)デジタル・フ
ィルタ部の出力にそれぞれ結合されている第1および第
2入力と、デジタル出力信号(44)を発生する出力端
子とを有する加算器(44)を備えていることが、本発
明の更に別の態様である。
に、前記第1(43)および第2(44)デジタル・フ
ィルタ部の出力にそれぞれ結合されている第1および第
2入力と、デジタル出力信号(44)を発生する出力端
子とを有する加算器(44)を備えていることが、本発
明の更に別の態様である。
【0035】前記第1伝達関数は、H1(z)と称さ
れ、実質的に以下の式によって与えられ、 H1(z)=−0.375z-3 −0.25z-5
れ、実質的に以下の式によって与えられ、 H1(z)=−0.375z-3 −0.25z-5
【0036】前記第2伝達関数は、H2(z)と称さ
れ、実質的に次の式で与えられることが、本発明の更に
別の態様である。
れ、実質的に次の式で与えられることが、本発明の更に
別の態様である。
【0037】H 2(z)=(1+z-2 )2
【0038】前記第1帯域シグマ−デルタ変調器(1
1)が、二次バンドパス・シグマ−デルタ変調器である
ことを特徴とし、前記第2バンドパス・シグマ−デルタ
変調器(12)が、一次のバンドパス・シグマ−デルタ
変調器であることを特徴とすることが、本発明の更に別
の態様である。
1)が、二次バンドパス・シグマ−デルタ変調器である
ことを特徴とし、前記第2バンドパス・シグマ−デルタ
変調器(12)が、一次のバンドパス・シグマ−デルタ
変調器であることを特徴とすることが、本発明の更に別
の態様である。
【0039】アナログ入力信号(14)の所定の第1分
数値分(19)を第1フィードバック信号の所定の第1
分数値分(28)と加算して第1誤差信号を発生するス
テップが、前記アナログ入力信号(14)の1/2を前
記第1フィードバック信号の1/2と加算して前記第1
誤差信号を発生するステップを含むことも、本発明の更
に別の態様である。
数値分(19)を第1フィードバック信号の所定の第1
分数値分(28)と加算して第1誤差信号を発生するス
テップが、前記アナログ入力信号(14)の1/2を前
記第1フィードバック信号の1/2と加算して前記第1
誤差信号を発生するステップを含むことも、本発明の更
に別の態様である。
【0040】第1中間アナログ信号(15)の所定の第
2分数値分(33)を第2フィードバック信号の所定の
第2分数値分(41)と加算して第2誤差信号を発生す
るステップが、前記第1中間アナログ信号(15)の1
倍を前記第1フィードバック信号の1倍と加算して前記
第1誤差信号を発生するステップを含むことも、本発明
の別の態様である。
2分数値分(33)を第2フィードバック信号の所定の
第2分数値分(41)と加算して第2誤差信号を発生す
るステップが、前記第1中間アナログ信号(15)の1
倍を前記第1フィードバック信号の1倍と加算して前記
第1誤差信号を発生するステップを含むことも、本発明
の別の態様である。
【0041】第1誤差信号にバンドパス・フィルタ処理
を行って第1中間アナログ信号(15)を発生するステ
ップが、前記第1誤差信号を第1帯域フィルタ(22)
においてバンドパス・フィルタ処理を行うステップと、
第3中間アナログ信号の所定の第3分数値分(23)を
第1フィードバック信号の所定の第3分数値分(32)
と加算して第4中間アナログ信号を発生するステップ
と、前記第4中間アナログ信号に帯域フィルタ処理を行
って第1中間アナログ信号を発生するステップとを含む
ことも、本発明の更に別の態様である。
を行って第1中間アナログ信号(15)を発生するステ
ップが、前記第1誤差信号を第1帯域フィルタ(22)
においてバンドパス・フィルタ処理を行うステップと、
第3中間アナログ信号の所定の第3分数値分(23)を
第1フィードバック信号の所定の第3分数値分(32)
と加算して第4中間アナログ信号を発生するステップ
と、前記第4中間アナログ信号に帯域フィルタ処理を行
って第1中間アナログ信号を発生するステップとを含む
ことも、本発明の更に別の態様である。
【0042】第3中間アナログ信号の所定の第3分数値
分(23)を第1フィードバック信号の所定の第3分数
値分(32)と加算して第1中間アナログ信号(15)
を発生するステップが、第3中間アナログ信号の1/4
を第1フィードバック信号の1/4と加算して第4中間
アナログ信号を発生するステップを含むことも、本発明
の更に別の態様である。
分(23)を第1フィードバック信号の所定の第3分数
値分(32)と加算して第1中間アナログ信号(15)
を発生するステップが、第3中間アナログ信号の1/4
を第1フィードバック信号の1/4と加算して第4中間
アナログ信号を発生するステップを含むことも、本発明
の更に別の態様である。
【0043】第1中間アナログ信号(15)を量子化し
て第1デジタル信号(16)を発生するステップが、前
記第1中間アナログ信号(15)を1ビット量子化器
(26)において量子化して前記第1デジタル信号(1
6)を発生するステップを含むことも、本発明の他の態
様である。
て第1デジタル信号(16)を発生するステップが、前
記第1中間アナログ信号(15)を1ビット量子化器
(26)において量子化して前記第1デジタル信号(1
6)を発生するステップを含むことも、本発明の他の態
様である。
【0044】第2中間アナログ信号を量子化して第2デ
ジタル信号(17)を発生するステップが、前記第2前
記中間アナログ信号を多ビット量子化器(37)におい
て量子化して前記第2デジタル信号を発生するステップ
を含むことも、本発明の更に他の態様である。
ジタル信号(17)を発生するステップが、前記第2前
記中間アナログ信号を多ビット量子化器(37)におい
て量子化して前記第2デジタル信号を発生するステップ
を含むことも、本発明の更に他の態様である。
【0045】本発明を好適実施例に沿って説明したが、
本発明は多くの方法で変更可能であり、先に具体的に表
わし記載したもの以外にも多くの実施例が想定可能であ
ることは、当業者には明白であろう。例えば、ADC1
0は、FM無線機以外の他のデータ変換に応用すること
もできる。また、本発明によるADCは、3つ以上の帯
域変調器を縦続接続してもよい。したがって、特許請求
の範囲は、本発明の真の精神および範囲に該当する本発
明の全ての変更物を含むことを意図するものである。
本発明は多くの方法で変更可能であり、先に具体的に表
わし記載したもの以外にも多くの実施例が想定可能であ
ることは、当業者には明白であろう。例えば、ADC1
0は、FM無線機以外の他のデータ変換に応用すること
もできる。また、本発明によるADCは、3つ以上の帯
域変調器を縦続接続してもよい。したがって、特許請求
の範囲は、本発明の真の精神および範囲に該当する本発
明の全ての変更物を含むことを意図するものである。
【図1】本発明によるバンドパス・シグマ−デルタ・ア
ナログ−デジタル変換器(ADC)の部分ブロック図お
よび部分論理図を示す。
ナログ−デジタル変換器(ADC)の部分ブロック図お
よび部分論理図を示す。
【図2】本発明による図1のバンドパス・シグマ−デル
タADCを用いた受信機の部分ブロック図および部分論
理図を示す。
タADCを用いた受信機の部分ブロック図および部分論
理図を示す。
10 帯域シグマ−デルタ・アナログ−デジタル変換器
(ADC) 11,12 帯域シグマ−デルタ変調器 13 デジタル・フィルタ 19,23,28,32,33,41 係数バッファ 27,31,39 デジタル−アナログ変換器 21,24,34,44 加算器 22,25,36 帯域フィルタ 26,37 量子化器 29,38 遅延素子
(ADC) 11,12 帯域シグマ−デルタ変調器 13 デジタル・フィルタ 19,23,28,32,33,41 係数バッファ 27,31,39 デジタル−アナログ変換器 21,24,34,44 加算器 22,25,36 帯域フィルタ 26,37 量子化器 29,38 遅延素子
Claims (3)
- 【請求項1】バンドパス・シグマ−デルタ・アナログ−
デジタル変換器(ADC)(10)であって:受信した
アナログ信号を中間アナログ信号(15)および第1デ
ジタル信号(16)に変換する、第1バンドパス・シグ
マ−デルタ変調器(11):前記第1バンドパス・シグ
マ−デルタ変調器(11)に動作可能に結合され、前記
中間アナログ信号(15)を第2デジタル信号(17)
に変換する、第2バンドパス・シグマ−デルタ変調器
(12);および前記第1バンドパス・シグマ−デルタ
変調器(11)および前記第2バンドパス・シグマ−デ
ルタ変調器(12)に動作可能に結合され、前記第1デ
ジタル信号(16)および前記第2デジタル信号(1
7)をデジタル出力信号(18)に変換する、デジタル
・フィルタ(13);から成ることを特徴とする変換
器。 - 【請求項2】受信機(50)であって:受信アナログ信
号(14)を中間アナログ信号(15)および第1デジ
タル信号(16)に変換する、第1バンドパス・シグマ
−デルタ変調器(11);前記第1バンドパス・シグマ
−デルタ変調器(11)に動作可能に結合され、前記中
間アナログ信号(15)を第2デジタル信号(17)に
変換する、第2バンドパス・シグマ−デルタ変調器(1
2);および前記第1バンドパス・シグマ−デルタ変調
器(11)および前記第2バンドパス・シグマ−デルタ
変調器(12)に動作可能に結合され、前記第1デジタ
ル信号(16)および前記第2デジタル信号(17)を
デジタル出力信号(18)に変換する、デジタル・フィ
ルタ(13);から成るバンドパス・シグマ−デルタ・
アナログ−デジタル変換器(ADC)(10);前記デ
ジタル出力信号(18)を複数のデジタル直角信号と混
合し、ベースバンドにおける直交デジタル信号とベース
バンドにおける同相デジタル信号とを生成する、デジタ
ル直交混合器(53);前記直交デジタル信号と前記同
相デジタル信号とを減縮し、減縮直交デジタル信号(6
1)と減縮同相デジタル信号(62)とを生成する、減
縮デジタル・フィルタ(57);ならびに前記減縮直交
デジタル信号(61)と前記減縮同相デジタル信号(6
2)とを処理して、ベースバンド・アナログ信号(6
4)を生成する、デジタル信号プロセッサ(63);か
ら成ることを特徴とする受信機。 - 【請求項3】アナログ信号をデジタル信号に変換する方
法であって:アナログ入力信号(14)を受信するステ
ップ;前記アナログ入力信号(14)の所定の第1分数
値分(19)を第1フィードバック信号の所定の第1分
数値分(28)と加算して第1誤差信号を発生するステ
ップ;前記第1誤差信号にバンドパス・フィルタ処理を
行い、第1中間アナログ信号(15)を発生するステッ
プ;前記第1中間アナログ信号を量子化して、第1デジ
タル信号(16)を発生するステップ;前記第1デジタ
ル信号(16)をデジタル−アナログ変換して、前記第
1フィードバック信号を発生するステップ;前記第1中
間アナログ信号(15)の所定の第2分数値分(33)
を、第2フィードバック信号の所定の第2分数値分(4
1)と加算して、第2誤差信号を発生するステップ;前
記第2誤差信号にバンドパス・フィルタ処理を行い、第
2中間アナログ信号を発生するステップ;前記第2中間
アナログ信号を量子化して、第2デジタル信号(17)
を発生するステップ;前記第2デジタル信号(17)を
デジタル−アナログ変換して、前記第2フィードバック
信号を発生するステップ;前記第1デジタル信号(1
6)を漉波して、第1漉波信号を発生するステップ;前
記第2デジタル信号(17)を漉波して、第2漉波信号
を発生するステップ;および前記第1および第2漉波信
号を加算し、デジタル出力信号(18)を発生するステ
ップ;から成ることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/140,948 US5442353A (en) | 1993-10-25 | 1993-10-25 | Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same |
US140948 | 1998-08-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07183806A true JPH07183806A (ja) | 1995-07-21 |
Family
ID=22493503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6264423A Pending JPH07183806A (ja) | 1993-10-25 | 1994-10-05 | バンドパス・シグマ−デルタ・アナログ−デジタル変換器(adc)および変換方法並びにそれを用いた受信機 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5442353A (ja) |
EP (1) | EP0650261A1 (ja) |
JP (1) | JPH07183806A (ja) |
KR (1) | KR950013051A (ja) |
CN (1) | CN1115922A (ja) |
TW (1) | TW284936B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6032032A (en) * | 1996-03-25 | 2000-02-29 | Matsushita Electric Industrial Co., Ltd. | Mobile radio communication apparatus |
JP2010252353A (ja) * | 1998-12-14 | 2010-11-04 | Qualcomm Inc | 低電力のプログラム可能なデジタルフィルタ |
JP2016146671A (ja) * | 2016-04-13 | 2016-08-12 | 住友電気工業株式会社 | バンドパス型δς変調器、装置及び方法 |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5574452A (en) * | 1994-02-15 | 1996-11-12 | Rockwell International Corporation | Single bit bandpass analog-to-digital converter |
US5736950A (en) * | 1995-01-31 | 1998-04-07 | The United States Of America As Represented By The Secretary Of The Navy | Sigma-delta modulator with tunable signal passband |
US5757867A (en) * | 1995-03-30 | 1998-05-26 | The United States Of America As Represented By The Secretary Of The Navy | Digital mixing to baseband decimation filter |
EP0763278B1 (en) * | 1995-04-03 | 2001-10-24 | Koninklijke Philips Electronics N.V. | Quadrature signal conversion device |
US5621345A (en) * | 1995-04-07 | 1997-04-15 | Analog Devices, Inc. | In-phase and quadrature sampling circuit |
US5673044A (en) * | 1995-08-24 | 1997-09-30 | Lockheed Martin Corporation | Cascaded recursive transversal filter for sigma-delta modulators |
US5760726A (en) * | 1996-08-23 | 1998-06-02 | Motorola, Inc. | Digital-to-analog converter with dynamic matching and bit splitting |
KR19980021417A (ko) * | 1996-09-16 | 1998-06-25 | 김광호 | 아날로그 디지탈(a d)변환장치 |
US6111531A (en) * | 1997-05-30 | 2000-08-29 | Lucent Technologies | Parallel architecture for a bandpass sigma-delta modulator |
US6148048A (en) * | 1997-09-26 | 2000-11-14 | Cirrus Logic, Inc. | Receive path implementation for an intermediate frequency transceiver |
FI103745B1 (fi) * | 1997-10-09 | 1999-08-31 | Atmel Corp | Signaalinkäsittelymenetelmä ja -laite |
US6600789B1 (en) | 1997-10-09 | 2003-07-29 | Atmel Corporation | Signal processing method and device |
GB2330708B (en) * | 1997-10-24 | 2001-07-04 | Sony Uk Ltd | Cascaded delta sigma modulators |
GB2330709B (en) * | 1997-10-24 | 2001-07-04 | Sony Uk Ltd | Signal processors |
GB2330710B (en) * | 1997-10-24 | 2001-07-25 | Sony Uk Ltd | Signal processors |
US6005506A (en) * | 1997-12-09 | 1999-12-21 | Qualcomm, Incorporated | Receiver with sigma-delta analog-to-digital converter for sampling a received signal |
US6243430B1 (en) * | 1998-01-09 | 2001-06-05 | Qualcomm Incorporated | Noise cancellation circuit in a quadrature downconverter |
CA2229737A1 (en) | 1998-02-18 | 1999-08-18 | Philsar Electronics Inc. | Analog to digital converter for radio applications |
CA2230589C (en) * | 1998-02-25 | 2004-02-10 | Wen Tong | Determining sir in a communications system |
US6087969A (en) * | 1998-04-27 | 2000-07-11 | Motorola, Inc. | Sigma-delta modulator and method for digitizing a signal |
US6993314B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories Inc. | Apparatus for generating multiple radio frequencies in communication circuitry and associated methods |
US7035607B2 (en) | 1998-05-29 | 2006-04-25 | Silicon Laboratories Inc. | Systems and methods for providing an adjustable reference signal to RF circuitry |
US6970717B2 (en) * | 2001-01-12 | 2005-11-29 | Silicon Laboratories Inc. | Digital architecture for radio-frequency apparatus and associated methods |
US7221921B2 (en) * | 1998-05-29 | 2007-05-22 | Silicon Laboratories | Partitioning of radio-frequency apparatus |
US6804497B2 (en) * | 2001-01-12 | 2004-10-12 | Silicon Laboratories, Inc. | Partitioned radio-frequency apparatus and associated methods |
US7242912B2 (en) * | 1998-05-29 | 2007-07-10 | Silicon Laboratories Inc. | Partitioning of radio-frequency apparatus |
US7228109B2 (en) * | 2001-01-12 | 2007-06-05 | Silicon Laboratories Inc. | DC offset reduction in radio-frequency apparatus and associated methods |
US7024221B2 (en) * | 2001-01-12 | 2006-04-04 | Silicon Laboratories Inc. | Notch filter for DC offset reduction in radio-frequency apparatus and associated methods |
US7092675B2 (en) * | 1998-05-29 | 2006-08-15 | Silicon Laboratories | Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals |
KR20010023390A (ko) * | 1998-06-30 | 2001-03-26 | 롤페스 요하네스 게라투스 알베르투스 | 집적된 믹서와 시그마-델타 아날로그 디지털 변환기를구비한 수신기 |
US6459743B1 (en) | 1998-08-07 | 2002-10-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Digital reception with radio frequency sampling |
US6160859A (en) * | 1998-10-19 | 2000-12-12 | Motorola, Inc. | Integrated multi-mode bandpass sigma-delta receiver subsystem with interference mitigation and method of using the same |
US6748025B1 (en) * | 1999-02-02 | 2004-06-08 | Technoconcepts, Inc. | Direct conversion delta-sigma receiver |
US6225928B1 (en) | 1999-03-10 | 2001-05-01 | Cirrus Logic Inc. | Complex bandpass modulator and method for analog-to-digital converters |
FI107664B (fi) * | 1999-09-03 | 2001-09-14 | Nokia Mobile Phones Ltd | Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa |
US6600788B1 (en) * | 1999-09-10 | 2003-07-29 | Xilinx, Inc. | Narrow-band filter including sigma-delta modulator implemented in a programmable logic device |
US7693236B2 (en) * | 2000-05-15 | 2010-04-06 | Texas Instruments Incorporated | If-to-baseband conversion for flexible frequency planning capability |
US6903617B2 (en) | 2000-05-25 | 2005-06-07 | Silicon Laboratories Inc. | Method and apparatus for synthesizing high-frequency signals for wireless communications |
US6639946B2 (en) | 2000-12-01 | 2003-10-28 | International Business Machines Corporation | Sigma delta modulator with SAW filter |
US7158574B2 (en) * | 2001-01-12 | 2007-01-02 | Silicon Laboratories Inc. | Digital interface in radio-frequency apparatus and associated methods |
US7177610B2 (en) * | 2001-01-12 | 2007-02-13 | Silicon Laboratories Inc. | Calibrated low-noise current and voltage references and associated methods |
US7138858B2 (en) | 2001-01-12 | 2006-11-21 | Silicon Laboratories, Inc. | Apparatus and methods for output buffer circuitry with constant output power in radio-frequency circuitry |
US7031683B2 (en) * | 2001-01-12 | 2006-04-18 | Silicon Laboratories Inc. | Apparatus and methods for calibrating signal-processing circuitry |
US7035611B2 (en) * | 2001-01-12 | 2006-04-25 | Silicon Laboratories Inc. | Apparatus and method for front-end circuitry in radio-frequency apparatus |
US20030232613A1 (en) * | 2001-01-12 | 2003-12-18 | Kerth Donald A. | Quadrature signal generation in radio-frequency apparatus and associated methods |
US7248628B2 (en) | 2001-03-02 | 2007-07-24 | Shaeffer Derek K | Method and apparatus for a programmable filter |
TW584990B (en) * | 2001-05-25 | 2004-04-21 | Endpoints Technology Corp | Sigma-Delta modulation device |
US6426714B1 (en) * | 2001-06-26 | 2002-07-30 | Nokia Corporation | Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator |
US6429797B1 (en) * | 2001-07-05 | 2002-08-06 | International Business Machines Corporation | Decimation filter for a bandpass delta-sigma ADC |
US6639530B2 (en) * | 2001-11-06 | 2003-10-28 | Broadcom, Corp | Modulation of an analog signal into a digital representation thereof |
US8467483B2 (en) * | 2002-03-15 | 2013-06-18 | Silicon Laboratories Inc. | Radio-frequency apparatus and associated methods |
KR20040016127A (ko) * | 2002-08-16 | 2004-02-21 | 한건희 | 타임-인터리브 밴드패스 델타-시그마 변조기 |
US6762703B1 (en) * | 2002-09-04 | 2004-07-13 | Atheros Communications, Inc. | Sigma delta modulator |
US7006023B2 (en) * | 2003-09-12 | 2006-02-28 | Texas Instruments Inc. | Sigma-delta modulator with passive bandpass loop filter |
JP3718706B2 (ja) * | 2003-10-28 | 2005-11-24 | 松下電器産業株式会社 | デルタ・シグマ変調装置 |
US6864818B1 (en) * | 2003-12-09 | 2005-03-08 | Texas Instruments Incorporated | Programmable bandpass analog to digital converter based on error feedback architecture |
CN100511948C (zh) * | 2004-02-12 | 2009-07-08 | 大动力公司 | 传送数字电源控制系统的滤波器补偿系数的方法和系统 |
US7180432B2 (en) * | 2004-02-27 | 2007-02-20 | Freescale Semiconductor, Inc. | Method and apparatus for complex cascade sigma-delta modulation and single-sideband analog-to-digital conversion |
US7272375B2 (en) | 2004-06-30 | 2007-09-18 | Silicon Laboratories Inc. | Integrated low-IF terrestrial audio broadcast receiver and associated method |
US8243864B2 (en) * | 2004-11-19 | 2012-08-14 | Qualcomm, Incorporated | Noise reduction filtering in a wireless communication system |
DE102005005024B4 (de) * | 2005-02-03 | 2007-09-27 | Texas Instruments Deutschland Gmbh | Resolver-Anordnung |
DE102006006572A1 (de) * | 2006-02-13 | 2007-08-16 | Vega Grieshaber Kg | Paarweise ZF-Abtastung für Puls-Laufzeit-Füllstandsensoren |
DE102006057926A1 (de) | 2006-12-08 | 2008-06-12 | Robert Bosch Gmbh | Bandpass Sigma-Delta-Analog/Digital-Wandler zur Wandlung eines ZF-Signals |
US7525464B2 (en) * | 2007-05-29 | 2009-04-28 | National Semiconductor Corporation | Sigma-delta modulator with DAC resolution less than ADC resolution |
KR100925637B1 (ko) | 2007-12-11 | 2009-11-06 | 삼성전기주식회사 | 스위치드 캐패시터 공진기 및 이를 이용한 시그마-델타변조기 |
US7782237B2 (en) * | 2008-06-13 | 2010-08-24 | The Board Of Trustees Of The Leland Stanford Junior University | Semiconductor sensor circuit arrangement |
US7777658B2 (en) * | 2008-12-12 | 2010-08-17 | Analog Devices, Inc. | System and method for area-efficient three-level dynamic element matching |
EP2249480B1 (en) * | 2009-05-07 | 2012-11-28 | Imec | Sigma-delta based analog to digital converter |
US8004437B2 (en) * | 2009-12-07 | 2011-08-23 | National Taiwan University | Bandpass delta-sigma modulator |
JP5508298B2 (ja) * | 2010-01-15 | 2014-05-28 | 旭化成エレクトロニクス株式会社 | 変調器システム及び変調方法 |
US9372663B2 (en) * | 2011-10-27 | 2016-06-21 | Intel Corporation | Direct digital synthesis of signals using maximum likelihood bit-stream encoding |
KR20130055341A (ko) * | 2011-11-18 | 2013-05-28 | 삼성전기주식회사 | 전력량계 시스템의 신호 변환 장치, 전력량계 시스템 및 전력량계 시스템의 신호 변환 방법 |
US9030342B2 (en) * | 2013-07-18 | 2015-05-12 | Analog Devices Global | Digital tuning engine for highly programmable delta-sigma analog-to-digital converters |
CN103795412A (zh) * | 2013-11-26 | 2014-05-14 | 苏州贝克微电子有限公司 | 一种单循环过采样数模转换器 |
US20150260571A1 (en) * | 2014-03-11 | 2015-09-17 | Texas Instruments Incorporated | Time-of-flight (tof) receiver with high dynamic range |
US9912144B2 (en) * | 2014-09-04 | 2018-03-06 | Analog Devices Global | Embedded overload protection in delta-sigma analog-to-digital converters |
US10652056B2 (en) | 2017-11-14 | 2020-05-12 | Cable Television Laboratories, Inc | Systems and methods for delta-sigma digitization |
CN108809310B (zh) * | 2018-06-12 | 2021-03-30 | 复旦大学 | 无源基于时间交织SAR ADC的带通Delta-Sigma调制器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4857928A (en) * | 1988-01-28 | 1989-08-15 | Motorola, Inc. | Method and arrangement for a sigma delta converter for bandpass signals |
EP0399738A3 (en) * | 1989-05-26 | 1991-05-08 | Gec-Marconi Limited | Analogue to digital converter |
US5103229A (en) * | 1990-04-23 | 1992-04-07 | General Electric Company | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization |
US5198817A (en) * | 1990-04-26 | 1993-03-30 | Hughes Aircraft Company | High-order sigma-delta analog-to-digital converter |
US5153593A (en) * | 1990-04-26 | 1992-10-06 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
NL9001440A (nl) * | 1990-06-22 | 1992-01-16 | Philips Nv | Analoog/digitaal signaal-omvormer met meervoudige sigma-delta modulator. |
US5084702A (en) * | 1990-11-01 | 1992-01-28 | General Electric Company | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers |
GB9109637D0 (en) * | 1991-05-03 | 1991-06-26 | Marconi Gec Ltd | Analogue-to-digital and digital-to-analogue converters |
US5181032A (en) * | 1991-09-09 | 1993-01-19 | General Electric Company | High-order, plural-bit-quantization sigma-delta modulators using single-bit digital-to-analog conversion feedback |
US5345406A (en) * | 1992-08-25 | 1994-09-06 | Wireless Access, Inc. | Bandpass sigma delta converter suitable for multiple protocols |
US5283578A (en) * | 1992-11-16 | 1994-02-01 | General Electric Company | Multistage bandpass Δ Σ modulators and analog-to-digital converters |
-
1993
- 1993-10-25 US US08/140,948 patent/US5442353A/en not_active Expired - Lifetime
-
1994
- 1994-09-13 TW TW083108426A patent/TW284936B/zh active
- 1994-10-05 JP JP6264423A patent/JPH07183806A/ja active Pending
- 1994-10-06 EP EP94115740A patent/EP0650261A1/en not_active Ceased
- 1994-10-22 CN CN94117645A patent/CN1115922A/zh active Pending
- 1994-10-25 KR KR1019940027199A patent/KR950013051A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6032032A (en) * | 1996-03-25 | 2000-02-29 | Matsushita Electric Industrial Co., Ltd. | Mobile radio communication apparatus |
JP2010252353A (ja) * | 1998-12-14 | 2010-11-04 | Qualcomm Inc | 低電力のプログラム可能なデジタルフィルタ |
JP2016146671A (ja) * | 2016-04-13 | 2016-08-12 | 住友電気工業株式会社 | バンドパス型δς変調器、装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
TW284936B (ja) | 1996-09-01 |
US5442353A (en) | 1995-08-15 |
EP0650261A1 (en) | 1995-04-26 |
KR950013051A (ko) | 1995-05-17 |
CN1115922A (zh) | 1996-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07183806A (ja) | バンドパス・シグマ−デルタ・アナログ−デジタル変換器(adc)および変換方法並びにそれを用いた受信機 | |
US6121910A (en) | Frequency translating sigma-delta modulator | |
EP0643488B1 (en) | Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor | |
US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
KR100681324B1 (ko) | 라디오 수신기와 그것을 포함하는 집적 회로 | |
US6317468B1 (en) | IF exciter for radio transmitter | |
Stewart et al. | Oversampling and sigma-delta strategies for data conversion | |
US6304608B1 (en) | Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones | |
US6362762B1 (en) | Multiple mode analog-to-digital converter employing a single quantizer | |
US5736950A (en) | Sigma-delta modulator with tunable signal passband | |
US5619536A (en) | Digital superheterodyne receiver and baseband filter method used therein | |
EP0617516B1 (en) | Sigma-delta modulator with improved tone rejection and method therefor | |
US6922161B2 (en) | Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR) | |
JP5154659B2 (ja) | フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器 | |
JP2007528138A (ja) | シグマデルタ変調器を備えたアナログディジタル変換器およびそのようなアナログディジタル変換器を備えた受信機 | |
AU1717899A (en) | Receiver with sigma-delta analog-to-digital converter | |
US7034728B2 (en) | Bandpass delta-sigma modulator with distributed feedforward paths | |
US7453382B2 (en) | Method and apparatus for A/D conversion | |
US6864818B1 (en) | Programmable bandpass analog to digital converter based on error feedback architecture | |
EP1212838B1 (en) | Hybrid bandpass and baseband delta-sigma modulator | |
US6940438B2 (en) | Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator | |
Ledzius et al. | The basis and architecture for the reduction of tones in a sigma-delta DAC | |
US6172628B1 (en) | Tone modulation with square wave | |
US6696998B2 (en) | Apparatus for generating at least one digital output signal representative of an analog signal | |
EP1678832B1 (en) | Delta sigma modulator with integral decimation |