JP4213348B2 - 無線周波数のサンプリングを伴うデジタル受信 - Google Patents
無線周波数のサンプリングを伴うデジタル受信 Download PDFInfo
- Publication number
- JP4213348B2 JP4213348B2 JP2000564302A JP2000564302A JP4213348B2 JP 4213348 B2 JP4213348 B2 JP 4213348B2 JP 2000564302 A JP2000564302 A JP 2000564302A JP 2000564302 A JP2000564302 A JP 2000564302A JP 4213348 B2 JP4213348 B2 JP 4213348B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- intermediate frequency
- digital
- frequency signal
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
背景
本発明はアナログ−デジタル変換に係り、とりわけ、無線周波数のサンプリングレートでもって信号をアナログ−デジタル変換するものである。
【0002】
今日の世界において、電話通信の役割は増している。これは、(非常に精力的に通信が行われている)ビジネス分野だけではなく、個人の日常においても事実である。移動体通信(例えば、セルラーフォン)の出現により、非常に忙しいライフスタイルにある個人は、パーソナル通信装置に依存していることをなおさら感じており、この装置によってビジネスの協力者だけでなく友人や家族との接触を保ち続けようとしている。
【0003】
このように、パーソナル通信装置への依存が増した結果、移動体通信端末をより柔軟でより信頼性の高いものへとの開発意欲も増している。携帯信装置のサイズと消費電力を低減する研究には継続的に大変な努力が払われており、この研究により再充電するまでの生活はより充足し、装置の持ち運びも容易になる。
【0004】
これらの目的を達成すべく努力がなされる中で、技術トレンドはアナログからデジタルへと移行してきた。この小型化と省電力化の目的を達成することに加え、アナログ技術からデジタル技術への移行は、サービス品質の向上をもたらした。なぜなら、アナログの構成部品は、非線形、歪み、スプリアス受信のような問題を引き起こしてきたからである。スプリアス受信は、中間周波数fIFに近い信号を生成する局部発振器からのより高い高調波とスプリアス信号のより高い高調波とを結合することにより引き起こされる。
【0005】
【数1】
ここで、fSPはスプリアス信号の周波数であり、fLOは局部発振器の周波数であり、mとnはそれぞれ信号と局部発振器の高調波の次数である。これをfSPについて解く。
【0006】
【数2】
この式の符号は、局部発振器の周波数が希望波よりも高いときに正となり、低ければ負となる。
【0007】
デジタル技術を可能な限り利用したいにもかかわらず、最先端の受信機には、信号がマルチビットアナログ−デジタル(A/D)コンバーターによりサンプリングされる前の段に、1または2のアナログの中間周波数段が存在する。この理由は、無線アプリケーションに使用される周波数帯が1〜2ギガヘルツ以上だからである。従来のマルチビットA/Dコンバーターは、制限された入力バンド幅により特性が決まるので、無線周波数(RF)レートでのサンプリングは不可能であった。そして、初期に受信されたRF信号を処理する技術でA/D変換を用いないものとしては、アナログ技術が唯一の利用可能な方法である。
【0008】
エス.ヤンらによる「移動通信受信機のための調整可能なバンドパスシグマ−デルタA/D変換」1994 IEEE 第44回 移動体技術会議、1346-1350頁、第2巻(l994)では、シグマデルタ変調手段を用いて受信機を調整するためのアナログダウン変換とその技術について開示されている。
他の公知文献であるUS5757867において、アナログデジタル変換器が開示されており、その変換器の中で逓減フィルタはシグマデルタ変調器の出力Yに接続されている。この逓減フィルタは、低解像度のデータストリームを高解像度のデータストリームへの変換を低いレートで実行するものである。またフィルタには、デジタル結合器とローパスダウンサンプリングフィルタが含まれ、デジタル出力Yを処理する。
さらに他の公知文献であるUS5621345では、オーバサンプリングADCを含む回路が開示されており、入力波形を受信し、それをオーバサンプリングレートでデジタルサンプルへと変換する。ADCからデジタルサンプルを直接受取った第1のデジタルフィルタは、入力波形の同相成分のサンプルを供給する。ADCからデジタルサンプルを直接受取った第2のデジタルフィルタは、入力波形の直交成分のサンプルを供給する。
【0009】
概要
従って、本願発明の目的は、無線周波数信号の受信についての改善された方法と装置を提供することである。
【0010】
本願発明の一つの観点によれば、本願発明の前述の目的と他の目的は、無線周波数信号を受信する無線受信機において、サンプリングレートで無線周波数信号をサンプリングするシグマデルタA/D変換技術を用い、中間周波数信号を表す1ビットデジタルサンプルを生成する。サンプリングレートが、無線周波数信号のナイキストレートより高いか低いかどうかにかかわらず、サンプリングレートは信号のバンド幅より何倍も高いほうが好ましい。中間周波数信号の生成が終わると、同成分と直交成分のサンプルを、中間周波数信号から生成すべく復調が行われる。この技術の利点は、純粋にデジタル手法で復調を実行しうることである。
【0011】
本願発明の他の観点によれば、中間周波数は無線周波数と、サンプリングレートに最も近い高調波との差である。
【0012】
いくつかの実施形態では、復調には、第1の結合信号を生成すべく、中間周波数信号を表している1ビットデジタルサンプルと、コサイン結合信号を表す第1のシーケンスと結合し、第2の結合信号を生成すべく、中間周波数信号を代表する1ビットデジタルサンプルと、サイン結合信号を代表する第2のシーケンスとを結合する。第1及び第2の結合信号は、サンプルの同相成分と直交成分とを生成すべく逓減される。これらの実施形態において、中間周波数はサンプリングレートの4分の1であろう。
【0013】
さらに他の観点によれば、排他的論理和ゲートを第1及び第2の結合信号を生成するために用いてもよい。
【0014】
さらに他の観点によれば、復調は、中間周波数を表す1ビットデジタルサンプルを受信し、そこから第1,及び第2の逓減信号を生成することによって実現され、ここで、第1の逓減信号は1ビットデジタルサンプルに基づくものであり、第2の逓減信号は、1ビットデジタルサンプルを時間シフトしたものに基づき、各第1,及び第2の逓減信号は、中間周波数を代表する1ビットデジタルサンプルのN個ごとに一つのサンプルを有し、時間シフトしたサンプルは、サンプリングレートのΔn周期によって1ビットデジタルサンプルを遅延させたものである。Δnは、中間周波数の4分の1の周期を奇数倍した値である。第1及び第2の逓減信号は、バンドパスフィルタを通されて、それぞれサンプルの同相成分と直交成分とが生成される。
【0015】
本願発明のさらに他の観点によれば、復調は、中間周波数を第1の中間周波数とみなし、第2の中間周波数信号を生成すべく中間周波数信号をバンドパスフィルタによるフィルタリングと逓減により実施される。そして、復調器は、第2の中間周波数を有するデジタル信号から同相成分と直交成分のサンプルを再構成するために使用される。これらの実施形態では、バンドパスフィルタによるフィルタリングは、第1の中間周波数周辺を通過させる特性を備えている。
【0016】
詳細な説明
本願発明の様々な特徴が図面を参照して記述され、構成部分として認識されるものには同一の参照番号を付している。
【0017】
ギガヘルツ帯における無線周波数のサンプリングは、商業的に入手可能な高速論理部品で組み立てられうる1ビットADコンバーターによって実現可能である。このようなサンプリングは、従来の受信機のアナログ電気回路をデジタルの電気回路により置換することを可能にし、これによって、上述の背景で説明してきた様々な利点が得られる。しかしながら、1ビットA/Dコンバーターは非常に高いレベルの量子化雑音をもたらしてしまう。これを減らすための1つの技術が、デジタルローパスフィルタリングと逓減であり、分解能をサンプリングレートと取り換える戦略である。
【0018】
選択肢として、RF信号において変調された信号をより高速にオーバサンプリングすることによって雑音耐性をかなり改善してから、ノイズ整形のためのシグマデルタ変調器A/D変換器を用いる。図1aは、シグマデルタ変調A/D変換器のブロック図である。図1bは、同一の変換器の等価モデルである。はじめに図1を見てみると、A/D変換器101は、アナログの入力信号Xを表すようなデジタル信号を生成する。デジタル化処理に起因する信号スペクトル領域内の量子化雑音を低減すべく、A/D変換器101の出力は帰還経路に供給され、D/A変換器103の変換により、もとのアナログ信号に戻される。この結果により得られた帰還信号は、A/D変換器101に供給されるアナログ信号107から減じられる。結果により得られた差分信号は、フィルタ105に供給され、フィルタ105の出力は入力信号Xと結合される。この結合信号107はA/D変換器101に供給されるアナログ信号となる。
【0019】
図1bを参照すれば、この処理に関してのより良い理解が得られよう。このシグマデルタ変調A/D変換器のモデルにおいて、A/D変換器101とD/A変換器103は、加算点109によって置換され、この加算点では、量子化雑音Qを表す信号が加算される。アナログ入力信号X、量子化雑音Q、アナログ出力信号Y、デジタル出力信号Y^とすると、シグマデルタ変調器A/D変換器の伝達関数は、次式のようになる。
【0020】
【数3】
シグマデルタ変調器の帰還経路において、好ましいフィルタの特性Hを用いれば、信号スペクトラムによって支配される周波数において、量子化雑音のスペクトラムは可能な限り抑圧されるようにして整形される。フィルタの特性を決定する手法は既知であり、通常は、線形手法が最初に用いられ、信号スペクトラムの領域で高い減衰率でもって雑音伝達関数1−H(ω)をいくつかの既知のフィルタ特性に設定する。既知のフィルタ特性としては。バンドストップバターワース、チェビシェフなどの及びカウア特性などがある。H(ω)の零点と極はこの式から導出される。シグマデルタ変調器は非線形デバイスなので、線形手法によって導出されるH(ω)は近似であり、時間領域における実験やシミュレーションによってさらに最適化すべきである。直接的な解析手法が知られていないので、これは今日における一般的な実施手法である。シグマデルタ変調器の好ましいフィルタの特性の導出が終われば、この特性に従うようなLCやマイクロストリップフィルタなどの受動フィルタを制作できよう。これらを用いるのは、高い周波数における動作が要求されるからである。
【0021】
対応するダイナミックレンジはオーバサンプリングの比(すなわち、信号帯域幅を2で除算することによってサンプリングレートは決定される。)とシグマデルタ変調器の次数に伴って増加する。変調器の次数はフィルタの次数に関連するものである。たとえば、5次のシグマデルタ変調器でオーバサンプリング比を32とすれば、90dBのダイナミックレンジが得られ、これは15ビットに相当する。ダイナミックレンジ、オーバサンプリング比及びシグマデルタ変調器の次数間の関係は、リチャードシュレイアーによる"高次1ビットデルタシグマ変調器の経験論的研究"IEEE 回路とシステム−IIの議事録:アナログとデジタル信号処理、第40巻、No.8、第465頁、1993年8月発行に開示されている。
【0022】
図2は、上述のシグマデルタ変調器型のA/D変換手段による無線信号のサンプリングに基づくデジタル受信機についての構成を示したブロック図である。無線信号(例えば、2GHz)が受信されると、アンチエイリアシングフィルタ201で処理がなされる。フィルタ後の信号は、1ビットのシグマデルタ変調器型A/D変換器203に供給される。1ビットのシグマデルタ変調器型A/D変換器203からの出力は、さらに、IQ復調器205と高速ローパス/低減フィルタ207において処理される。
【0023】
この処理において、1ビットのシグマデルタ変調器型A/D変換器203は、フィルタを通された無線周波数信号をサブサンプルする(すなわち、フィルタを通された無線周波数信号は、無線周波数信号のナイキストレートよりも低いレートでサンプルする。)。そして、デジタル領域において、信号を中間周波数に変換し、これは、無線周波数と、無線周波数にもっとも近いサンプル周波数の高調波との差分となる。無線周波数に対して変調されている信号は、帯域制限されており、無線周波数信号はサブサンプルされているが、変調信号はいまだに高速にオーバサンプルされていることになる。例えば、5MHzの信号を2GHzの無線周波数搬送波に対して変調するとすれば、無線周波数に近いサンプリングレートは、無線周波数信号がサブサンプルされているにもかかわらず、変調信号をオーバサンプルすることになる。もちろん、無線周波数信号をサブサンプリングすることは必要条件ではない。他の実施形態において、無線周波数信号はナイキストレートよりも高いレートにてサンプルしてもよく、そこでは、変調信号がさらにオーバサンプリングされることになる。
【0024】
さて、無線周波数信号がサブサンプリングされる実施形態についての議論に戻ると、サブサンプリングされた信号は、ゼロではない中間周波数となるので、バンドパスのシグマデルタ変調器を、1ビットのシグマデルタ変調器型A/D変換器203の一部として用いることが好ましい。バンドパスのシグマデルタ変調器は周知なので、ここでは詳細を説明する必要はなかろう。アンチエイリアシングフィルタ201とIQ復調器205は、サンプリングレートFSをデジタル中間周波数FIFの4倍に選べば(すなわち、数FIF=FS/4)、最もシンプルになる。このケースでは、コサイン結合信号と、サイン結合信号とは、それぞれ次のようなシーケンス...1-1-111-1-11...と...11-1-111-1-1...となり、デジタル形式で表せば、それぞれ次のように、... 10011001...と...11001100...対応する。見て取れるように、二つのシーケンスは同一の形式であり(すなわち、二つの"1"ビットの後には二つの"-1"が続く。)、コサイン結合信号のためのシーケンスは、サイン結合信号のためのシーケンスを1ビット先行している。シグマデルタ変調器型A/D変換器203からの1ビット信号を一緒にしたのち、IQ復調器における乗算操作は対応する信号ビットを反転するか反転しないかを選択的に実施する。これは、図示した排他的論理和("XOR")演算209,211の手段によって実施される。
【0025】
二つのケースは、デジタル中間周波数と区別されなければならない。最初のケースは、無線周波数数fRFに最も近いm番目の高調波fSがfRFより低い場合である。二つ目のケースは、無線周波数数fRFに最も近いm番目の高調波fSがfRFより高い場合である。1番目のケースについては、
【0026】
【数4】
であり、2番目のケースについては
【0027】
【数5】
である。
【0028】
例えば、1番目のケースについて、fRF=2GHz、m=1とすると、中間周波数は400MHzとなり、サンプリングレートfS=4 fIF=1.6ギガサンプル/秒(Gsps)となる。このサンプリングレートで、20MHZ幅の信号は、オーバサンプリング比40でオーバサンプリングされることになる。
【0029】
図3は、サンプリング後の信号スペクトラムと量子化雑音を示している。1ビットのシグマデルタ変調器型A/D変換器203の中のバンドパスシグマデルタ変調器は、信号周波数において量子化雑音を抑圧している。これにより、信号に影響を与えずに、ローパス/低減フィルタ207によって量子化雑音を取り除くことが可能となる。信号スペクトラムの高調波はかなり遠くに離れているので、アナログアンチエイリアシングフィルタ201の特性は、どちらかというとフラットな特性でよく、相対的に満たすべき条件を容易にしている。
【0030】
図3は、どの周波数がアナログアンチエイリアシングフィルタのフロントエンドを通過できるかを原理的に示している。無線搬送波fRF上に変調されている帯域幅Bの信号は、サブサンプリングによって中間周波数fIFに変換される。しかしながら、無線周波数の高調波を中間周波数で加算又は減算してなるnfRF±fIFが配置される信号帯域幅内において受信されたすべての周波数は、希望波の帯域fIFに変換されて入ってきてしまう。これらのスペクトラム配置はフィルタにより取り除かれなければならない。それゆえ、フロントエンドのアンチエイリアシングフィルタは、fRFにおける信号スペクトラムを通過させ、次の"エイリアスバンド"の上限以下(例えば、図3に示した例示におけるfS - fIF + B / 2)で、次の"エイリアスバンド"の下限以上(例えば、図3に示した例示における2fS - fIF - B / 2)のすべての周波数を取り除かなければならない。これは、従来の受信機のアナログ結合段における虚像抑圧フィルタと等価である。
【0031】
本願発明の一つの観点によれば、アナログ入力信号を代表するマルチビットが、整形された雑音を抑圧するローパス/逓減フィルタ207手段によって信号に影響を与えることなく得られる。このような逓減フィルタは、高速動作させる場合に問題に直面する。このような高速性の要求のため、本願発明の好ましい実施形態は、ディトマー・リプカによる「乗算器を用いないデジタルフィルタリング」と題された米国特許出願(代理人整理番号027559−012)記載された技術を活用する。この文献をここに参考として取り入れる。
【0032】
第2のデジタル受信機の構成が図4a及び図4bに示されている。この構成は、IとQへの直接変換を伴うもので、バンドパス逓減フィルタを備えたシグマデルタ変調器からの二つの時間シフトしたシーケンスを、デジタル的にサブサンプリングすることによって変換する。これらの実施形態は図2に示した実施形態と異なり、デジタル中間周波数がfIF = fS / 4 のケースに制限されることはない。
【0033】
はじめに、中間周波数とサンプリングレートとの関係を任意に:fIF = fS / x と仮定する。I信号又はQ信号へのどちらへの直接変換もサブサンプリングによって得られ、これは、fD= fIF / k = fS(kx)によって与えられる fIFの約数を伴うデジタル領域において信号を逓減することである。ここで、fDは、デジタル領域におけるサブサンプリングレートであり、k = 1,2,3,...である。I成分とQ成分は、二つのサブサンプルされたシーケンスを生成することによって分離可能であり、このシーケンスは、相互に、中間周波数の周期TIF = 1 / fIF:τ = (2l+1) TIF / 4,l = 0,1,2,... の4分の1を奇数倍することによって時間シフトされたものである。この後、二つのシーケンスは、お互いにサンプルポイント量Δn = τ/TS = (2l+1) x / 4によってシフトされなければならない。ここで、TS = fSである。Δnは整数でなければならないので、xは4の倍数に制限され、x = 4μ,μ= 1,2,3,...と表現できる。これによって、ケース1において中間周波数のとりうる値は、
【0034】
【数6】
ケース2については、
【0035】
【数7】
となる。
【0036】
中間周波数がこれらの数式によって決定されれば、シグマデルタ変調器のサンプリングレートは、fS = 4μfIFによって計算される。逓減されたIとQの信号データポイント間における1ビットサンプルサイクル数はΔn=(2l+1)μによって計算により求められる。
【0037】
バンドパス逓減フィルタとIQ復調器の組み合わせは、上述の「乗算器を用いないデジタルフィルタ」米国特許出願(代理人整理番号027559−012)に開示された逓減フィルタ技術を用いることにより実現可能であり、この文献のすべてをここに引用する。一般的に、このフィルタにおけるNによる逓減は、シフトレジスタを用いて、シグマデルタ変調器からの1ビットサンプルを読み出すことで達成される。時間ごとにN個の1ビット入力データサンプルはシーケンシャルにシフトレジスタに搭載され、データサンプルのブロックは、クロック同期してラッチに入力される。ラッチされたビットは、低減化されたクロックで動作しているフィルタ構造に供給される。フィルタ構造は、例えば、一つのメモリやその出力が加算される従属接続された複数のメモリを備え、フィルタを通された信号を生じさせる。複数のメモリは、フィルタ係数の付加的な組み合わせを含んでいる。ここで、フィルタ係数Lは、フィルタ構造に供給されるラッチされたビットの数よりも大きい(すなわち、受信した逓減されたデータ信号の数より大きい。)。フィルタ構造は、先行する受信され逓減されたデータ信号を記憶するための一以上の従属接続されたラッチを含むようにしてもよい。逓減フィルタ技術の多くの代替可能な実施形態は、上述の「乗算器を用いないデジタルフィルタリング」についての特許出願に記載されており、そこに記載されたいずれも、本願に記載された技術に容易に適用可能である。
【0038】
これらの原理を活用すれば、お互いにタイムシフトした二つのシーケンスは、代替可能な様々な方法により得ることが可能である。図4aに記載された実施形態において、シグマデルタA/D変換器401は、その1ビット出力をNビットシフトレジスタ403に供給し、403は高速のサンプリングクロックレートfSにクロック同期して動作する。第1及び第2のラッチは、それぞれNビットシフトレジスタ403からNビット幅のデータを受信すべく接続されている。第1及び第2のラッチ405,407は、二つの逓減されたクロックの位相のいずれか一方によってクロック同期される。二つの逓減されたクロックの位相間のオフセットは、高速サンプリングクロックfSのΔnサイクルである。代替可能な実施形態において、Nビットシフトレジスタ403と第1及び第2のラッチ405,407は、長さLに拡張され、これは、逓減の量への影響を与えることのない、より高次のフィルタリング効果のためである。
【0039】
図4aに示された実施形態に再び焦点を当てると、第1及び第2のラッチ405,407は、それぞれ第1及び第2の従属接続されたバンドパスフィルタ構造409.411のひとつにその出力を供給する。第1の従属接続されたバンドパスフィルタ構造409の出力は、同相信号Iであり、第2の従属接続されたバンドパスフィルタ構造411の出力は、直交信号Qである。従属接続されたバンドパスフィルタ構造409,411は、それぞれ、一つのメモリやその出力が加算される従属接続された複数のメモリを備え、フィルタを通された信号を生じさせる。複数のメモリは、フィルタ係数の付加的な組み合わせを含んでいる。次数Lのフィルタについて、L≧Nであり、第1及び第2の従属接続されたバンドパスフィルタ構造409,411は、先行する受信ビットを記憶するための従属接続されたラッチを含む。従属接続されたラッチからの出力は、このケースにおいて、一以上のメモリのアドレス指定において使用されるべく供給される。
【0040】
図4bに示された代替可能な実施形態においては、二つのラッチ405,407に代えて一つのラッチ417が用いられている。このケースでは、シフトレジスタ415とラッチ417はそれぞれN+Δnビット幅である。例示された実施形態において、Δn=2であるが、もちろんこれはすべての実施形態において必要というわけではない。最初のNビット(すなわち、1...N)は、第1の従属接続されたバンドパスフィルタ構造409に供給され、最後のNビット(すなわち、Δn+1...N+Δn)は、第2の従属接続されたバンドパスフィルタ構造411に供給される。これら2つのビットのグループは、2つ従属接続された帯域通過フィルタ構造409と411により同期して処理される。ラッチ417および第1及び第2の従属接続された帯域通過フィルタ構造409と411は、それぞれ高速なサンプリングクロックfSを逓減したバージョン(すなわち、逓減比1:N)にクロック同期している。
【0041】
図4bにおいて例示された技術は、次数Lのフィルタに適用できる。シフトレジスタ415とラッチ417への1つの可能性は、それぞれL+Δnビット幅で、高速サンプリングクロック速度のN回印加に対して1回割合で起こる逓減クロックでもって動作することである。他の可能性としては、図示したN+Δnビット幅のシフトレジスタ415とラッチ417を、第1及び第2の従属接続された帯域通過フィルタ構造409と411の中に配置されたカスケード接続されたラッチ(図示省略)ともに使用することである。従属接続されたラッチのそれぞれは、先行する受信データビットを(逓減クロックレートでもって)記憶し、この記憶されたビットをメモリデバイスのアドレス入力ポートに(逓減クロックレートでもって)供給する。これらは、上述の特許出願"乗算器を用いないデジタルフィルタリング"によりすべてが解説されている。
【0042】
図4a及び図4bに開示された各実施形態において、中間周波数での信号のためのバンドパスフィルタとして、フィルタ409と411は設計されなければならない。これは、中間周波数の周辺の量子化雑音を取り除くためのものである。従属接続されたバンドパスフィルタ409,411は、それぞれI信号とQ信号を逓減されたレートで運ぶ。I信号とQ信号は異なる時間に属しているという事実が考慮されなければならない。高い逓減係数については、このタイミングエラーは無視できる。一方で、その後の補間回路により適切な時間調整がなされる。
【0043】
さらに他の本願発明の観点によれば、図5において第3のデジタルの受信機構造が示されている。この構造はデジタル領域に2つの中間周波数を持つため、デジタルのダブルスーパーヘテロダインとみなされうる。信号は、シグマデルタA/Dコンバーター501により実行されるサンプリングにより第1の中間周波数に変換される。第2の中間周波数IF2は、逓減フィルタ503における逓減処理により得られる。Dをデジタルバンドパス逓減フィルタの逓減係数とすれば、ここでDは整数数であるが、fS/Dは、逓減されたサンプリングレートであり、逓減されたサンプリングレートk・fS/Dは、k番目の高調波である。ここで、k=1、2...である。そして、IF2はIF1およびそれに最も近い高調波k・fS/Dとの差分である。実際の場で、fRFは与えられ、Dとf Sは適切に選ばれる必要がある。IF2の値を得るためには、I信号とQ信号とが復調可能なようにDとfSを調整する必要がある。さらに、もしIF1がf S/4にできる限り近いならば有利である。すなわち、アンチエイリアシングフィルタの要件を緩和するために有利である。(このケースにおいて、非希望信号がIF1(スプリアス受信)に変換されるところのエイリアス周波数が、周波数軸に対して等距離に置かれ、図3において例示されるように互いに最大距離で離れている)。逓減フィルタ503はIF1の周辺域のバンドパス特徴を備えている。デジタルIQ復調器507はバンドパス逓減フィルタ503から出力を受け取り、第2のデジタルIF信号からI信号とQ信号とを再構築する。一般に、このIQ復調器507は完全な掛算の演算を実行するが、もしIF2が、逓減されたサンプリング周波数の1/4であるならば簡素化できるであろう。
【0044】
上述の受信機構造の説明おいて、シグマデルタA/Dコンバーターのクロック速度はギガヘルツの範囲にある。本願発明の他の観点に従って、図6は、これらの受信機で高速のシグマデルタ変調器A/Dコンバーターの例示的なハードウェアインプリメンテーションであり、上述の受信機で使用するのに適している。1ビットA/Dコンバーター部分は判定デバイス601により実現可能であり、このデバイスは、フリップフロップの603のデータ入力ポートに接続された出力を備えている。フリップフロップ603は高速なサンプリングレートf Sで動作する。フリップフロップ603からの出力は、シグマデルタA/D変換器からの1ビットのデジタル出力を供給する。
【0045】
第1のフィードバックパスでは、レベルシフター605は1ビットD/Aコンバーターとしての使用に供される。レベルシフター605は、フリップフロップ603から1ビットデジタルアウトプット信号を受け取るために結合される。レベルシフター605の出力電圧の上限と下限は、シグマデルタA/D変換器の入力電圧範囲を決定する。その結果、もしレベルシフター605が調整可能であれば、それは利得制御として使用されるであろう。
【0046】
アナログ部分は結合器と1以上のフィルタから成っている。第1の結合器607は、レベルシフター605からのアナログ出力を、判定器601の入力に供給されるアナログ信号から導き出される第2のアナログ信号と結合させる。伝達関数G(ω)を持つオプションの第1のフィルタ615は、結合器607に供給される前の第2のアナログ信号を処理するために含まれるかもしれない。第1の結合器607の出力はフィードバックパスに存在する第2のフィルタ609に供給される。この第2のフィルタ609は、マイクロストリップフィルタで実現できる。代替的な実施形態においては、SAW、共鳴器、またはLCフィルタを代わりに使用可能である。
【0047】
シグマデルタA/Dコンバーターの前のパスに第2の結合器611が用いられる。第2の結合器611は、アナログRF入力信号を、第2のフィルタ609の出力で供給されたアナログ信号と結合する。第2の結合器611の出力信号は判定器601の入力ポートに供給する。
代替的な実施形態において、第3のフィルタ613は、第2の結合器601と判定器601との間にある前の枝に備えられる。ここで、H1(ω)は、第2のフィルタ609のフィルタ特性であり、H2(ω)は第3のフィルタ613のフィルタ特性であり、G(ω)は第1のフィルタ615のフィルタ特性である場合の、シグマデルタA/D変換器の伝達関数は次のようになる。
【0048】
【数8】
【0049】
上述の受信機構造は、従来設計に比べて必要なアナログ電気回路の量を大幅に削減することができる点で有利である。ミキサーや中間周波数増幅器を全く必要としないので、上述の受信機構造は、できる限りにおいて非直線性と歪みのような問題を避けることができる。シグマデルタA/D変換器に固有の直線性のため、スプリアス受信は存在しない。高速なサンプリングレートはアンチエイリアシングフィルタに最低の条件しか課さないので有利である。本質的にデジタル機能であるため、これらの受信機は高密度に集積可能である。それゆえ、サイズの最小化、消費電力の最低化及び高い信頼性への潜在能力を秘めている。さらに、デジタル信号処理を単に変更するだけで、すべての標準規格に柔軟に対応できる可能性がある。加えて、フィードバックループの水平のシフタ605は2つの電圧レベル間を切り替えるだけなので、簡単な電気回路を必要とする自動利得制御を提供できる。必要な部品点数も少ないので、このタイプの受信機は低価格化の解決策でもある。
【0050】
ここに紹介した様々な受信機は、広帯域符号分割多元接続(W-CDMA)のような、広帯域受信機として使用可能である。これらはまた、移動体通信のすべての狭帯域標準規格においても使用できる。
【0051】
本願発明を特定の実施形態に関連づけて説明してきた。しかし、本願発明は、上述の好ましい実施形態以外の特定の形式に具現化できることは、当業者であればすぐに明白となろう。これは本願発明の範囲を逸脱せず具現されうる。
【0052】
例えば、図7は、本願発明の観点による他の受信機の構成のブロック図である。 図2において描かれた受信機のように、無線周波数信号(例えば、2GHz信号)は、アンチエイリアシングフィルタ701により受け取られて処理される。フィルタを通過した信号は、次に1ビットシグマデルタ変調器A/D変換器703に供給される。1ビットシグマデルタ変調器A/D変換器703からのデジタル出力は、IQ復調器705によりさらに処理される。しかし、図2のデジタルの逓減フィルタのところで、IQ復調器705からの同相出力(I)と直交出力(Q)とは、第1および第2のアナログローパスフィルタ707のうちの1つにそれぞれ供給される。IQ復調器705からの1ビットデータストリームは、デジタルとしても(もし出力ゲートの波形が考慮されるならば)アナログとしてもみなしうる。これらの信号は、個々のベースバンドにおけるI信号、Q信号及び量子化ノイズにより構成されている。従って、デジタルの逓減フィルタへの代案として、I信号とQ信号とに存在する量子化雑音は、第1の及び第2のアナログフィルタ707のそれぞれによって抑圧される。第1及び第2のフィルタ707出力信号は、ベースバンドにおけるI信号とQ信号の帯域幅だけを備えており、第1および第2の従来のアナログデジタル変換器709によって、低いレートでサンプリングできる。
【0053】
1ビットIQ復調器705を備えるシグマデルタA/D変換器の組み合わせは、線形直接変換とみなすことができる。デジタルの逓減フィルタの欠点は、I信号とQ信号がオフセットを持っていることである。しかし、このオフセットはデジタル信号処理によって削除できる。
【0054】
従って、好ましい実施形態は、単に説明のために役立てるべきものであり、どのような点のいても限定的なものとして考えられるべきものではない。本願発明の範囲は添付された請求項により与えられるものであり、上述の説明によって与えられるわけではない。そして、すべての変形例と均等物は本願の請求項の範囲に包含されうる。
【図面の簡単な説明】
本願発明の目的と利点は、以下の図面を参照しつつ詳細な説明を読むことで理解できよう。
【図1a】 シグマデルタ変調A/D変換器のブロック図である。
【図1b】 同一の変換器の等価モデルである。
【図2】 本発明の観点における、シグマデルタA/D変換手段を用いて無線周波数をサンプリングするデジタル受信機についての構成のブロック図である。
【図3】 サンプリング後の信号のスペクトルと量子化雑音を示したグラフである。
【図4a】 本発明の観点における、バンドパス逓減フィルタを備えたシグマデルタ変調器からの2つの時間シフトされたシーケンスをデジタル的にサブサンプリングすることによるIとQ成分の直接変換を伴うデジタル受信機の構成を示す図である。
【図4b】 本発明の観点における、バンドパス逓減フィルタを備えたシグマデルタ変調器からの2つの時間シフトされたシーケンスをデジタル的にサブサンプリングすることによるIとQ成分の直接変換を伴うデジタル受信機の構成を示す図である。
【図5】 本願発明の他の観点における、デジタル領域において2つの中間周波数を有するデジタルダブルスーパーヘテロダイン受信機についての構成のブロック図である。
【図6】 本願発明のさらに他の観点における、受信機に好適な、高速シグマデルタ変調A/D変換器の例示的なハードウエアの実現例を示す図である。
【図7】 本願発明の他の観点における、シグマデルタ変調A/D変換手段による無線周波数のサンプリングに基づいたデジタル受信機の実施形態を示したブロック図である。
Claims (21)
- 無線周波数を有する無線周波数信号を受信する受信手段と、
サンプリングレートに従って前記無線周波数信号をサンプリングし、そこから中間周波数におけるデジタル中間周波数信号を表す1ビットのデジタルサンプルを生成するシグマデルタアナログデジタル変換器と、
前記デジタル中間周波数信号から同相及び直交の位相サンプルを生成する復調器と
を含み、
前記中間周波数は、サンプリングレートの4分の1であり、
前記復調器は、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、コサイン結合信号を代表する第1のシーケンスとを結合することにより第1の結合信号を生成する第1の結合器と、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、サイン結合信号を代表する第2のシーケンスとを結合することにより第2の結合信号を生成する第2の結合器と、
前記第1の結合信号と前記第2の結合信号とを逓減して同相サンプルと直交サンプルとを生成する逓減手段と
を含み、
前記第1の結合器は、排他的論理和のゲートであり、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルを受信するために接続された第1の入力と、コサイン結合信号を代表する第1のシーケンスを受信するために接続された第2の入力とを含み、
前記第2の結合器は、排他的論理和のゲートであり、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルを受信するために接続された第1の入力と、サイン結合信号を代表する第2のシーケンスを受信するために接続された第2の入力とを含む
ことを特徴とする受信機。 - 前記サンプリングレートは、前記無線周波数信号内に存在する最大周波数の2倍より低いことを特徴とする請求項1に記載の受信機。
- 前記中間周波数は、前記無線周波数とサンプリングレートの最も近い高調波との差であることを特徴とする請求項1に記載の受信機。
- 無線周波数を有する無線周波数信号を受信する受信手段と、
サンプリングレートに従って前記無線周波数信号をサンプリングし、そこから中間周波数におけるデジタル中間周波数信号を表す1ビットのデジタルサンプルを生成するシグマデルタアナログデジタル変換器と、
前記デジタル中間周波数信号から同相及び直交の位相サンプルを生成する復調器と
を含み、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルを受信し、そこから第1および第2の逓減信号を生成する逓減手段と、
前記第1の逓減信号をフィルタリングし同相サンプルを生成する第1のバンドパスフィルタ手段と、
前記第2の逓減信号をフィルタリングし直交サンプルを生成する第2のバンドパスフィルタ手段と
を含み、
前記第1の逓減信号は前記1ビットデジタルサンプルに基づくものであり、
前記第2の逓減信号は前記1ビットデジタルサンプルを時間シフトしたサンプルであり、
前記第1および第2の逓減信号のそれぞれは、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルのN個ごとに一つ得られたサンプルであり、
前記1ビットデジタルサンプルを時間シフトしたサンプルは、サンプリングレートのΔnサイクルによって遅延された1ビットデジタルサンプルであることを特徴とする受信機。 - 前記逓減手段は、
サンプリングレートでもって前記1ビットデジタルサンプルを受信すべく接続されたシフトレジスタと、
相互にサンプリングレートのΔnサイクルによって時間シフトされた第1及び第2の逓減クロックを生成する手段と、
前記シフトレジスタからの出力を受信すべく接続されたデータ入力と、前記第1の逓減クロックを受信するために接続されたクロック入力と、前記第1の逓減信号を供給するための出力ポートとを含む第1のラッチと、
前記シフトレジスタからの出力を受信すべく接続されたデータ入力と、前記第2の逓減クロックを受信するために接続されたクロック入力と、前記第2の逓減信号を供給するための出力ポートとを含む第2のラッチと
を含み、
前記第1及び第2の逓減クロックのそれぞれは、サンプリングレートのN個のサイクルごとに一つのサイクルを生成するものであることを特徴とする請求項4に記載の受信機。 - 前記第1及び第2のバンドパスフィルタリング手段は、
少なくとも一つの前記第1又は第2の逓減信号を受信するために接続されたアドレスポートを含む少なくとも一つのアドレス指定が可能なメモリを含み、
前記アドレス指定が可能なメモリは、L個のフィルタ係数の付加的な組み合わせを保存し、前記L個のフィルタ係数の各組み合わせは、L個の受信した1ビットデジタルサンプルについて取りうる2L個の値の一つに対応することを特徴とする請求項5に記載の受信機。 - 前記第1及び第2のバンドパスフィルタリング手段は、
少なくとも一つの前記第1又は第2の逓減信号を受信するために接続されたアドレスポートを含む少なくとも一つのアドレス指定が可能なメモリを含み、
前記アドレス指定が可能なメモリは、L個のフィルタ係数の付加的な組み合わせを保存し、前記L個のフィルタ係数の各組み合わせは、L個の受信した1ビットデジタルサンプルについて取りうる2L個の値の一つに対応することを特徴とする請求項6に記載の受信機。 - 前記サンプリングレートは、前記無線周波数信号内に存在する最大周波数の2倍より低いことを特徴とする請求項4に記載の受信機。
- 前記中間周波数は、前記無線周波数とサンプリングレートの最も近い高調波との差であることを特徴とする請求項4に記載の受信機。
- 無線周波数を有する無線周波数信号を受信する受信手段と、
サンプリングレートに従って前記無線周波数信号をサンプリングし、そこから中間周波数におけるデジタル中間周波数信号を表す1ビットのデジタルサンプルを生成するシグマデルタアナログデジタル変換器と、
前記デジタル中間周波数信号から同相及び直交の位相サンプルを生成する復調器と
を含み、
前記中間周波数は、サンプリングレートの4分の1であり、
前記復調器は、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、コサイン結合信号を代表する第1のシーケンスとを結合することにより第1の結合信号を生成する第1の結合器と、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、サイン結合信号を代表する第2のシーケンスとを結合することにより第2の結合信号を生成する第2の結合器と、
同相信号と直交信号を生成すべく第1及び第2の結合信号をフィルタリングするアナログフィルタと、
前記同相信号と前記直交信号を同相サンプルと直交サンプルへと変換するアナログデジタル変換手段と
を含み、
前記第1の結合器は、排他的論理和のゲートであり、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルを受信するために接続された第1の入力と、コサイン結合信号を代表する第1のシーケンスを受信するために接続された第2の入力とを含み、
前記第2の結合器は、排他的論理和のゲートであり、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルを受信するために接続された第1の入力と、サイン結合信号を代表する第2のシーケンスを受信するために接続された第2の入力とを含む
ことを特徴とする受信機。 - 前記サンプリングレートは、前記無線周波数信号内に存在する最大周波数の2倍より低いことを特徴とする請求項10に記載の受信機。
- 前記中間周波数は、前記無線周波数とサンプリングレートの最も近い高調波との差であることを特徴とする請求項10に記載の受信機。
- 無線周波数を有する無線周波数信号を受信するステップと、
サンプリングレートに従って前記無線周波数信号をサンプリングし、そこから中間周波数におけるデジタル中間周波数信号を表す1ビットのデジタルサンプルを生成すべくシグマデルタアナログデジタル変換器を使用するステップと、
同相及び直交の位相サンプルを生成すべく前記デジタル中間周波数信号を復調するステップと
を含み、
前記中間周波数は、サンプリングレートの4分の1であり、
前記復調のステップにおいて、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、コサイン結合信号を代表する第1のシーケンスとを結合することにより第1の結合信号を生成するステップと、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、サイン結合信号を代表する第2のシーケンスとを結合することにより第2の結合信号を生成するステップと、
同相サンプルと直交サンプルとを生成すべく前記第1の結合信号と前記第2の結合信号とを逓減するステップと
を含み、
前記第1の結合信号を生成するステップは、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、コサイン結合信号を代表する第1のシーケンスとの間で排他的論理和の演算を施すステップを含み、
前記第2の結合信号を生成するステップは、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、サイン結合信号を代表する第2のシーケンスとの間で排 他的論理和の演算を施すステップを
含むことを特徴とする信号の受信方法。 - 前記サンプリングレートは、前記無線周波数信号内に存在する最大周波数の2倍より低いことを特徴とする請求項13に記載の受信方法。
- 前記中間周波数は、前記無線周波数とサンプリングレートの最も近い高調波との差であることを特徴とする請求項13に記載の受信方法。
- 無線周波数を有する無線周波数信号を受信するステップと、
サンプリングレートに従って前記無線周波数信号をサンプリングし、そこから中間周波数におけるデジタル中間周波数信号を表す1ビットのデジタルサンプルを生成すべくシグマデルタアナログデジタル変換器を使用するステップと、
同相及び直交の位相サンプルを生成すべく前記デジタル中間周波数信号を復調するステップと
を含み、
前記復調のステップは、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルを受信し、そこから第1および第2の逓減信号を生成するステップと、
前記第1の逓減信号をフィルタリングし同相サンプルを生成する第1のバンドパスフィルタリングのステップと、
前記第2の逓減信号をフィルタリングし直交サンプルを生成する第2のバンドパスフィルタリングのステップと
を含み、
前記第1の逓減信号は前記1ビットデジタルサンプルに基づくものであり、
前記第2の逓減信号は前記1ビットデジタルサンプルを時間シフトしたサンプルであり、
前記第1および第2の逓減信号のそれぞれは、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルのN個ごとに一つ得られたサンプルであり、
前記1ビットデジタルサンプルを時間シフトしたサンプルは、サンプリングレートのΔnサイクルによって遅延された1ビットデジタルサンプルであることを特徴とする受信方法。 - 前記サンプリングレートは、前記無線周波数信号内に存在する最大周波数の2倍より低いことを特徴とする請求項16に記載の受信方法。
- 前記中間周波数は、前記無線周波数とサンプリングレートの最も近い高調波との差であることを特徴とする請求項16に記載の受信方法。
- 無線周波数を有する無線周波数信号を受信するステップと、
サンプリングレートに従って前記無線周波数信号をサンプリングし、そこから中間周波数におけるデジタル中間周波数信号を表す1ビットのデジタルサンプルを生成すべくシグマデルタアナログデジタル変換器を使用するステップと、
同相及び直交の位相サンプルを生成すべく前記デジタル中間周波数信号を復調するステップと
を含み、
前記中間周波数は、サンプリングレートの4分の1であり、
前記復調のステップは、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、コサイン結合信号を代表する第1のシーケンスとを結合することにより第1の結合信号を生成するステップと、
前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、サイン結合信号を代表する第2のシーケンスとを結合することにより第2の結合信号を生成するステップと、
同相信号と直交信号を生成すべく第1及び第2の結合信号をフィルタリングするアナログフィルタを使用するステップと、
前記同相信号と前記直交信号を同相サンプルと直交サンプルへと変換するステップと
を含み、
前記第1の結合信号を生成するステップは、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、コサイン結合信号を代表する第1のシーケンスとの間で排他的論理和の演算を施すステップを含み、
前記第2の結合信号を生成するステップは、前記デジタル中間周波数信号を代表する前記1ビットデジタルサンプルと、サイン結合信号を代表する第2のシーケンスとの間で排他的論理和の演算を施すステップを含むことを特徴とする受信方法。 - 前記サンプリングレートは、前記無線周波数信号内に存在する最大周波数の2倍より低いことを特徴とする請求項19に記載の受信方法。
- 前記中間周波数は、前記無線周波数とサンプリングレートの最も近い高調波との差であることを特徴とする請求項19に記載の受信方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/131,205 | 1998-08-07 | ||
US09/131,205 US6459743B1 (en) | 1998-08-07 | 1998-08-07 | Digital reception with radio frequency sampling |
PCT/EP1999/005005 WO2000008764A1 (en) | 1998-08-07 | 1999-07-15 | Digital reception with radio frequency sampling |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002522942A JP2002522942A (ja) | 2002-07-23 |
JP2002522942A5 JP2002522942A5 (ja) | 2006-09-07 |
JP4213348B2 true JP4213348B2 (ja) | 2009-01-21 |
Family
ID=22448392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000564302A Expired - Fee Related JP4213348B2 (ja) | 1998-08-07 | 1999-07-15 | 無線周波数のサンプリングを伴うデジタル受信 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6459743B1 (ja) |
EP (1) | EP1103100A1 (ja) |
JP (1) | JP4213348B2 (ja) |
KR (1) | KR20010072299A (ja) |
CN (1) | CN1138345C (ja) |
AR (1) | AR020139A1 (ja) |
AU (1) | AU5038199A (ja) |
CA (1) | CA2339798A1 (ja) |
TW (1) | TW431073B (ja) |
WO (1) | WO2000008764A1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6748025B1 (en) * | 1999-02-02 | 2004-06-08 | Technoconcepts, Inc. | Direct conversion delta-sigma receiver |
US6922555B1 (en) * | 1999-09-02 | 2005-07-26 | Koninklijke Philips Electronics N.V. | Phase interpolation receiver for angle modulated RF signals |
US7245651B1 (en) * | 1999-12-20 | 2007-07-17 | Intel Corporation | Dual mode filter for mobile telecommunications |
US6683905B1 (en) * | 2000-04-17 | 2004-01-27 | Rf Micro Devices, Inc. | Dual-mode receiver |
GB2362279B (en) | 2000-05-12 | 2004-12-29 | Global Silicon Ltd | Radio receiver |
US6639946B2 (en) * | 2000-12-01 | 2003-10-28 | International Business Machines Corporation | Sigma delta modulator with SAW filter |
WO2002095972A1 (en) * | 2001-05-25 | 2002-11-28 | The National University Of Singapore | Sigma-delta modulation code division multiple-access receiver |
US7072418B2 (en) | 2001-09-18 | 2006-07-04 | Thomson Licensing | Method and apparatus for performing Nyquist folding frequency modulation |
GB2405061B (en) | 2001-12-05 | 2005-05-18 | Matsushita Electric Ind Co Ltd | Multirate digital transceiver |
TW579498B (en) * | 2001-12-19 | 2004-03-11 | Via Tech Inc | Method for data recovery with lower sampling frequency and related apparatus |
KR100454483B1 (ko) * | 2002-03-04 | 2004-10-28 | 삼성전자주식회사 | 아이/큐 복조장치 및 그의 아이/큐 신호생성방법 |
US7373119B2 (en) | 2002-03-07 | 2008-05-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for analog-to-digital conversion |
US7173980B2 (en) * | 2002-09-20 | 2007-02-06 | Ditrans Ip, Inc. | Complex-IF digital receiver |
US7190288B2 (en) * | 2003-06-27 | 2007-03-13 | Northrop Grumman Corp. | Look-up table delta-sigma conversion |
US7006023B2 (en) * | 2003-09-12 | 2006-02-28 | Texas Instruments Inc. | Sigma-delta modulator with passive bandpass loop filter |
US7126516B2 (en) | 2004-02-28 | 2006-10-24 | Lucent Technologies Inc. | Bandpass delta-sigma analog-to-digital converters |
WO2006023726A1 (en) * | 2004-08-19 | 2006-03-02 | Intrinsix Corporation | Hybrid heterodyne transmitters and receivers |
FR2885467B1 (fr) * | 2005-05-04 | 2007-08-24 | St Microelectronics Rousset | Dispositif de reception numerique base sur un comparateur en entree |
US7660341B2 (en) * | 2005-05-04 | 2010-02-09 | Stmicroelectronics (Rousset) Sas | Receiver device suited to a transmission system using a direct sequence spread spectrum |
WO2007120400A1 (en) | 2006-04-16 | 2007-10-25 | Intrinsix Corporation | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters |
KR100924172B1 (ko) * | 2006-12-08 | 2009-10-28 | 한국전자통신연구원 | 가변 대역폭 무선채널 측정 방법 및 이를 위한 송수신장치 |
US8369820B2 (en) * | 2007-09-05 | 2013-02-05 | General Instrument Corporation | Frequency multiplier device |
US8260145B2 (en) * | 2008-03-12 | 2012-09-04 | Deepnarayan Gupta | Digital radio frequency tranceiver system and method |
CN102171961A (zh) * | 2008-09-30 | 2011-08-31 | 诺基亚西门子通信公司 | 用于信号处理的方法和设备以及包括这种设备的通信系统 |
US8625726B2 (en) | 2011-09-15 | 2014-01-07 | The Boeing Company | Low power radio frequency to digital receiver |
WO2013080314A1 (ja) * | 2011-11-30 | 2013-06-06 | 株式会社日立製作所 | 無線通信システム、受信機、昇降機制御システムおよび変電設備制御システム |
KR101764225B1 (ko) | 2011-12-14 | 2017-08-07 | 한국전자통신연구원 | 디지털 rf 수신기 |
US9209844B2 (en) | 2012-01-11 | 2015-12-08 | Electronics And Telecommunications Research Institute | Subsampling receiver using interstage off-chip RF band pass filter |
US8687739B1 (en) * | 2012-12-12 | 2014-04-01 | Phuong Huynh | Quadrature bandpass-sampling RF receiver |
EP2984498B1 (en) | 2013-04-09 | 2023-06-07 | Koninklijke Philips N.V. | Radio frequency antenna device for generating a digital magnetic resonance information signal |
TWI539759B (zh) | 2014-09-12 | 2016-06-21 | 奇景光電股份有限公司 | 不具降頻器的連續時間三角積分類比至數位接收器 |
US10680863B2 (en) * | 2015-03-31 | 2020-06-09 | Sony Corporation | Modulation apparatus |
US9985608B2 (en) | 2015-09-24 | 2018-05-29 | Analog Devices Global | Small area and low power IIR filter structure |
US10082565B2 (en) | 2016-03-31 | 2018-09-25 | Butterfly Network, Inc. | Multilevel bipolar pulser |
US9778348B1 (en) | 2016-03-31 | 2017-10-03 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
CN110311695B (zh) * | 2019-03-26 | 2021-04-13 | 中国科学院上海微系统与信息技术研究所 | 一种无线通信全数字射频接收装置 |
US11569856B2 (en) | 2020-12-07 | 2023-01-31 | Electronics And Telecommunications Research Institute | Method and apparatus for receiving periodic band-limited signal |
US12009831B2 (en) * | 2021-05-28 | 2024-06-11 | Nxp Usa, Inc. | System having an analog to digital converter (ADC) and a digital signal processor |
CN113746430B (zh) * | 2021-08-27 | 2024-08-02 | 山西宇翔信息技术有限公司 | 信号处理方法和装置 |
US20240039551A1 (en) * | 2022-07-31 | 2024-02-01 | Texas Instruments Incorporated | Non-pll, 1-wire, asynchronous oversampling of delta-sigma adc bitstream |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893316A (en) * | 1985-04-04 | 1990-01-09 | Motorola, Inc. | Digital radio frequency receiver |
FR2680063B1 (fr) | 1991-08-02 | 1998-01-30 | Ireste Universite Nantes | Demodulateur numerique en quadrature. |
WO1994005087A1 (en) * | 1992-08-25 | 1994-03-03 | Wireless Access, Inc. | A direct conversion receiver for multiple protocols |
FR2702902B1 (fr) * | 1993-03-15 | 1995-04-21 | Alcatel Radiotelephone | Récepteur numérique à fréquence intermédiaire et procédé de filtrage en bande de base mis en Óoeuvre dans ce récepteur. |
US5375146A (en) * | 1993-05-06 | 1994-12-20 | Comsat Corporation | Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters |
FI107855B (fi) * | 1993-09-10 | 2001-10-15 | Nokia Mobile Phones Ltd | Vt-signaalin demodulointi sigma-delta-muuntimella |
US5442353A (en) | 1993-10-25 | 1995-08-15 | Motorola, Inc. | Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same |
JP3310114B2 (ja) * | 1994-09-14 | 2002-07-29 | 株式会社東芝 | 周波数変換機能を有するa/d変換装置およびこれを用いた無線機 |
US5757867A (en) | 1995-03-30 | 1998-05-26 | The United States Of America As Represented By The Secretary Of The Navy | Digital mixing to baseband decimation filter |
US5621345A (en) | 1995-04-07 | 1997-04-15 | Analog Devices, Inc. | In-phase and quadrature sampling circuit |
US5504455A (en) * | 1995-05-16 | 1996-04-02 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of National Defence Of Her Majesty's Canadian Government | Efficient digital quadrature demodulator |
US5787125A (en) * | 1996-05-06 | 1998-07-28 | Motorola, Inc. | Apparatus for deriving in-phase and quadrature-phase baseband signals from a communication signal |
US5952947A (en) * | 1997-09-09 | 1999-09-14 | Raytheon Company | Flexible and programmable delta-sigma analog signal converter |
US5910752A (en) * | 1997-12-09 | 1999-06-08 | Qualcomm Incorporated | Frequency demodulator with resampled output |
US6005506A (en) * | 1997-12-09 | 1999-12-21 | Qualcomm, Incorporated | Receiver with sigma-delta analog-to-digital converter for sampling a received signal |
-
1998
- 1998-08-07 US US09/131,205 patent/US6459743B1/en not_active Expired - Lifetime
-
1999
- 1999-07-15 WO PCT/EP1999/005005 patent/WO2000008764A1/en not_active Application Discontinuation
- 1999-07-15 JP JP2000564302A patent/JP4213348B2/ja not_active Expired - Fee Related
- 1999-07-15 AU AU50381/99A patent/AU5038199A/en not_active Abandoned
- 1999-07-15 CA CA002339798A patent/CA2339798A1/en not_active Abandoned
- 1999-07-15 KR KR1020017001593A patent/KR20010072299A/ko not_active Application Discontinuation
- 1999-07-15 CN CNB998105058A patent/CN1138345C/zh not_active Expired - Fee Related
- 1999-07-15 EP EP99934701A patent/EP1103100A1/en not_active Ceased
- 1999-08-04 TW TW088113309A patent/TW431073B/zh not_active IP Right Cessation
- 1999-08-06 AR ARP990103958A patent/AR020139A1/es not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CN1138345C (zh) | 2004-02-11 |
CA2339798A1 (en) | 2000-02-17 |
US6459743B1 (en) | 2002-10-01 |
EP1103100A1 (en) | 2001-05-30 |
JP2002522942A (ja) | 2002-07-23 |
KR20010072299A (ko) | 2001-07-31 |
WO2000008764A1 (en) | 2000-02-17 |
AU5038199A (en) | 2000-02-28 |
TW431073B (en) | 2001-04-21 |
CN1317169A (zh) | 2001-10-10 |
AR020139A1 (es) | 2002-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4213348B2 (ja) | 無線周波数のサンプリングを伴うデジタル受信 | |
US8379760B2 (en) | Hybrid heterodyne transmitters and receivers | |
US5619536A (en) | Digital superheterodyne receiver and baseband filter method used therein | |
US6243430B1 (en) | Noise cancellation circuit in a quadrature downconverter | |
Patel et al. | Bandpass sampling for software radio receivers, and the effect of oversampling on aperture jitter | |
US6104764A (en) | Radio receiving apparatus for receiving communication signals of different bandwidths | |
US6748025B1 (en) | Direct conversion delta-sigma receiver | |
FI114421B (fi) | Laite taajuudenmuunnoksen suorittamiseksi viestintäjärjestelmässä | |
US20080026717A1 (en) | Bandpass-sampling delta-sigma communication receiver | |
JP4004951B2 (ja) | 無線受信機 | |
US20080025437A1 (en) | Quadrature bandpass-sampling delta-sigma communication receiver | |
JP2002374181A (ja) | サブサンプリング無線周波受信機アーキテクチャ | |
JP4836041B2 (ja) | Rf信号をサンプリングするための方法及び装置 | |
US6683905B1 (en) | Dual-mode receiver | |
US7190293B2 (en) | Sigma-delta analog-to-digital converter and method for reducing harmonics | |
US7634247B2 (en) | Method of sampling an analogue radiofrequency signal | |
JP3628463B2 (ja) | デルタシグマ型a/d変換器 | |
KR100377197B1 (ko) | 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치 및그 방법 | |
Park et al. | A 5-MHz IF digital fm demodulator | |
JP2000068839A (ja) | シグマデルタ型a/d変換器、復調器、受信機及びディスク装置 | |
Yang | Low-power oversampled signal processing for digital radio receivers. | |
EP1195019A1 (en) | Direct conversion delta-sigma receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060711 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081017 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |