JPH11312978A - データ変換装置 - Google Patents
データ変換装置Info
- Publication number
- JPH11312978A JPH11312978A JP10118369A JP11836998A JPH11312978A JP H11312978 A JPH11312978 A JP H11312978A JP 10118369 A JP10118369 A JP 10118369A JP 11836998 A JP11836998 A JP 11836998A JP H11312978 A JPH11312978 A JP H11312978A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- data
- analog signal
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/26—Devices for calling a subscriber
- H04M1/30—Devices which can set up and transmit only one digit at a time
- H04M1/50—Devices which can set up and transmit only one digit at a time by generating or selecting currents of predetermined frequencies or combinations of frequencies
- H04M1/505—Devices which can set up and transmit only one digit at a time by generating or selecting currents of predetermined frequencies or combinations of frequencies signals generated in digital form
Abstract
(57)【要約】
【課題】 ハードウェアの増大を防いだ２成分以上のデ
ジタルデータを合成して１つのアナログ信号を出力する
データ変換装置を提供する。 【解決手段】 データ変換装置は２成分以上のデルタモ
ジュレーション方式又は適応型デルタモジュレーション
方式のデジタルデータ１、２・・・Ｎを合成して１つの
アナログ信号ＯＵＴを出力するものである。そのため、
データ変換装置は前記各成分のデジタルデータを時分割
で選択するスイッチセレクト回路１０、１１と、スイッ
チセレクト回路１０、１１の出力によって電流を変化さ
せる電流源１２、１３、１４と、電流源１２、１３、１
４から出力される電流を積分してアナログ信号ＯＵＴを
出力する積分回路１５とを備えている。
ジタルデータを合成して１つのアナログ信号を出力する
データ変換装置を提供する。 【解決手段】 データ変換装置は２成分以上のデルタモ
ジュレーション方式又は適応型デルタモジュレーション
方式のデジタルデータ１、２・・・Ｎを合成して１つの
アナログ信号ＯＵＴを出力するものである。そのため、
データ変換装置は前記各成分のデジタルデータを時分割
で選択するスイッチセレクト回路１０、１１と、スイッ
チセレクト回路１０、１１の出力によって電流を変化さ
せる電流源１２、１３、１４と、電流源１２、１３、１
４から出力される電流を積分してアナログ信号ＯＵＴを
出力する積分回路１５とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明はプッシュホンのＤＴ
ＭＦ（Dual Tone Multi-Frequency）等のように２成分
以上のデジタルデータを合成して１つのアナログ信号を
出力するときに用いられるデータ変換装置に関する。
ＭＦ（Dual Tone Multi-Frequency）等のように２成分
以上のデジタルデータを合成して１つのアナログ信号を
出力するときに用いられるデータ変換装置に関する。
【０００２】
【従来の技術】従来のデータ変換装置の例を図４及び図
５に示す。図４及び図５はいずれも１ｋＨｚデジタルデ
ータ２０、１０ｋＨｚデジタルデータ２１と、１００ｋ
Ｈｚデジタルデータ２２を合成して信号ＯＵＴを得るデ
ータ変換装置のブロック図である。
５に示す。図４及び図５はいずれも１ｋＨｚデジタルデ
ータ２０、１０ｋＨｚデジタルデータ２１と、１００ｋ
Ｈｚデジタルデータ２２を合成して信号ＯＵＴを得るデ
ータ変換装置のブロック図である。
【０００３】図４において、１ｋＨｚのデジタルデータ
２０はＤＡ変換器２３でアナログ信号に変換される。そ
して、増幅回路２６でＤＡ変換器２３より出力されるア
ナログ信号が一定の増幅度で増幅されて加算回路２９に
入力される。１０ｋＨｚのデジタルデータ２１はＤＡ変
換器２４でアナログ信号に変換され、さらに、増幅回路
２７でそのアナログ信号が増幅されてから加算回路２９
に入力される。１００ｋＨｚデジタルデータ２２はＤＡ
変換器２５でアナログ信号に変換され、さらに、増幅回
路２８で増幅されてから加算回路２９に入力される。加
算回路２９は増幅回路２６、２７、２８から入力される
各アナログ信号を加算することにより信号の合成を行
い、１つのアナログ信号ＯＵＴを出力する。
２０はＤＡ変換器２３でアナログ信号に変換される。そ
して、増幅回路２６でＤＡ変換器２３より出力されるア
ナログ信号が一定の増幅度で増幅されて加算回路２９に
入力される。１０ｋＨｚのデジタルデータ２１はＤＡ変
換器２４でアナログ信号に変換され、さらに、増幅回路
２７でそのアナログ信号が増幅されてから加算回路２９
に入力される。１００ｋＨｚデジタルデータ２２はＤＡ
変換器２５でアナログ信号に変換され、さらに、増幅回
路２８で増幅されてから加算回路２９に入力される。加
算回路２９は増幅回路２６、２７、２８から入力される
各アナログ信号を加算することにより信号の合成を行
い、１つのアナログ信号ＯＵＴを出力する。
【０００４】一方、図５において、１ｋＨｚのデジタル
データ２０は乗算器３０でデジタルデータのときに一定
の増幅度が得られるように乗算され、Ｎビット加算器３
３に入力される。１０ｋＨｚデジタルデータ２１は乗算
器３１で乗算され、Ｎビット加算器３３に入力される。
１００ｋＨｚデジタルデータ２２は乗算器３２で乗算さ
れ、Ｎビット加算器３３に入力される。Ｎビット加算器
３３は乗算器３０、３１、３２から入力される各デジタ
ルデータの加算を行い、加算結果をＤＡ変換器３４に出
力する。そして、ＤＡ変換器３４は入力されるデジタル
データをアナログ信号に変換して、１つのアナログ信号
ＯＵＴを出力する。このようにして図４及び図５に示す
データ変換装置で得られるアナログ信号ＯＵＴは３成分
のデジタルデータ２０、２１、２２がそれぞれの周波数
で合成され、１つのアナログ信号として通信回線やバス
等に送り出される。
データ２０は乗算器３０でデジタルデータのときに一定
の増幅度が得られるように乗算され、Ｎビット加算器３
３に入力される。１０ｋＨｚデジタルデータ２１は乗算
器３１で乗算され、Ｎビット加算器３３に入力される。
１００ｋＨｚデジタルデータ２２は乗算器３２で乗算さ
れ、Ｎビット加算器３３に入力される。Ｎビット加算器
３３は乗算器３０、３１、３２から入力される各デジタ
ルデータの加算を行い、加算結果をＤＡ変換器３４に出
力する。そして、ＤＡ変換器３４は入力されるデジタル
データをアナログ信号に変換して、１つのアナログ信号
ＯＵＴを出力する。このようにして図４及び図５に示す
データ変換装置で得られるアナログ信号ＯＵＴは３成分
のデジタルデータ２０、２１、２２がそれぞれの周波数
で合成され、１つのアナログ信号として通信回線やバス
等に送り出される。
【０００５】
【発明が解決しようとする課題】しかしながら、図４又
は図５に示す上記従来のデータ変換装置では、複数成分
のデジタルデータを合成するときに、図４に示すデータ
変換装置では各信号成分ごとに一定の増幅度が得られる
ようにＤＡ変換器２３、２４、２５が必要となってお
り、一方、図５に示すデータ変換装置では各信号成分ご
とに乗算器３０、３１、３２が必要となっていた。した
がって、上記従来のデータ変換装置では、ハードウェア
で構成するとハードウェアが増大するという問題があっ
た。また、ソフトウェアで処理を行うようにしても処理
が増大するという問題があった。
は図５に示す上記従来のデータ変換装置では、複数成分
のデジタルデータを合成するときに、図４に示すデータ
変換装置では各信号成分ごとに一定の増幅度が得られる
ようにＤＡ変換器２３、２４、２５が必要となってお
り、一方、図５に示すデータ変換装置では各信号成分ご
とに乗算器３０、３１、３２が必要となっていた。した
がって、上記従来のデータ変換装置では、ハードウェア
で構成するとハードウェアが増大するという問題があっ
た。また、ソフトウェアで処理を行うようにしても処理
が増大するという問題があった。
【０００６】本発明は上記課題を解決するもので、ハー
ドウェアの増大を防いだ２成分以上のデジタルデータを
合成して１つのアナログ信号を出力するデータ変換装置
を提供することを目的とする。
ドウェアの増大を防いだ２成分以上のデジタルデータを
合成して１つのアナログ信号を出力するデータ変換装置
を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、２成分以上のデジタルデータを合成し
て１つのアナログ信号を出力するデータ変換装置におい
て、前記デジタルデータをデルタモジュレーション方式
又は適応型デルタモジュレーション方式とするととも
に、前記各成分のデジタルデータを時分割で選択するス
イッチセレクト回路と、前記スイッチセレクト回路の出
力に基づいて電流を変化させる電流源と、前記電流を積
分して前記アナログ信号とする積分回路とを備えるよう
にしている。
に、本発明では、２成分以上のデジタルデータを合成し
て１つのアナログ信号を出力するデータ変換装置におい
て、前記デジタルデータをデルタモジュレーション方式
又は適応型デルタモジュレーション方式とするととも
に、前記各成分のデジタルデータを時分割で選択するス
イッチセレクト回路と、前記スイッチセレクト回路の出
力に基づいて電流を変化させる電流源と、前記電流を積
分して前記アナログ信号とする積分回路とを備えるよう
にしている。
【０００８】このような構成によると、データ変換装置
は入力される２成分以上のデジタルデータをスイッチセ
レクト回路で例えばタイミングジェネレータを用いるこ
とによって時分割で切り替えるように選択する。デジタ
ルデータはデルタモジュレーション方式又は適応型デル
タモジュレーション方式の信号であるので、スイッチセ
レクト回路の出力によって電流源では出力する電流を変
化させる。例えば、電流源では出力する電流の向きを変
えることが行われる。そして、電流源より出力される電
流を積分回路で積分することによってアナログ信号を出
力する。これにより、データ変換装置は２成分以上のデ
ジタルデータを合成して１つのアナログ信号を出力する
ことができる。
は入力される２成分以上のデジタルデータをスイッチセ
レクト回路で例えばタイミングジェネレータを用いるこ
とによって時分割で切り替えるように選択する。デジタ
ルデータはデルタモジュレーション方式又は適応型デル
タモジュレーション方式の信号であるので、スイッチセ
レクト回路の出力によって電流源では出力する電流を変
化させる。例えば、電流源では出力する電流の向きを変
えることが行われる。そして、電流源より出力される電
流を積分回路で積分することによってアナログ信号を出
力する。これにより、データ変換装置は２成分以上のデ
ジタルデータを合成して１つのアナログ信号を出力する
ことができる。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態につい
て説明する。図１はＮ成分のデジタルデータを合成する
データ変換装置である。Ｎ種類のデジタルデータ１、
２、３・・・Ｎはそれぞれデルタモジュレーション方式
による１ビットデータが連続したデータである。そし
て、スイッチ１０はタイミングジェネレータ１１より出
力されるスイッチセレクト信号Ｓｅに基づいてそれぞれ
デジタルデータ１、２、３・・・Ｎのうち１つを選択し
て、次段のスイッチ１４へコントロール信号として出力
する。また、タイミングジェネレータ１１はデジタルデ
ータ１、２、３・・・ＮのサンプリングクロックＣＫを
出力する。
て説明する。図１はＮ成分のデジタルデータを合成する
データ変換装置である。Ｎ種類のデジタルデータ１、
２、３・・・Ｎはそれぞれデルタモジュレーション方式
による１ビットデータが連続したデータである。そし
て、スイッチ１０はタイミングジェネレータ１１より出
力されるスイッチセレクト信号Ｓｅに基づいてそれぞれ
デジタルデータ１、２、３・・・Ｎのうち１つを選択し
て、次段のスイッチ１４へコントロール信号として出力
する。また、タイミングジェネレータ１１はデジタルデ
ータ１、２、３・・・ＮのサンプリングクロックＣＫを
出力する。
【００１０】スイッチセレクト信号Ｓｅは後述のように
サンプリングクロックＣＫの１周期の期間をその合成割
合に応じた時間幅で時分割してデータを選択するように
なっている。スイッチ１０及びタイミングジェネレータ
１１は各成分のデジタルデータを時分割で選択するスイ
ッチセレクト回路である。
サンプリングクロックＣＫの１周期の期間をその合成割
合に応じた時間幅で時分割してデータを選択するように
なっている。スイッチ１０及びタイミングジェネレータ
１１は各成分のデジタルデータを時分割で選択するスイ
ッチセレクト回路である。
【００１１】スイッチ１４は電源電圧に接続された定電
流源回路１２とグランドレベルに接続された定電流源回
路１３のいずれか一方を選択するものでその選択は前述
のように前記スイッチセレクト回路の出力に基づいてい
る。定電流源回路１２、１３及びスイッチ１４は前記ス
イッチセレクト回路の出力に基づいて電流を変化させる
電流源である。例えば、コントロール信号の値が１のと
きにはスイッチ１４は定電流源回路１２に接続し、矢印
Ｇの向きに電流を出力する。一方、コントロール信号の
値が０のときにはスイッチ１４は定電流源回路１３に接
続し、矢印Ｇとは逆向きに電流を流す。
流源回路１２とグランドレベルに接続された定電流源回
路１３のいずれか一方を選択するものでその選択は前述
のように前記スイッチセレクト回路の出力に基づいてい
る。定電流源回路１２、１３及びスイッチ１４は前記ス
イッチセレクト回路の出力に基づいて電流を変化させる
電流源である。例えば、コントロール信号の値が１のと
きにはスイッチ１４は定電流源回路１２に接続し、矢印
Ｇの向きに電流を出力する。一方、コントロール信号の
値が０のときにはスイッチ１４は定電流源回路１３に接
続し、矢印Ｇとは逆向きに電流を流す。
【００１２】そして、前記電流源から出力される電流を
積分回路１５で積分し、積分結果を１つのアナログ信号
ＯＵＴとしてデータ変換装置より出力する。積分回路１
５は演算増幅器１７とコンデンサ１６とから成る。前記
電流源から出力される電流は演算増幅器１７の反転入力
端子（−）に入力される。演算増幅器１７の非反転入力
端子（＋）は接地されている。コンデンサ１６の一端は
演算増幅器１７の出力側に、他端は反転入力端子（−）
に接続されている。以上のような構成により、データ変
換装置は複数成分のデルタモジュレーション方式のデジ
タルデータをスイッチセレクト回路の選択時間幅に応じ
た割合で合成して１つのアナログ信号を出力する。
積分回路１５で積分し、積分結果を１つのアナログ信号
ＯＵＴとしてデータ変換装置より出力する。積分回路１
５は演算増幅器１７とコンデンサ１６とから成る。前記
電流源から出力される電流は演算増幅器１７の反転入力
端子（−）に入力される。演算増幅器１７の非反転入力
端子（＋）は接地されている。コンデンサ１６の一端は
演算増幅器１７の出力側に、他端は反転入力端子（−）
に接続されている。以上のような構成により、データ変
換装置は複数成分のデルタモジュレーション方式のデジ
タルデータをスイッチセレクト回路の選択時間幅に応じ
た割合で合成して１つのアナログ信号を出力する。
【００１３】次に、時分割の具体例について説明する。
まず、図２に２成分のデジタルデータ１、３を５０％ず
つ合成する場合を示す。各デジタルデータは上述のよう
にデルタモジュレーション方式により形成された１ビッ
トデータが連続するデータなので特定の時間における値
はそれぞれ１又は０である。前記スイッチセレクト回路
では、所定のサンプリングタイムにおける各デジタルデ
ータの値は１又は０なので１サンプルクロックの期間Ｋ
を５０％ずつに２分割してその期間Ｋの前半ではデジタ
ルデータ１を選択し、その期間Ｋの後半ではデジタルデ
ータ３を選択する。このように、１サンプルクロックの
期間Ｋを２分割してデータを切り替えるようにしている
ので２成分のデジタルデータが合成されたアナログ信号
ＯＵＴが得られるようになっている。
まず、図２に２成分のデジタルデータ１、３を５０％ず
つ合成する場合を示す。各デジタルデータは上述のよう
にデルタモジュレーション方式により形成された１ビッ
トデータが連続するデータなので特定の時間における値
はそれぞれ１又は０である。前記スイッチセレクト回路
では、所定のサンプリングタイムにおける各デジタルデ
ータの値は１又は０なので１サンプルクロックの期間Ｋ
を５０％ずつに２分割してその期間Ｋの前半ではデジタ
ルデータ１を選択し、その期間Ｋの後半ではデジタルデ
ータ３を選択する。このように、１サンプルクロックの
期間Ｋを２分割してデータを切り替えるようにしている
ので２成分のデジタルデータが合成されたアナログ信号
ＯＵＴが得られるようになっている。
【００１４】次に、図３にデジタルデータ１、２、３を
他の割合で時分割合成する場合を示す。１サンプルクロ
ックの期間Ｋの前半の５０％ではデジタルデータ１を選
択する。そして、後半の５０％をさらに２５％ずつに分
割してデジタルデータ２、３をそれぞれ選択する。これ
により、データ変換装置は３成分のデジタルデータ１、
２、３をそれぞれ５０％、２５％、２５％の割合で合成
して信号ＯＵＴを出力することができる。タイミングジ
ェネレータ１１はクロックＣＫによる周期を図２や図３
に示すように必要とされる割合に応じた時間幅に時分割
するようにセレクト信号Ｓｅを出力する。
他の割合で時分割合成する場合を示す。１サンプルクロ
ックの期間Ｋの前半の５０％ではデジタルデータ１を選
択する。そして、後半の５０％をさらに２５％ずつに分
割してデジタルデータ２、３をそれぞれ選択する。これ
により、データ変換装置は３成分のデジタルデータ１、
２、３をそれぞれ５０％、２５％、２５％の割合で合成
して信号ＯＵＴを出力することができる。タイミングジ
ェネレータ１１はクロックＣＫによる周期を図２や図３
に示すように必要とされる割合に応じた時間幅に時分割
するようにセレクト信号Ｓｅを出力する。
【００１５】以上説明したように本実施形態によれば、
データ変換装置はＮ成分までのデジタルデータをスイッ
チ１０とタイミングジェネレータ１１から成るスイッチ
セレクト回路で時分割でデータの選択を行い、電流源で
電流の合成を行い、積分回路で電流を積分してアナログ
信号ＯＵＴを出力する。なお、プッシュホン回線のＤＴ
ＭＦ等ではデータ変換装置は２成分のデジタルデータを
合成すればよい。
データ変換装置はＮ成分までのデジタルデータをスイッ
チ１０とタイミングジェネレータ１１から成るスイッチ
セレクト回路で時分割でデータの選択を行い、電流源で
電流の合成を行い、積分回路で電流を積分してアナログ
信号ＯＵＴを出力する。なお、プッシュホン回線のＤＴ
ＭＦ等ではデータ変換装置は２成分のデジタルデータを
合成すればよい。
【００１６】また、本実施形態のデータ変換装置の特性
として１サンプリングクロック内でスイッチセレクト回
路で選択されている時間が長くなっているデジタルデー
タほど信号ＯＵＴのそのデータに応じた割合が大きくな
る。例えば図３において、デジタルデータ１、２、３の
うちデジタルデータ１はサンプリングクロックＣＫの１
周期の期間Ｋの５０％を占め、残りのデジタルデータ
２、３は期間Ｋの２５％ずつを占めているので、信号Ｏ
ＵＴはデジタルデータ２、３よりもデジタルデータ１に
応じた信号成分の割合が最も大きくなる。このように、
各成分の増幅度の設定を増幅回路や乗算器等を用いなく
てもスイッチ１０とタイミングジェネレータ１１から成
るスイッチセレクト回路で時分割のタイミングを調整す
るだけで行うことができる。
として１サンプリングクロック内でスイッチセレクト回
路で選択されている時間が長くなっているデジタルデー
タほど信号ＯＵＴのそのデータに応じた割合が大きくな
る。例えば図３において、デジタルデータ１、２、３の
うちデジタルデータ１はサンプリングクロックＣＫの１
周期の期間Ｋの５０％を占め、残りのデジタルデータ
２、３は期間Ｋの２５％ずつを占めているので、信号Ｏ
ＵＴはデジタルデータ２、３よりもデジタルデータ１に
応じた信号成分の割合が最も大きくなる。このように、
各成分の増幅度の設定を増幅回路や乗算器等を用いなく
てもスイッチ１０とタイミングジェネレータ１１から成
るスイッチセレクト回路で時分割のタイミングを調整す
るだけで行うことができる。
【００１７】なお、本実施形態ではデルタモジュレーシ
ョン方式のデジタルデータを合成するデータ変換装置で
あったが、適応型デルタモジュレーション方式のデジタ
ルデータの場合にも、電流源を適応型デルタモジュレー
ション方式に応じて電流の大きさ等を制御し、さらにこ
の電流源より出力される電流を積分回路で積分すること
によって適応型デルタモジュレーション方式の信号を合
成して１つのアナログ信号を出力することが可能とな
る。
ョン方式のデジタルデータを合成するデータ変換装置で
あったが、適応型デルタモジュレーション方式のデジタ
ルデータの場合にも、電流源を適応型デルタモジュレー
ション方式に応じて電流の大きさ等を制御し、さらにこ
の電流源より出力される電流を積分回路で積分すること
によって適応型デルタモジュレーション方式の信号を合
成して１つのアナログ信号を出力することが可能とな
る。
【００１８】
【発明の効果】以上説明したように本発明によれば、デ
ータ変換装置は２以上成分のデジタルデータをスイッチ
セレクト回路で時分割で選択し、選択された信号によっ
て電流源では出力する電流を変化させ、前記電流源から
出力される電流を積分回路で積分して１つのアナログ信
号を出力する。さらに、スイッチセレクト回路では時分
割のタイミング制御によって各デジタルデータについて
増幅度の設定を行うことができるので、上記従来のデー
タ変換装置（図４、図５）のようにＤＡ変換器や乗算器
をデジタルデータの各成分ごとに設ける必要がない。そ
のため、データ変換装置は２成分以上のデジタルデータ
を合成してアナログ信号を出力するものとして、ハード
ウェアを上記従来のデータ変換装置に比べて少なくする
ことができる。
ータ変換装置は２以上成分のデジタルデータをスイッチ
セレクト回路で時分割で選択し、選択された信号によっ
て電流源では出力する電流を変化させ、前記電流源から
出力される電流を積分回路で積分して１つのアナログ信
号を出力する。さらに、スイッチセレクト回路では時分
割のタイミング制御によって各デジタルデータについて
増幅度の設定を行うことができるので、上記従来のデー
タ変換装置（図４、図５）のようにＤＡ変換器や乗算器
をデジタルデータの各成分ごとに設ける必要がない。そ
のため、データ変換装置は２成分以上のデジタルデータ
を合成してアナログ信号を出力するものとして、ハード
ウェアを上記従来のデータ変換装置に比べて少なくする
ことができる。
【図１】 本発明の一実施形態のデータ変換装置の回路
図。
図。
【図２】 そのスイッチセレクト回路での時分割の方式
の一例を示す図。
の一例を示す図。
【図３】 その時分割の別例を示す図。
【図４】 従来のデータ変換装置の一例を示すブロック
図。
図。
【図５】 従来のデータ変換装置の別例を示すブロック
図。
図。
１０ スイッチ １１ タイミングジェネレータ １２、１３ 定電流源回路 １４ スイッチ １５ 積分器 １６ コンデンサ １７ 演算増幅器 ＯＵＴ アナログ信号
Claims (1)
- 【請求項１】 ２成分以上のデジタルデータを合成して
１つのアナログ信号を出力するデータ変換装置におい
て、 前記デジタルデータがデルタモジュレーション方式又は
適応型デルタモジュレーション方式により形成されてい
るとともに、前記各成分のデジタルデータの１サンプリ
ング周期期間内を合成割合に応じた時間幅で選択するス
イッチセレクト回路と、前記スイッチセレクト回路の出
力に基づいて電流を変化させる電流源と、前記電流を積
分して前記アナログ信号とする積分回路とを備えること
を特徴とするデータ変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11836998A JP3758849B2 (ja) | 1998-04-28 | 1998-04-28 | データ変換装置 |
| US09/300,391 US6252533B1 (en) | 1998-04-28 | 1999-04-27 | Data conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11836998A JP3758849B2 (ja) | 1998-04-28 | 1998-04-28 | データ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312978A true JPH11312978A (ja) | 1999-11-09 |
| JP3758849B2 JP3758849B2 (ja) | 2006-03-22 |
Family
ID=14735008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11836998A Expired - Fee Related JP3758849B2 (ja) | 1998-04-28 | 1998-04-28 | データ変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6252533B1 (ja) |
| JP (1) | JP3758849B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4397488B2 (ja) * | 1999-12-17 | 2010-01-13 | Ｎｓｃ株式会社 | オーバーサンプリング処理回路およびデジタル−アナログ変換器 |
| JP2001177413A (ja) * | 1999-12-17 | 2001-06-29 | Sakai Yasue | オーバーサンプリング処理回路およびデジタル−アナログ変換器 |
| JP2001177411A (ja) * | 1999-12-17 | 2001-06-29 | Sakai Yasue | デジタル−アナログ変換器 |
| JP6569681B2 (ja) * | 2014-09-30 | 2019-09-04 | 日本電気株式会社 | デジタル変調装置、無線送信機、及び、デジタル変調方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2098528A5 (ja) * | 1970-07-17 | 1972-03-10 | Lannionnais Electronique | |
| US3739374A (en) * | 1971-08-27 | 1973-06-12 | Mandrel Industries | Digital sweep generator for generating analog signals |
| DE3043727A1 (de) * | 1980-11-20 | 1982-06-24 | BBC Aktiengesellschaft Brown, Boveri & Cie., 5401 Baden, Aargau | Verfahren zum periodischen wandeln eines digitalwertes in einen analogwert |
| US4590457A (en) * | 1983-12-20 | 1986-05-20 | American Microsystems, Inc. | Digital to analog converter utilizing pulse width modulation |
| JPS61256826A (ja) * | 1985-05-09 | 1986-11-14 | Sony Corp | Ｄ／ａコンバ−タ |
| GB2186127B (en) * | 1986-01-11 | 1990-03-21 | Hitachi Ltd | Apparatus for controlling power transducers |
| JPH0681046B2 (ja) * | 1988-05-24 | 1994-10-12 | 亮一 森 | デジタルアナログ変換器 |
| US5059977A (en) * | 1990-08-03 | 1991-10-22 | Magnavox Government And Industrial Electronics Company | Synchronizing switch arrangement for a digital-to-analog converter to reduce in-band switching transients |
| US5872603A (en) * | 1993-10-29 | 1999-02-16 | Sanyo Electric Co., Ltd. | Analog circuit controller using signals indicative of control voltage and type of control voltage |
| US5646620A (en) * | 1995-06-02 | 1997-07-08 | National Instruments Corporation | Method and apparatus for deglitching DAC signals |
| GB2308248B (en) * | 1995-12-12 | 1998-02-11 | Holtek Microelectronics Inc | Waveform-generating apparatus |
| US6052076A (en) * | 1998-10-14 | 2000-04-18 | Western Digital Corporation | Digital-to-analog converter having high resolution and high bandwidth |
-
1998
- 1998-04-28 JP JP11836998A patent/JP3758849B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-27 US US09/300,391 patent/US6252533B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3758849B2 (ja) | 2006-03-22 |
| US6252533B1 (en) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147632A (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
| KR970063948A (ko) | 디지털-아날로그 변환기 및 이를 이용한 의사 에너지 감소방법 | |
| US6489906B2 (en) | ΔΣ type A/D converter | |
| JPH05122265A (ja) | デイジタル変調回路 | |
| EP0726656B1 (en) | Noise cancelling circuit for a sigma-delta D/A converter | |
| JP3758849B2 (ja) | データ変換装置 | |
| KR970011724B1 (ko) | 디지탈 오디오신호 혼합회로 | |
| US6624774B2 (en) | Delta sigma D/A converter | |
| JP3927478B2 (ja) | Ｄ／ａコンバータ | |
| JPH09270708A (ja) | ディジタル／アナログ変換器及び音声制御装置 | |
| KR850007175A (ko) | Pcm부호 복호기 | |
| US5374929A (en) | DA converter which combines output of a plurality of low pass filters selectively enabled and disabled by respective electronic switches | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JP3109316B2 (ja) | 波形発生装置 | |
| JPH08298602A (ja) | デジタル輪郭補償装置 | |
| JP2737658B2 (ja) | 直接ディジタル合成方式信号発生器 | |
| JP2000183741A (ja) | Ａｄ変換回路 | |
| JPS6326033A (ja) | Ａｄ変換装置 | |
| JPH1098799A (ja) | ミキシング装置及びそれを用いたオーディオシステム | |
| JPH0432822Y2 (ja) | ||
| JPH0646102Y2 (ja) | ディジタルデータミックス回路 | |
| JPH08116339A (ja) | 可変レート送信装置 | |
| JPH02259800A (ja) | エコー発生回路 | |
| JPH0685896A (ja) | 半導体集積回路 | |
| JPH03283715A (ja) | サインマグネチュードｄ／ａコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |