JP2737658B2 - 直接ディジタル合成方式信号発生器 - Google Patents
直接ディジタル合成方式信号発生器Info
- Publication number
- JP2737658B2 JP2737658B2 JP20035094A JP20035094A JP2737658B2 JP 2737658 B2 JP2737658 B2 JP 2737658B2 JP 20035094 A JP20035094 A JP 20035094A JP 20035094 A JP20035094 A JP 20035094A JP 2737658 B2 JP2737658 B2 JP 2737658B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- frequency switching
- frequency
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は信号発生器に関し、特に
直接デジタル合成方式により搬送波を発生し、周波数ホ
ッピング方式の送信機に搬送波を供給するのに適した信
号発生器に関する。
直接デジタル合成方式により搬送波を発生し、周波数ホ
ッピング方式の送信機に搬送波を供給するのに適した信
号発生器に関する。
【０００２】
【従来の技術】図３はアナログ・デバイセズ株式会社の
カタログである「アナログ・デバイセズコンバータ・デ
ータブック」の「ダイレクト・ディジタル波形シンセサ
イザＡＤ９９５５」に示された従来の直接デジタル合成
方式の信号発生器（周波数合成回路）のブロック回路図
である。累積加算器２は出力波形の周波数を決める位相
増加分Δθを受けこれを動作クロックごとに加算するこ
とにより位相信号１０２を発生する。この位相信号１０
２は振幅テーブル３で位相−振幅変換することにより振
幅信号１０３に変換され、デジタル・アナログ変換器４
でアナログ信号１０４に変換される。振幅信号１０３の
包絡線は正弦波形をなす。したがってアナログ信号１０
４は正弦波であり、搬送波として用いられる。位相増加
分Δθが大きいほど短い時間で累積加算器２が桁あふれ
するから、アナログ信号１０４はΔθが大きいほど高い
周波数となる。
カタログである「アナログ・デバイセズコンバータ・デ
ータブック」の「ダイレクト・ディジタル波形シンセサ
イザＡＤ９９５５」に示された従来の直接デジタル合成
方式の信号発生器（周波数合成回路）のブロック回路図
である。累積加算器２は出力波形の周波数を決める位相
増加分Δθを受けこれを動作クロックごとに加算するこ
とにより位相信号１０２を発生する。この位相信号１０
２は振幅テーブル３で位相−振幅変換することにより振
幅信号１０３に変換され、デジタル・アナログ変換器４
でアナログ信号１０４に変換される。振幅信号１０３の
包絡線は正弦波形をなす。したがってアナログ信号１０
４は正弦波であり、搬送波として用いられる。位相増加
分Δθが大きいほど短い時間で累積加算器２が桁あふれ
するから、アナログ信号１０４はΔθが大きいほど高い
周波数となる。
【０００３】
【発明が解決しようとする課題】この従来の直接デジタ
ル合成方式の信号発生器では周波数の切替に伴ってノイ
ズ・スペクトラムが広がり、受信側で干渉を起こす等の
問題点があった。そこで、本発明の目的は周波数切替時
に発生するノイズが小さい直接ディジタル合成方式の信
号発生器の提供にある。
ル合成方式の信号発生器では周波数の切替に伴ってノイ
ズ・スペクトラムが広がり、受信側で干渉を起こす等の
問題点があった。そこで、本発明の目的は周波数切替時
に発生するノイズが小さい直接ディジタル合成方式の信
号発生器の提供にある。
【０００４】
【課題を解決するための手段】前述の課題を解決するた
めに本発明は次の手段を提供する。
めに本発明は次の手段を提供する。
【０００５】矩形波の周波数切替信号を受け、該周波
数切替信号の立ち上がり又は立ち下がりの時を周波数切
替タイミングとし、該周波数切替タイミングに周波数の
切り替わる搬送波を生成する直接ディジタル合成方式の
信号発生器において、それぞれ周波数に対応させてある
複数の所定値Δθを予め記憶しておき、前記周波数切替
タイミングに前記複数の所定値Δθの内の１つを順次に
選択して出力する周波数テーブルと、前記周波数テーブ
ルから出力される前記所定値Δθを所定のクロックタイ
ミングで順次に加算し、加算値を位相信号として出力す
るとともに、該加算値が予め定めた値に達した時にゼロ
その他の初期値に戻る累積加算器と、前記位相信号を受
け、該位相信号の値に対応して予め定められた振幅のデ
ィジタル値を振幅信号として前記クロックタイミングで
出力する振幅テーブルと、前記振幅信号をデータ入力端
子に受けると共に、レファランスレベル信号をレファラ
ンス入力端子に受け、該振幅信号と該レファランスレベ
ル信号との積をアナログ信号に変換し、該アナログ信号
を前記搬送波として出力するディジタル・アナログ変換
器と、前記周波数切替信号を受け、前記周波数切替タイ
ミングに振幅の低下する振幅制限信号を生成し、振幅制
限信号を前記レファランスレベル信号として出力する低
域フィルタとを備えることを特徴とする直接ディジタル
合成方式信号発生器。
数切替信号の立ち上がり又は立ち下がりの時を周波数切
替タイミングとし、該周波数切替タイミングに周波数の
切り替わる搬送波を生成する直接ディジタル合成方式の
信号発生器において、それぞれ周波数に対応させてある
複数の所定値Δθを予め記憶しておき、前記周波数切替
タイミングに前記複数の所定値Δθの内の１つを順次に
選択して出力する周波数テーブルと、前記周波数テーブ
ルから出力される前記所定値Δθを所定のクロックタイ
ミングで順次に加算し、加算値を位相信号として出力す
るとともに、該加算値が予め定めた値に達した時にゼロ
その他の初期値に戻る累積加算器と、前記位相信号を受
け、該位相信号の値に対応して予め定められた振幅のデ
ィジタル値を振幅信号として前記クロックタイミングで
出力する振幅テーブルと、前記振幅信号をデータ入力端
子に受けると共に、レファランスレベル信号をレファラ
ンス入力端子に受け、該振幅信号と該レファランスレベ
ル信号との積をアナログ信号に変換し、該アナログ信号
を前記搬送波として出力するディジタル・アナログ変換
器と、前記周波数切替信号を受け、前記周波数切替タイ
ミングに振幅の低下する振幅制限信号を生成し、振幅制
限信号を前記レファランスレベル信号として出力する低
域フィルタとを備えることを特徴とする直接ディジタル
合成方式信号発生器。
【０００６】矩形波の周波数切替信号を受け、該周波
数切替信号の立ち上がり又は立ち下がりの時を周波数切
替タイミングとし、該周波数切替タイミングに周波数の
切り替わる正弦波を生成し、該正弦波を周波数ホッピン
グ通信方式における搬送波として出力する直接ディジタ
ル合成方式の信号発生器において、それぞれ周波数に対
応させてある複数の所定値Δθを予め記憶しておき、前
記周波数切替タイミングに前記複数の所定値Δθの内の
１つを順次に選択して出力する周波数テーブルと、前記
周波数テーブルから出力される前記所定値Δθを所定の
クロックタイミングで順次に加算し、加算値を位相信号
として出力するとともに、該加算値が予め定めた値に達
した時にゼロその他の初期値に戻る累積加算器と、前記
位相信号を受け、該位相信号の値に対応して予め定めら
れた振幅のディジタル値を振幅信号として前記クロック
タイミングで出力する振幅テーブルと、前記振幅信号を
データ入力端子に受けると共に、レファランスレベル信
号をレファランス入力端子に受け、該振幅信号と該レフ
ァランスレベル信号との積をアナログ信号に変換し、該
アナログ信号を前記搬送波として出力するディジタル・
アナログ変換器と、前記周波数切替信号を受け、前記周
波数切替タイミングに振幅の低下する振幅制限信号を生
成し、該振幅制限信号を前記レファランスレベル信号と
して出力する低域フィルタとを備えることを特徴とする
直接ディジタル合成方式信号発生器。
数切替信号の立ち上がり又は立ち下がりの時を周波数切
替タイミングとし、該周波数切替タイミングに周波数の
切り替わる正弦波を生成し、該正弦波を周波数ホッピン
グ通信方式における搬送波として出力する直接ディジタ
ル合成方式の信号発生器において、それぞれ周波数に対
応させてある複数の所定値Δθを予め記憶しておき、前
記周波数切替タイミングに前記複数の所定値Δθの内の
１つを順次に選択して出力する周波数テーブルと、前記
周波数テーブルから出力される前記所定値Δθを所定の
クロックタイミングで順次に加算し、加算値を位相信号
として出力するとともに、該加算値が予め定めた値に達
した時にゼロその他の初期値に戻る累積加算器と、前記
位相信号を受け、該位相信号の値に対応して予め定めら
れた振幅のディジタル値を振幅信号として前記クロック
タイミングで出力する振幅テーブルと、前記振幅信号を
データ入力端子に受けると共に、レファランスレベル信
号をレファランス入力端子に受け、該振幅信号と該レフ
ァランスレベル信号との積をアナログ信号に変換し、該
アナログ信号を前記搬送波として出力するディジタル・
アナログ変換器と、前記周波数切替信号を受け、前記周
波数切替タイミングに振幅の低下する振幅制限信号を生
成し、該振幅制限信号を前記レファランスレベル信号と
して出力する低域フィルタとを備えることを特徴とする
直接ディジタル合成方式信号発生器。
【０００７】前記振幅信号の包絡線が正弦波形をなす
ことを特徴とする上記またはに記載の直接ディジタ
ル合成方式の信号発生器。
ことを特徴とする上記またはに記載の直接ディジタ
ル合成方式の信号発生器。
【０００８】前記振幅制限信号が、前記周波数切替タ
イミングを底とするＶ字形波形部を有することを特徴と
する上記，またはに記載の直接ディジタル合成方
式の信号発生器。
イミングを底とするＶ字形波形部を有することを特徴と
する上記，またはに記載の直接ディジタル合成方
式の信号発生器。
【０００９】前記振幅制限信号が、前記Ｖ字形波形部
を除く時間区間においては平坦な振幅波形をなすことを
特徴とする上記，，またはに記載の直接ディジ
タル合成方式の信号発生器。
を除く時間区間においては平坦な振幅波形をなすことを
特徴とする上記，，またはに記載の直接ディジ
タル合成方式の信号発生器。
【００１０】
【作用】本発明では、矩形波の周波数切替信号を低域フ
ィルタに通すことにより、振幅制限信号を発生する。こ
の振幅制限信号は周波数切替の時に振幅を最小にする信
号であり、ディジタル・アナログ変換器のレファンス入
力端子に供給される。そこで、ディジタル・アナログ変
換器は、周波数切替の時の搬送波のレベルを最小にし、
周波数切替時のノイズを低減する。
ィルタに通すことにより、振幅制限信号を発生する。こ
の振幅制限信号は周波数切替の時に振幅を最小にする信
号であり、ディジタル・アナログ変換器のレファンス入
力端子に供給される。そこで、ディジタル・アナログ変
換器は、周波数切替の時の搬送波のレベルを最小にし、
周波数切替時のノイズを低減する。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック回路図、図
２は図１の実施例における主要信号の波形図である。こ
こで累積加算器２、振幅テーブル３、デジタル・アナロ
グ変換器４は図３の従来の回路と同じである。
る。図１は本発明の一実施例を示すブロック回路図、図
２は図１の実施例における主要信号の波形図である。こ
こで累積加算器２、振幅テーブル３、デジタル・アナロ
グ変換器４は図３の従来の回路と同じである。
【００１２】周波数テーブル１は周波数設定値であるΔ
θを複数個予め記憶している。この周波数テーブル１は
周波数切替信号１００のレベル立上がりを周波数切替タ
イミングとし判断し、その周波数切替タイミングごと
に、複数のΔθのうちから１を順次に選択し、その１つ
のΔθを出力する。従って、周波数切替信号１００の立
上がりで周波数が切替わる。その複数のΔθのうちから
１つづつの値を選択する順序は周波数ホッピングパター
ンに従い予め決められ、周波数テーブル１に設定されて
いる。
θを複数個予め記憶している。この周波数テーブル１は
周波数切替信号１００のレベル立上がりを周波数切替タ
イミングとし判断し、その周波数切替タイミングごと
に、複数のΔθのうちから１を順次に選択し、その１つ
のΔθを出力する。従って、周波数切替信号１００の立
上がりで周波数が切替わる。その複数のΔθのうちから
１つづつの値を選択する順序は周波数ホッピングパター
ンに従い予め決められ、周波数テーブル１に設定されて
いる。
【００１３】この周波数切替信号１００を低域通過フィ
ルタ５で振幅制限信号１０５に整形し、この振幅制限信
号１０５をデジタル・アナログ変換器４のリファレンス
入力端子に提供する。一般にデジタル・アナログ変換器
の出力はリファレンスレベルをＶREF、入力デジタル値
をＤとするとＶREF×Ｄに比例する。従って、振幅制限
信号１０５をデジタル・アナログ変換器４のリファレン
スレベル信号とすることにより搬送波１０４の振幅を周
波数切替時だけに制限する。このように周波数切替時に
出力振幅を制限することにより、周波数切替時のノイズ
スペクトルの広がりを低減することができる。
ルタ５で振幅制限信号１０５に整形し、この振幅制限信
号１０５をデジタル・アナログ変換器４のリファレンス
入力端子に提供する。一般にデジタル・アナログ変換器
の出力はリファレンスレベルをＶREF、入力デジタル値
をＤとするとＶREF×Ｄに比例する。従って、振幅制限
信号１０５をデジタル・アナログ変換器４のリファレン
スレベル信号とすることにより搬送波１０４の振幅を周
波数切替時だけに制限する。このように周波数切替時に
出力振幅を制限することにより、周波数切替時のノイズ
スペクトルの広がりを低減することができる。
【００１４】
【発明の効果】以上に説明したように本発明では、デジ
タルアナログ変換器のリファレンスレベル周波数切替時
だけに下げ、周波数切替時における出力の搬送波の振幅
を制限したので、周波数切替に伴うノイズスペクトラム
の広がりを低減できる。
タルアナログ変換器のリファレンスレベル周波数切替時
だけに下げ、周波数切替時における出力の搬送波の振幅
を制限したので、周波数切替に伴うノイズスペクトラム
の広がりを低減できる。
【図１】本発明の一実施例を示すブロック回路図。
【図２】図１の実施例における主要信号の波形を示す
図。
図。
【図３】従来の信号発生器を示す回路ブロック図。
１ 周波数テーブル ２ 累積加算器 ３ 振幅テーブル ４ デジタル・アナログ変換器 ５ 低域通過フィルタ
Claims (5)
- 【請求項１】矩形波の周波数切替信号を受け、該周波数
切替信号の立ち上がり又は立ち下がりの時を周波数切替
タイミングとし、該周波数切替タイミングに周波数の切
り替わる搬送波を生成する直接ディジタル合成方式の信
号発生器において、 それぞれ周波数に対応させてある複数の所定値Δθを予
め記憶しておき、前記周波数切替タイミングに前記複数
の所定値Δθの内の１つを順次に選択して出力する周波
数テーブルと、 前記周波数テーブルから出力される前記所定値Δθを所
定のクロックタイミングで順次に加算し、加算値を位相
信号として出力するとともに、該加算値が予め定めた値
に達した時にゼロその他の初期値に戻る累積加算器と、 前記位相信号を受け、該位相信号の値に対応して予め定
められた振幅のディジタル値を振幅信号として前記クロ
ックタイミングで出力する振幅テーブルと、 前記振幅信号をデータ入力端子に受けると共に、レファ
ランスレベル信号をレファランス入力端子に受け、該振
幅信号と該レファランスレベル信号との積をアナログ信
号に変換し、該アナログ信号を前記搬送波として出力す
るディジタル・アナログ変換器と、 前記周波数切替信号を受け、前記周波数切替タイミング
に振幅の低下する振幅制限信号を生成し、振幅制限信号
を前記レファランスレベル信号として出力する低域フィ
ルタとを備えることを特徴とする直接ディジタル合成方
式信号発生器。 - 【請求項２】矩形波の周波数切替信号を受け、該周波数
切替信号の立ち上がり又は立ち下がりの時を周波数切替
タイミングとし、該周波数切替タイミングに周波数の切
り替わる正弦波を生成し、該正弦波を周波数ホッピング
通信方式における搬送波として出力する直接ディジタル
合成方式の信号発生器において、 それぞれ周波数に対応させてある複数の所定値Δθを予
め記憶しておき、前記周波数切替タイミングに前記複数
の所定値Δθの内の１つを順次に選択して出力する周波
数テーブルと、 前記周波数テーブルから出力される前記所定値Δθを所
定のクロックタイミングで順次に加算し、加算値を位相
信号として出力するとともに、該加算値が予め定めた値
に達した時にゼロその他の初期値に戻る累積加算器と、 前記位相信号を受け、該位相信号の値に対応して予め定
められた振幅のディジタル値を振幅信号として前記クロ
ックタイミングで出力する振幅テーブルと、 前記振幅信号をデータ入力端子に受けると共に、レファ
ランスレベル信号をレファランス入力端子に受け、該振
幅信号と該レファランスレベル信号との積をアナログ信
号に変換し、該アナログ信号を前記搬送波として出力す
るディジタル・アナログ変換器と、 前記周波数切替信号を受け、前記周波数切替タイミング
に振幅の低下する振幅制限信号を生成し、該振幅制限信
号を前記レファランスレベル信号として出力する低域フ
ィルタとを備えることを特徴とする直接ディジタル合成
方式信号発生器。 - 【請求項３】前記振幅信号の包絡線が正弦波形をなすこ
とを特徴とする請求項１または２に記載の直接ディジタ
ル合成方式の信号発生器。 - 【請求項４】前記振幅制限信号が、前記周波数切替タイ
ミングを底とするＶ字形波形部を有することを特徴とす
る請求項１，２または３に記載の直接ディジタル合成方
式の信号発生器。 - 【請求項５】前記振幅制限信号が、前記Ｖ字形波形部を
除く時間区間においては平坦な振幅波形をなすことを特
徴とする請求項１，２，３または４に記載の直接ディジ
タル合成方式の信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20035094A JP2737658B2 (ja) | 1994-08-25 | 1994-08-25 | 直接ディジタル合成方式信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20035094A JP2737658B2 (ja) | 1994-08-25 | 1994-08-25 | 直接ディジタル合成方式信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865054A JPH0865054A (ja) | 1996-03-08 |
| JP2737658B2 true JP2737658B2 (ja) | 1998-04-08 |
Family
ID=16422843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20035094A Expired - Lifetime JP2737658B2 (ja) | 1994-08-25 | 1994-08-25 | 直接ディジタル合成方式信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737658B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5233416B2 (ja) * | 2008-05-29 | 2013-07-10 | 富士通株式会社 | 信号波形生成回路及び信号波形生成方法 |
-
1994
- 1994-08-25 JP JP20035094A patent/JP2737658B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0865054A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4134072A (en) | Direct digital frequency synthesizer | |
| JP2887987B2 (ja) | ディジタル変調回路 | |
| JP3698643B2 (ja) | マルチ−キャリア伝送装置及び方法 | |
| US5986483A (en) | Direct digital frequency systhesizer | |
| JP2737658B2 (ja) | 直接ディジタル合成方式信号発生器 | |
| KR100588753B1 (ko) | 위상쉬프트키잉 방식의 변조기 | |
| US5361046A (en) | Modulator having fractional sample/symbol time | |
| US5198779A (en) | Digital oscillator | |
| US6317457B1 (en) | Pulse density modulator | |
| JP3637891B2 (ja) | 変調信号発生装置 | |
| US4511862A (en) | Programmable multitone DPSK modulator | |
| JP4387063B2 (ja) | Ｃｄｍａ通信システムにおいてクロック・ジッタによって生じる位相誤差の補償 | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JPH06103437B2 (ja) | ダイレクト・デジタル・シンセサイザ | |
| US6636569B1 (en) | Nyquist band frequency translation | |
| JPH11312978A (ja) | データ変換装置 | |
| KR970009690B1 (ko) | 디지틀 4 위상 천이 변조용 위상 제어회로(digital phase mapper for quadruple phase shift keying modulator) | |
| WO1997003500A1 (en) | Pulse width modulation pulse shaper | |
| SU1702328A1 (ru) | Имитатор радиосигналов | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JPH07106855A (ja) | Ｓｓｂ変調器 | |
| JPH0758547A (ja) | クロック発生回路 | |
| JP2000183741A (ja) | Ａｄ変換回路 | |
| JPH03104357A (ja) | 多値多相位相変調器 | |
| JPH05315839A (ja) | 周波数可変正弦波発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |