JP5233416B2 - 信号波形生成回路及び信号波形生成方法 - Google Patents

信号波形生成回路及び信号波形生成方法

Info

Publication number
JP5233416B2
JP5233416B2 JP2008140484A JP2008140484A JP5233416B2 JP 5233416 B2 JP5233416 B2 JP 5233416B2 JP 2008140484 A JP2008140484 A JP 2008140484A JP 2008140484 A JP2008140484 A JP 2008140484A JP 5233416 B2 JP5233416 B2 JP 5233416B2
Authority
JP
Japan
Prior art keywords
signal
data
data table
amplitude
signal waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008140484A
Other languages
English (en)
Other versions
JP2009290517A (ja
Inventor
一彦 波多江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008140484A priority Critical patent/JP5233416B2/ja
Priority to US12/368,335 priority patent/US8392485B2/en
Publication of JP2009290517A publication Critical patent/JP2009290517A/ja
Application granted granted Critical
Publication of JP5233416B2 publication Critical patent/JP5233416B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Telephone Function (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、信号波形生成回路及び信号波形生成方法に関する。特に、プッシュホン回線の固定電話、自動車電話や携帯電話などに使用されるDTMF(Dual Tone Muti Frequency)信号を生成する信号波形生成回路及び信号波形生成方法に関する。
信号波形の生成技術の一つとして、メモリに格納された波形データをメモリのアドレスを指定して逐次読み出し、この読み出された波形データをD/A変換器でアナログ波形に変換するように構成されたものが知られている。
例えば、DTMF信号の生成の場合、2種類の周波数の信号を生成する必要があるため、メモリには、高周波数用の正弦波の波形データを記録したテーブルと、低周波数用の正弦波の波形データを記録したテーブルとを用意している。そして、サンプリングタイミングごとにカウンタでカウンタ値を加算し、加算したカウンタ値によりテーブルのアドレスを指定して波形データを逐次読み出し、DTMF信号を生成している(例えば、特許文献1参照)。
図1を参照しながらDTMF信号を生成する従来の信号波形生成回路について説明する。
図1に示す信号波形生成回路1は、基準クロック生成部2と、第1処理部3と、第2処理部4と、データテーブル5と、加算器7とを有している。
また、第1処理部3は、カウンタ処理部31と、データテーブル参照部32と、プリエンファシス処理部33とを有している。第2処理部4は、カウンタ処理部41と、データテーブル参照部42とを有している。
なお、第1処理部3のカウンタ処理部31及びデータテーブル参照部32と、第2処理部4のカウンタ処理部41及びデータテーブル参照部42とは同一の処理を行う。このため、以下では代表してカウンタ処理部31とデータテーブル参照部32の処理について説明する。
基準クロック生成部2は、第1処理部3及び第2処理部4で使用される基準クロックを生成する。生成した基準クロックは、第1処理部3のカウンタ処理部31と、第2処理部4のカウンタ処理部41とに入力される。
第1処理部3のカウンタ処理部31は、生成する正弦波信号の周波数に応じて基準クロックをカウントし、カウント値をデータテーブル5の読み出しアドレスとしてデータテーブル参照部32に出力する。また、カウンタ処理部31は、データテーブル5から読み出した波形データを正振幅の波形とするのか、負振幅の波形とするのかを示す正負判定値を生成する。生成した正負判定値は、読み出しアドレスと共にデータテーブル参照部32に出力される。
データテーブル5には、図2に示す正弦波の波形データを記録している。このデータテーブル5は、横軸がデータテーブル5のアドレスを示し、縦軸が正弦波信号の信号レベル(振幅)を示している。なお、図2に示すデータテーブル5には、正弦波の1/4の周期分の波形データを記録している。
データテーブル参照部32は、カウンタ処理部31から正負判定値と読み出しアドレスとを取得する。データテーブル参照部32は、取得した読み出しアドレスを指定してデータテーブル5を参照し、データテーブル5から正弦波信号の信号レベルを取得する。また、データテーブル参照部32は、取得した正弦波信号の信号レベルの正負を正負判定値により決定する。データテーブル参照部32は、決定した正弦波信号をプリエンファシス処理部33に出力する。
プリエンファシス処理部33は、データテーブル参照部32から取得した正弦波信号に対してプリエンファシス処理を施すことにより、正弦波信号の信号レベルを調整する。信号レベルを調整された正弦波信号は、プリエンファシス処理部33から加算器7に出力される。
加算器7は、第1処理部3から出力される正弦波信号と第2処理部4から出力される正弦波信号とを加算して、DTMF信号を出力する。なお、第2処理部4には、プリエンファシス処理部33が設けられていないので、第2処理部4から出力される正弦波信号は、プリエンファシス処理が施されていない信号である。
プリエンファシス処理を正弦波信号に対して行う技術が、例えば特許文献2に開示されている。特許文献2では、アッテネータを使用してプリエンファシス処理を実施している。
特開平1−157604号公報 特開平6−188965号公報
例えば、信号波形生成回路を携帯電話器等に搭載しようとする場合、信号波形生成回路の回路規模はできるだけ小さいほうが望ましい。近年の携帯電話には複数の機能が搭載されているため、信号波形生成回路の回路規模もできるだけ小さいほうがこの好ましい。
しかしながら、プリエンファシス処理に乗算器や、特許文献2に開示のアッテネータを使用すると、回路規模が大きくなってしまい信号波形生成回路の小型化の妨げとなる。
本発明は上記事情に鑑みてなされたものであり、回路規模の小型化が可能な信号波形生成回路及び信号波形生成方法を提供することを目的とする。
かかる目的を達成するために本明細書の開示では、信号波形を表す振幅データのうちの所定期間部分の振幅データを記憶した第1のデータテーブルと、前記振幅データの振幅を補正する補正データの前記所定期間部分を記憶した第2のデータテーブルと、前記第1のデータテーブルから読み出した振幅データに、前記第2のデータテーブルから読み出した補正データを加算して信号を生成する信号生成手段とを備える。
第1のデータテーブルから読み出した振幅データに、第2のデータテーブルから読み出した補正データを加算して補正する。このため、プリエンファシス処理のために乗算器を設ける必要がなくなり、回路規模の小型化が可能となる。
本明細書に開示の信号波形生成回路及び信号波形生成方法によれば、回路規模の小型化が可能となる。
以下、添付図面を参照しながら本発明の好適な実施例を説明する。
まず、図3を参照しながら実施例1の信号波形生成回路について説明する。なお、図3に示す信号波形生成回路において、図1に示す従来の信号波形生成回路と同一の構成部分については同一の符号を付し、その説明を省略する。
本実施例の信号波形生成回路100は、基準クロック生成部2と、第1処理部110と、第2処理部4と、データテーブル5と、補完テーブル6と、加算器7とを有している。
第1処理部110は、カウンタ処理部31とデータテーブル参照部32との他に、補完テーブル参照部111と加算器112とを有している。なお、第2処理部4については、図1に示す第2処理部4と同一の構成であるので説明を省略する。
補完テーブル参照部111は、カウンタ処理部31から補完テーブル6の読み出しアドレスを取得する。補完テーブル参照部111は、取得した読み出しアドレスを指定して補完テーブル6を参照し、補完テーブル6から補完データを読み出す。なお、データテーブル参照部32と補完テーブル参照部111とがカウンタ処理部31から取得する読み出しアドレスは、同一のものである。
図4に補完テーブル6の構成を示す。補完テーブル6は、横軸が補完テーブル6のアドレスを示し、縦軸がプリエンファシス処理により補完される信号レベルを示している。図4に示す補完テーブル6には、正弦波信号の信号レベルに対して、2dB分のプリエンファシスを実現する補完データが記録されている。補完テーブル参照部111は、補完テーブル6から補完分の信号レベルを補完データとして読み出し、加算器112に出力する。
加算器112は、データテーブル参照部32により図2に示すデータテーブル5から読み出された正弦波信号の信号レベルに、図4に示す補完テーブル6から読み出された補完分の信号レベルを加算する。これによりプリエンファシス処理が実行される。
図5には、加算器7から出力されるDTMF信号の信号波形を示す。なお、図5には、2dBのプリエンファシス処理が施されたDTMF信号の1周期分の信号波形を実線で示す。また、プリエンファシス処理を行っていないDTMF信号の1周期分の信号波形を点線で示す。
このように本実施例は、補完用の信号レベルを補完テーブル6に記録しておき、正弦波信号の信号レベルに加算することでプリエンファシス処理を実施している。このため、プリエンファシス処理のために乗算器等を設ける必要がなくなり、信号波形生成回路100の回路規模を縮小することができる。また、乗算器等の複雑な回路を設ける必要がなくなるので、回路設計が容易となる。
なお、上述した実施例では、プリエンファシス処理を例に説明したが、補完テーブル6の補完データを使用してデエンファシス処理を実施することもできる。この場合、加算器112を減算器として機能させる。すなわち、加算器112は、データテーブル5から読み出された正弦波信号の信号レベルから、デエンファシス処理による補完分の信号レベルを減算する。
添付図面を参照しながら第2実施例について説明する。なお、本実施例も上述した実施例1と同一の構成部分については同一の符号を付し、その説明を省略する。
本実施例の信号波形生成回路200は、図6に示すように第2処理部210にも補完テーブル参照部211と、加算器212とを設けている。また、基準クロックのカウント値と正負判定値とをカウンタ処理部31、41から取得し、取得したカウント値や正負判定値により加算器112や補完テーブル参照部211を制御する制御部10を設けている。また、制御部10は、DTMF信号の周波数切り替え時にカウンタ処理部31、41のカウント値をリセットする。
DTMF信号の周波数を切り替えるときに雑音の発生を抑制するためには、DTMF信号の信号レベルが小さいタイミングで切り替えることが好ましい。また、周波数の切り替えの前後でDTMF信号の信号レベルが非線形に遷移しないようにすることが好ましい。
このため本実施例では、まず、DTMF信号の周波数を切り替える処理の前にデエンファシス処理を行って信号レベルを低減させる。第1処理部110と第2処理部210とにおいて、データテーブル5から読み出した正弦波信号の信号レベルに対してデエンファシス処理を行う。デエンファシス処理の実行時には、制御部10の制御によって加算器112を加算処理から減算処理に切り替える。また、制御部10は、補完テーブル参照部211に動作の開始を指示する。加算器112は、データテーブル参照部32により図2に示すデータテーブル5から読み出された正弦波信号の信号レベルから、図4に示す補完テーブル6から読み出された補完分の信号レベルを減算する。同様に、加算器212は、データテーブル参照部42により図2に示すデータテーブル5から読み出された正弦波信号の信号レベルから、図4に示す補完テーブル6から読み出された補完分の信号レベルを減算する。
次に、第1処理部110から出力される正弦波信号と、第2処理部210から出力される正弦波信号との周波数の切り替えを行う。DTMF信号の周波数の切り替えは、制御部10がカウンタ処理部31、41のカウンタをリセットし、制御部10により設定された周波数となるようにカウンタ処理部31、41の基準クロックのカウントを変更する。
そして、最後に、第1処理部110と第2処理部210とで行われていたデエンファシス処理を停止させる。制御部10は、加算器112の処理を減算処理から加算処理に切り替える。加算器112は、データテーブル参照部32によりデータテーブル5から読み出された正弦波信号の信号レベルに、図4に示す補完テーブル6から読み出された補完分の信号レベルを加算する。
また、制御部10は、補完テーブル参照部211の動作を停止させる。これにより、補完テーブル参照部211からは補完データが加算器212に出力されない。このため、データテーブル参照部42によりデータテーブル5から読み出された正弦波信号の信号レベルがそのまま加算器212から加算器7に出力される。
図7に示すフローチャートを参照しながら制御部10の第1の処理手順を説明する。
カウンタ処理部31でカウント値がカウントアップされると(ステップS1/YES)、カウント値がデータテーブル参照部32と補完テーブル参照部111と制御部10とに出力される。同様に、カウンタ処理部41でカウント値がカウントアップされると(ステップS1/YES)、カウント値がデータテーブル参照部42と制御部10とに出力される。
データテーブル参照部32、42は、取得したカウント値を読み出しアドレスとしてデータテーブル5を参照し、データテーブル5から正弦波信号の信号レベルを取得する。補完テーブル参照部111は、取得したカウント値を読み出しアドレスとして補完テーブル6を参照し、補完テーブル6から補完データを取得する。
また、制御部10は、カウンタ処理部31、41からカウント値をそれぞれ取得すると、取得したカウント値に基づいてデエンファシス処理の開始タイミングであるか否かをそれぞれ判定する(ステップS2)。カウント値からデエンファシス処理の開始タイミングであると判定すると(ステップS2/YES)、制御部10はデエンファシス処理を開始させる(ステップS3)。制御部10は、カウンタ処理部31のカウント値からデエンファシス処理の開始タイミングであると判定すると、加算器112を加算処理から減算処理に切り替える指示信号を加算器112に出力する。また、制御部10は、カウンタ処理部41のカウント値からデエンファシス処理の開始タイミングであると判定すると、第2処理部210の補完テーブル参照部211に動作の開始を指示する。動作の開始指示を受けた補完テーブル参照部211は、カウンタ処理部41から取得したカウント値を読み出しアドレスとして補完テーブル6を参照し、補完テーブル6から補完データを取得する。取得した補完データは、補完テーブル参照部211から加算器212に出力される。
加算器112、212は、データテーブル参照部32、42から取得した正弦波信号の信号レベルから補完テーブル参照部111、211から取得した補完分の信号レベルを減算して、デエンファシス処理を実施する。
次に、制御部10は、カウンタ処理部31、41のカウンタがカウントアップされるごとにカウント値をそれぞれ取得し、取得したカウント値から周波数の切り替えタイミングをそれぞれ判定する(ステップS4)。カウンタ処理部31、41のカウント値から周波数の切り替えタイミングであると判定すると(ステップS4/YES)、制御部10はカウンタ処理部31、41のカウンタを0にリセットする。そして、制御部10はDTMF信号の周波数の切り替えを行う(ステップS5)。ここでは制御部10は、不図示のレジスタに変更する周波数を設定する。カウンタ処理部31、41は、レジスタに記録された周波数となるように基準クロックのカウントを変更する。
次に、制御部10は、カウンタ処理部31、41のカウンタがカウントアップされるごとにカウント値をそれぞれ取得し、取得したカウント値からデエンファシス処理の解除タイミングをそれぞれに判定する(ステップS6)。カウンタ処理部31、41のカウント値からデエンファシス処理の解除タイミングであると判定すると(ステップS6/YES)、デエンファシス処理を終了させる(ステップS7)。すなわち、制御部10は、カウンタ処理部31のカウント値からデエンファシス処理の解除タイミングであると判定すると、加算器112を減算処理から加算処理に切り替える。また、制御部10は、カウンタ処理部41のカウント値からデエンファシス処理の解除タイミングであると判定すると、補完テーブル参照部211に補完データの出力を停止するように指示する。
これにより、第1処理部110からは、プリエンファシス処理が施された正弦波信号が出力され、第2処理部210からは、プリエンファシス処理が施されていない正弦波信号が出力される。
図8には、図7に示す処理手順によって生成されたDTMF信号の信号波形を示す。
外部入力信号等によって周波数の変更が指示されると、カウンタ処理部31、41のカウント値に基づいてデエンファシス処理が開始される。同様に、デエンファシス処理の開始からカウンタ処理部31、41のカウント値が所定値となると、DTMF信号の周波数切り替えが行われる。同様に、DTMF信号の周波数の切り替えからカウンタ処理部31、41のカウント値が所定値となると、デエンファシス処理が停止される。
図8に示す例では、基準クロックをカウントするカウンタ処理部31、41のカウント値に基づいて周波数の切り替えとデエンファシス処理の開始及び終了タイミングを判定していた。
これ以外に、第1処理部110、第2処理部210から出力される正弦波信号の信号レベルがゼロクロスするタイミングで周波数の切り替えとデエンファシス処理の開始及び終了タイミングを判定することもできる。この場合、制御部10は、カウンタ処理部31、41から正負判定値をそれぞれ取得し、取得した正負判定値の正から負、または負から正への変化に基づいてゼロクロス判定をそれぞれに行う。制御部10は、正負判定結果によりカウンタ処理部31、41と、加算器112と、補完テーブル参照部211とを制御する。
図9に示す例では、外部入力信号等によって周波数の変更が指示された後に、生成する正弦波信号の信号レベルが最初にゼロクロスするタイミングでデエンファシス処理を開始している。
また、生成する正弦波信号の信号レベルが2回目にゼロクロスするタイミングで、カウンタ処理部31、41のカウンタをリセットし、DTMF信号の周波数の切り替えを行う。
また、生成する正弦波信号の信号レベルが3回目にゼロクロスするタイミングで、デエンファシス処理を停止し、本来の出力レベルでDTMF信号の出力を開始する。
図10に示すフローチャートを参照しながら制御部10の第2の処理手順を説明する。この手順は、第1処理部110と第2処理部210とで生成する正弦波信号の信号レベルがそれぞれゼロクロスするタイミングで、周波数の変更と、デエンファシス処理の開始及び停止とを判定する手順である。
カウンタ処理部31でカウント値がカウントアップされると(ステップS11/YES)、カウント値がデータテーブル参照部32と補完テーブル参照部111と制御部10とに出力される。同様に、カウンタ処理部41でカウント値がカウントアップされると(ステップS11/YES)、カウント値がデータテーブル参照部42と制御部10とに出力される。
データテーブル参照部32、42は、カウント値を読み出しアドレスとしてデータテーブル5を参照し、データテーブル5から正弦波信号の信号レベルを取得する。補完テーブル参照部111は、カウント値を読み出しアドレスとして補完テーブル6を参照し、補完テーブル6から補完データを取得する。
また、制御部10は、カウンタ処理部31、41からカウント値と共に正負判定値をそれぞれ取得し、取得した正負判定値に基づいてゼロクロス判定をそれぞれに行う。制御部10は、周波数変更指示を入力してから正負判定値が最初に正から負、または負から正に変化するタイミングにより(ステップS12)、デエンファシス処理の開始タイミングを判定する(ステップS13)。カウンタ処理部31から取得した正負判定値が正から負、又は負から正に変化している場合には、制御部10は加算器112を加算処理から減算処理に切り替える指示信号を出力する。また、カウンタ処理部41から取得した正負判定値が正から負、又は負から正に変化している場合には、制御部10は、第2処理部210の補完テーブル参照部211に動作の開始指示を出力する。動作の開始指示を受けた補完テーブル参照部211は、カウンタ処理部41から取得したカウント値を読み出しアドレスとして補完テーブル6を参照し、補完テーブル6から補完データを取得する。取得した補完データは、補完テーブル参照部211から加算器212に出力される。
加算器112、212は、データテーブル参照部32、42から取得した正弦波信号の信号レベルから補完テーブル参照部111、211から取得した補完分の信号レベルを減算して、デエンファシス処理を実施する。
次に、制御部10は、カウンタ処理部31、41からカウント値と共に出力される正負判定値をそれぞれ取得し、取得した正負判定値によりゼロクロス判定をそれぞれに行う。制御部10は、カウンタ処理部31、41から取得した正負判定値が正から負、又は負から正に変化していると判定すると(2回目のゼロクロス)(ステップS14/YES)、周波数の切り替えタイミングであると判定する。DTMF信号の周波数を切り替えるタイミングであると判定すると、制御部10はカウンタ処理部31、41のカウンタを0にリセットする。そして、制御部10はDTMF信号の周波数の切り替えを行う(ステップS15)。すなわち制御部10は、不図示のレジスタに変更する周波数を設定する。カウンタ処理部31、41は、レジスタに記録された周波数となるように基準クロックのカウントを変更する。
次に、制御部10は、カウンタ処理部31、41からカウント値と共に出力される正負判定値をそれぞれ取得し、取得した正負判定値によりゼロクロス判定をそれぞれに行う。制御部10は、カウンタ処理部31、41から取得した正負判定値が正から負、又は負から正に変化していると判定すると(3回目のゼロクロス)(ステップS16/YES)、デエンファシス処理の解除タイミングであると判定する。制御部10は、デエンファシス処理の解除タイミングであると判定すると(ステップS16/YES)、デエンファシス処理を終了させる(ステップS17)。すなわち、制御部10は、カウンタ処理部31から取得した正負判定値によりデエンファシス処理の解除タイミングであると判定すると、加算器112を減算処理から加算処理に切り替える。また、制御部10は、カウンタ処理部41から取得した正負判定値によりデエンファシス処理の解除タイミングであると判定すると、補完テーブル参照部211に補完データの出力を停止するように指示する。
このように本実施例では、補完テーブル6の補完データを使用して正弦波信号の信号レベルを下げてから、DTMF信号の周波数の切り替えを行っている。このため、DTMF信号の周波数の切り替え時に発生する異音レベルを低減することができる。また、補完テーブルは、実施例1にて使用した補完テーブルをそのまま使用することができるので、デエンファシス処理のための新たな補完テーブルを設ける必要がなく、回路規模の増大を抑制することができる。また、正弦波信号の信号レベルがゼロクロスするタイミングで周波数の切り替えと、デエンファシス処理の開始及び停止とを行うことで、各処理タイミングで発生する異音レベルを抑制することができる。
また、DTMF信号の周波数切り替え時に、カウンタ処理部31、41のカウンタ値をゼロクリアしている。これにより、周波数切り替え後の歪発生を抑えることができる。この歪低減の効果について図11及び図12を参照しながら説明する。
図11には、DTMF信号の周波数切り替え時に、カウンタ処理部31、41のカウンタ値をゼロクリアせず、カウンタ値を引き継いでDTMF信号の周波数の切り替えを行った場合を示す。また、図12には、カウンタ処理部31、41のカウンタ値をゼロクリアした後にDTMF信号の周波数切り替えを行った場合を示す。
図11と図12とを比較した場合、図11では正弦波のピーク点を通らない信号波形が繰り返し出力されており、DTMF信号の出力として歪が大きいことを示している。一方、図12は正弦波のピーク点を通る波形出力となっており、歪が少ないことを示している。
上述した実施例は本発明の好適な実施例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
例えば、図3、図6に示す信号波形生成回路は、ASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)等による専用回路もしくはCPU(Central Processing Unit)やDSP(Digital Signal Processor)等によるソフト(プログラム)処理、いずれの方法においても実現が可能である。
また、図2に示すデータテーブル5や、図4に示す補完テーブル6には、正弦波信号の1/4周期の波形データを記録しておく例を示したが、生成する信号波形を余弦波信号としたり、1/4周期以外の波形を記録しておくこともできる。
また、上述した実施例2では、DTMF信号の信号レベルの1回目のゼロクロスでデエンファシス処理を開始し、2回目のゼロクロスでDTMF信号の周波数を変更し、3回目のゼロクロスでデエンファシス処理を解除していた。このゼロクロスの検出回数は任意に設定することができる。例えば、2回目のゼロクロスでデエンファシス処理を開始し、4回目のゼロクロスでDTMF信号の周波数を変更し、6回目のゼロクロスでデエンファシス処理を解除してもよい。
また、図3に示す信号波形生成回路100と、図6に示す信号波形生成回路200では、補完テーブル6を1つ設けていたが、補完する信号レベルに応じて複数の補完テーブルを設けてもよい。補完テーブル参照部111、211は、制御部10により指示された補完テーブルを参照して補完データを取得する。
従来の信号波形生成回路の構成を示す図である。 データテーブルの構成を示す図である。 実施例1の信号波形生成回路の構成を示す図である。 補完テーブルの構成を示す図である。 実施例1の信号波形生成回路で生成されたDTMF信号の波形を示す図であり、プリエンファシス処理ありのDTMF信号と、プリエンファシス処理なしのDTMF信号とを示す図である。 実施例2の信号波形生成回路の構成を示す図である。 制御部の第1の処理手順を示すフローチャートである。 第1の処理手順の制御によって生成されるDTMF信号の信号波形を示す図である。 第2の処理手順の制御によって生成されるDTMF信号の信号波形を示す図である。 制御部の第2の処理手順を示すフローチャートである。 カウンタ処理部のカウンタをリセットしないで周波数の切り替えを行った場合のDTMF信号の波形を示す図である。 カウンタ処理部のカウンタをリセットして周波数の切り替えを行った場合のDTMF信号の波形を示す図である。
符号の説明
1、100、200 信号波形生成回路
2 基準クロック生成部
3 第1処理部
4 第2処理部
5 データテーブル(第1のデータテーブル)
6 補完テーブル(第2のデータテーブル)
7、112、212 加算器
10 制御部
31、41 カウンタ処理部
32、42 データテーブル参照部(信号生成手段)
111 、211 補完テーブル参照部(信号生成手段)

Claims (6)

  1. 信号波形を表す振幅データのうちの所定期間部分の振幅データを記憶した第1のデータテーブルと、
    前記振幅データの振幅を補正する補正データの前記所定期間部分を記憶した第2のデータテーブルと、
    前記第1のデータテーブルから読み出した振幅データに、前記第2のデータテーブルから読み出した補正データを加算して信号を生成する信号生成手段と、
    を有することを特徴とする信号波形生成回路。
  2. 前記信号生成手段は、生成する信号の周波数を切り替える前に、前記第1のデータテーブルから読み出した前記振幅データから前記第2のデータテーブルから読み出した前記補正データを減算して、デエンファシス処理を行うことを特徴とする請求項記載の信号波形生成回路。
  3. 前記信号生成手段は、生成する信号の振幅がゼロクロスするタイミングで、前記デエンファシス処理の開始と、信号の周波数の切り替えとの少なくとも一方を行うことを特徴とする請求項記載の信号波形生成回路。
  4. 前記信号生成手段が前記第1のデータテーブルと前記第2のデータテーブルとを参照するためのアドレスを基準クロックをカウントして生成するカウント手段を有し、
    前記カウント手段は、信号の周波数の切り替え時に、前記カウント手段のカウント値をクリアすることを特徴とする請求項2又は3記載の信号波形生成回路。
  5. 信号波形を表す振幅データを記憶した第1のデータテーブルと、
    前記振幅データを補正するための補正データを記憶した第2のデータテーブルと、
    前記第1のデータテーブルから読み出した前記振幅データを、前記第2のデータテーブルから読み出した前記補正データで補正して信号を生成する信号生成手段と、
    前記信号生成手段が前記第1のデータテーブルと前記第2のデータテーブルとを参照するためのアドレスを基準クロックをカウントして生成するカウント手段を有し、
    前記信号生成手段は、生成する信号の周波数を切り替える前に、前記第1のデータテーブルから読み出した前記振幅データから前記第2のデータテーブルから読み出した前記補正データを減算して、デエンファシス処理を行い、
    前記カウント手段は、信号の周波数の切り替え時に、前記カウント手段のカウント値をクリアすることを特徴とする信号波形生成回路。
  6. 信号波形の生成方法であって、
    信号波形を表す振幅データのうちの所定期間部分の振幅データを記憶した第1のデータテーブルから振幅データを読み出すステップと、
    前記振幅データの振幅を補正する補正データの前記所定期間部分を記憶した第2のデータテーブルから補正データを読み出すステップと、
    前記第1のデータテーブルから読み出した振幅データに、前記第2のデータテーブルから読み出した補正データを加算して信号を生成するステップと、
    を有することを特徴とする信号波形生成方法。
JP2008140484A 2008-05-29 2008-05-29 信号波形生成回路及び信号波形生成方法 Expired - Fee Related JP5233416B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008140484A JP5233416B2 (ja) 2008-05-29 2008-05-29 信号波形生成回路及び信号波形生成方法
US12/368,335 US8392485B2 (en) 2008-05-29 2009-02-10 Signal waveform generating circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008140484A JP5233416B2 (ja) 2008-05-29 2008-05-29 信号波形生成回路及び信号波形生成方法

Publications (2)

Publication Number Publication Date
JP2009290517A JP2009290517A (ja) 2009-12-10
JP5233416B2 true JP5233416B2 (ja) 2013-07-10

Family

ID=41379024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008140484A Expired - Fee Related JP5233416B2 (ja) 2008-05-29 2008-05-29 信号波形生成回路及び信号波形生成方法

Country Status (2)

Country Link
US (1) US8392485B2 (ja)
JP (1) JP5233416B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052895A (ja) * 1983-09-02 1985-03-26 ヤマハ株式会社 楽音信号発生装置
JPH079588B2 (ja) * 1984-08-31 1995-02-01 ヤマハ株式会社 楽音発生装置
JPH0611150B2 (ja) * 1984-09-13 1994-02-09 ロ−ム株式会社 送信周波数切換装置
JP2705936B2 (ja) 1987-12-15 1998-01-28 ローム 株式会社 電話機のdtmf信号発生装置
US5069105A (en) * 1989-02-03 1991-12-03 Casio Computer Co., Ltd. Musical tone signal generating apparatus with smooth tone color change in response to pitch change command
JPH0743620B2 (ja) 1990-04-12 1995-05-15 松下電器産業株式会社 周期関数発生回路
JP3096365B2 (ja) 1992-12-18 2000-10-10 沖電気工業株式会社 Dtmf信号生成回路
JP2737658B2 (ja) * 1994-08-25 1998-04-08 日本電気株式会社 直接ディジタル合成方式信号発生器
JP2003333179A (ja) * 2002-05-17 2003-11-21 Oki Electric Ind Co Ltd リング信号生成装置

Also Published As

Publication number Publication date
US20090295437A1 (en) 2009-12-03
US8392485B2 (en) 2013-03-05
JP2009290517A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
KR100832615B1 (ko) 멀티 비트 δς 변조형 da 컨버터
WO2009090703A1 (ja) ランプ波出力回路、アナログデジタル変換回路、及びカメラ
US20070244587A1 (en) Sound Volume Converting Apparatus
US8498429B2 (en) Acoustic correction apparatus, audio output apparatus, and acoustic correction method
KR101253708B1 (ko) 보청장치의 외부 소음을 차폐하는 방법
JP5233416B2 (ja) 信号波形生成回路及び信号波形生成方法
EP0766386B1 (en) Apparatus for reducing quantization distortion
US11606459B2 (en) Terminal device, and DSD audio playback circuit and method
JP2004254016A (ja) ハウリング抑制装置
CN110896420B (zh) 一种电流音消除方法、装置及存储介质
TW201445878A (zh) 音頻處理系統及方法
JP2003017945A (ja) ミューティング回路
JP5644579B2 (ja) オーディオミキシング装置及び方法並びに電子機器
US20240171187A1 (en) Signal processing system, signal processing method, and non-transitory computer readable medium
WO2016063645A1 (ja) デジタル音声処理装置、デジタル音声処理方法、デジタル音声処理プログラム
JP2013017047A (ja) パルス幅変調器および音声信号出力装置
KR100835637B1 (ko) 음성 신호 처리 장치 및 그 동작방법
JP3102024B2 (ja) D/a変換方法
JP2003318674A (ja) ゲイン調整装置
JP6604728B2 (ja) 音声処理装置及び音声処理方法
JP3895235B2 (ja) クロック生成方法及び回路並びにa/d変換方法及び装置
JP5897970B2 (ja) アナログデジタル変換回路
JP6511988B2 (ja) デジタル音声処理装置、デジタル音声処理方法、デジタル音声処理プログラム
JP2016009952A (ja) 音声信号処理装置
JP2003299179A (ja) ディジタルオーディオ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees