JP2003299179A - ディジタルオーディオ装置 - Google Patents
ディジタルオーディオ装置Info
- Publication number
- JP2003299179A JP2003299179A JP2002103502A JP2002103502A JP2003299179A JP 2003299179 A JP2003299179 A JP 2003299179A JP 2002103502 A JP2002103502 A JP 2002103502A JP 2002103502 A JP2002103502 A JP 2002103502A JP 2003299179 A JP2003299179 A JP 2003299179A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital audio
- output
- input
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 入力データが外部クロック信号に非同期の場
合に、D/Aコンバータの内部演算処理が破綻し、出力
にノイズが発生するのを防ぐことができるディジタルオ
ーディオ装置を提供する。 【解決手段】 ディジタルオーディオ装置において、入
力データが外部クロック信号に同期しているか否かを判
定する非同期判定信号S4に基づいて、外部から入力さ
れたディジタルデータS1に対してミュートを行うか否
かを制御する入力データミュート処理回路10と、同期
信号発生回路20で発生した同期タイミング信号S20
1と外部から入力される外部サンプリング信号S2のい
ずれかを選択するサンプリング信号選択回路30を制御
することにより、D/Aコンバータ40の出力をミュー
トするようにした。
合に、D/Aコンバータの内部演算処理が破綻し、出力
にノイズが発生するのを防ぐことができるディジタルオ
ーディオ装置を提供する。 【解決手段】 ディジタルオーディオ装置において、入
力データが外部クロック信号に同期しているか否かを判
定する非同期判定信号S4に基づいて、外部から入力さ
れたディジタルデータS1に対してミュートを行うか否
かを制御する入力データミュート処理回路10と、同期
信号発生回路20で発生した同期タイミング信号S20
1と外部から入力される外部サンプリング信号S2のい
ずれかを選択するサンプリング信号選択回路30を制御
することにより、D/Aコンバータ40の出力をミュー
トするようにした。
Description
【0001】
【発明の属する技術分野】本発明はディジタルオーディ
オ装置に関し、特に入力されたディジタルオーディオデ
ータにミュート処理を施すようなディジタルオーディオ
装置に関するものである。
オ装置に関し、特に入力されたディジタルオーディオデ
ータにミュート処理を施すようなディジタルオーディオ
装置に関するものである。
【0002】
【従来の技術】ディジタルオーディオに用いられるD/
Aコンバータには、オーバ・サンプリング・ディジタル
・フィルタと、いわゆるΔΣ変調という一種のビット圧
縮技術とを組み合わせることにより、より少ないビット
数(1〜4ビット程度)で16〜18ビット相当の分解
能及び精度を得ることができるような、例えば特開20
00−232361号公報で開示されたようなD/Aコ
ンバータが存在する。
Aコンバータには、オーバ・サンプリング・ディジタル
・フィルタと、いわゆるΔΣ変調という一種のビット圧
縮技術とを組み合わせることにより、より少ないビット
数(1〜4ビット程度)で16〜18ビット相当の分解
能及び精度を得ることができるような、例えば特開20
00−232361号公報で開示されたようなD/Aコ
ンバータが存在する。
【0003】上記のようなD/Aコンバータは、ディジ
タルオーディオ信号をアナログオーディオ信号に変換す
る際に、入力データを再量子化することで当該入力デー
タに応じた「1(ハイレベル)」と「0(ローレベ
ル)」からなるパルス列を出力するものである。
タルオーディオ信号をアナログオーディオ信号に変換す
る際に、入力データを再量子化することで当該入力デー
タに応じた「1(ハイレベル)」と「0(ローレベ
ル)」からなるパルス列を出力するものである。
【0004】図3は、従来のディジタルオーディオ装置
の構成を示すブロック図である。図3において、1,
2,3は入力端子であり、5が出力端子である。上記入
力端子1,2,3にそれぞれ入力データS1、サンプリ
ング信号S2、及び外部クロック信号S3を入力する。
D/Aコンバータ40は、入力データS1をデータ入力
として、サンプリング信号S2をサンプリング入力と
し、また、外部クロック信号S3を動作クロックとして
動作する。ミュート処理回路50は、必要に応じてD/
Aコンバータ出力S401に対してミュート処理を施
し、ノイズレスな無音出力にする回路である。
の構成を示すブロック図である。図3において、1,
2,3は入力端子であり、5が出力端子である。上記入
力端子1,2,3にそれぞれ入力データS1、サンプリ
ング信号S2、及び外部クロック信号S3を入力する。
D/Aコンバータ40は、入力データS1をデータ入力
として、サンプリング信号S2をサンプリング入力と
し、また、外部クロック信号S3を動作クロックとして
動作する。ミュート処理回路50は、必要に応じてD/
Aコンバータ出力S401に対してミュート処理を施
し、ノイズレスな無音出力にする回路である。
【0005】図4は、 従来のディジタルオーディオ装
置の動作を説明するためのタイミング図である。図4に
おいて、T1の期間は入力データが外部クロック信号に
同期している状態の期間である。入力端子1に入力され
る入力データが外部クロック信号S3に同期している状
態時は、入力端子2に入力されるサンプリング信号S2
の規定のサンプリング周波数の数倍の周波数で、サンプ
リング(オーバーサンプリング)が行われ、D/Aコン
バータ40の演算処理が正常に行われ、ローパスフィル
タなどで整形されたアナログ波形をD/Aコンバータ出
力S401から出力する。
置の動作を説明するためのタイミング図である。図4に
おいて、T1の期間は入力データが外部クロック信号に
同期している状態の期間である。入力端子1に入力され
る入力データが外部クロック信号S3に同期している状
態時は、入力端子2に入力されるサンプリング信号S2
の規定のサンプリング周波数の数倍の周波数で、サンプ
リング(オーバーサンプリング)が行われ、D/Aコン
バータ40の演算処理が正常に行われ、ローパスフィル
タなどで整形されたアナログ波形をD/Aコンバータ出
力S401から出力する。
【0006】また、T2の期間は入力データが外部クロ
ック信号に同期していない状態の期間である。入力デー
タが外部クロックに同期していない状態時は、入力デー
タS1のサンプリング信号S2と外部クロック信号S3
にばらつきが生じ、規定の数倍でのオーバーサンプリン
グができなくなり、ΔΣ変調処理時に正しく演算が行わ
れずに処理が破綻し、D/Aコンバータ出力S401に
ノイズが生じる。従って、D/Aコンバータ出力S40
1のノイズにミュート処理回路50でミュート処理をか
け、出力S501を出力する。
ック信号に同期していない状態の期間である。入力デー
タが外部クロックに同期していない状態時は、入力デー
タS1のサンプリング信号S2と外部クロック信号S3
にばらつきが生じ、規定の数倍でのオーバーサンプリン
グができなくなり、ΔΣ変調処理時に正しく演算が行わ
れずに処理が破綻し、D/Aコンバータ出力S401に
ノイズが生じる。従って、D/Aコンバータ出力S40
1のノイズにミュート処理回路50でミュート処理をか
け、出力S501を出力する。
【0007】このようにして、従来のディジタルオーデ
ィオ装置では、入力データが外部クロック信号に同期し
ている場合は、D/Aコンバータ出力から整形されたア
ナログ波形を出力し、入力データが外部クロック信号に
同期していない場合は、D/Aコンバータ出力のノイズ
にミュート処理をかけ、出力する。
ィオ装置では、入力データが外部クロック信号に同期し
ている場合は、D/Aコンバータ出力から整形されたア
ナログ波形を出力し、入力データが外部クロック信号に
同期していない場合は、D/Aコンバータ出力のノイズ
にミュート処理をかけ、出力する。
【0008】
【発明が解決しようとする課題】しかしながら、ディジ
タル記憶装置の普及に伴い、例えば、MDレコーダのよ
うにディジタルオーディオデータを外部から受け取る機
会も増加してきた。つまり、信号源の多様化により、サ
ンプリング信号と入力クロックの同期がとれない場合が
発生する。
タル記憶装置の普及に伴い、例えば、MDレコーダのよ
うにディジタルオーディオデータを外部から受け取る機
会も増加してきた。つまり、信号源の多様化により、サ
ンプリング信号と入力クロックの同期がとれない場合が
発生する。
【0009】このような場合上記従来のディジタルオー
ディオ装置では、サンプリング信号と入力クロックの同
期がとれないために、ΔΣ変調処理時に演算が正しく行
われず、D/Aコンバータの内部処理が破綻し、D/A
コンバータ出力にノイズが発生し、このような場合に
は、その出力にミュート処理を施す必要があるという問
題があった。また、特にポータブル機器においては、半
導体集積回路の面積が小さいことや実装部品点数が少な
いことが望まれている。
ディオ装置では、サンプリング信号と入力クロックの同
期がとれないために、ΔΣ変調処理時に演算が正しく行
われず、D/Aコンバータの内部処理が破綻し、D/A
コンバータ出力にノイズが発生し、このような場合に
は、その出力にミュート処理を施す必要があるという問
題があった。また、特にポータブル機器においては、半
導体集積回路の面積が小さいことや実装部品点数が少な
いことが望まれている。
【0010】本発明は、上記のような従来の問題点を解
決するためになされたもので、入力されるディジタルオ
ーディオデータが外部クロック信号に同期していない場
合であっても、規定の周波数の数倍の周波数でオーバー
サンプリングを実施することができ、ΔΣ変調処理時に
演算が常に正しく行われ、D/Aコンバータ出力にノイ
ズが出力されないディジタルオーディオ装置を提供する
ことを目的とする。
決するためになされたもので、入力されるディジタルオ
ーディオデータが外部クロック信号に同期していない場
合であっても、規定の周波数の数倍の周波数でオーバー
サンプリングを実施することができ、ΔΣ変調処理時に
演算が常に正しく行われ、D/Aコンバータ出力にノイ
ズが出力されないディジタルオーディオ装置を提供する
ことを目的とする。
【0011】
【課題を解決するための手段】本発明の請求項1による
ディジタルオーディオ装置は、外部クロック信号に基づ
いて、同期タイミング信号を発生する同期信号発生手段
と、外部から入力されるディジタルオーディオデータが
上記外部クロック信号と同期しているか否かを示す非同
期判定信号に基づいて、上記同期信号発生手段から出力
される上記同期タイミング信号と、外部から入力される
外部サンプリング信号のいずれかを選択して出力するサ
ンプリング信号選択手段と、上記非同期判定信号が非同
期を示しているとき、上記外部から入力されるディジタ
ルオーディオデータに対してミュート処理を施して出力
するミュート処理手段と、上記サンプリング信号選択手
段の出力をサンプリング入力とし、上記ミュート処理手
段の出力をディジタルオーディオデータ入力とし、上記
外部クロック信号を動作クロック入力とし、D/A変換
出力を出力するD/Aコンバータとを備えるようにした
ものである。
ディジタルオーディオ装置は、外部クロック信号に基づ
いて、同期タイミング信号を発生する同期信号発生手段
と、外部から入力されるディジタルオーディオデータが
上記外部クロック信号と同期しているか否かを示す非同
期判定信号に基づいて、上記同期信号発生手段から出力
される上記同期タイミング信号と、外部から入力される
外部サンプリング信号のいずれかを選択して出力するサ
ンプリング信号選択手段と、上記非同期判定信号が非同
期を示しているとき、上記外部から入力されるディジタ
ルオーディオデータに対してミュート処理を施して出力
するミュート処理手段と、上記サンプリング信号選択手
段の出力をサンプリング入力とし、上記ミュート処理手
段の出力をディジタルオーディオデータ入力とし、上記
外部クロック信号を動作クロック入力とし、D/A変換
出力を出力するD/Aコンバータとを備えるようにした
ものである。
【0012】本発明の請求項2は、上記請求項1記載の
ディジタルオーディオ装置において、上記外部サンプリ
ング信号と上記外部クロック信号に基づいて、上記ディ
ジタルオーディオデータが上記外部クロック信号と非同
期であるか否かを判定し、該判定の結果を、上記非同期
判定信号として出力する非同期判定手段を備えるように
したものである。
ディジタルオーディオ装置において、上記外部サンプリ
ング信号と上記外部クロック信号に基づいて、上記ディ
ジタルオーディオデータが上記外部クロック信号と非同
期であるか否かを判定し、該判定の結果を、上記非同期
判定信号として出力する非同期判定手段を備えるように
したものである。
【0013】
【発明の実施の形態】(実施の形態1)以下、本発明の
実施の形態について、図面を参照して説明する。図1
は、本発明の実施の形態1によるディジタルオーディオ
装置の構成を示すブロック図である。
実施の形態について、図面を参照して説明する。図1
は、本発明の実施の形態1によるディジタルオーディオ
装置の構成を示すブロック図である。
【0014】図1において、1,2,3,4は入力端子
であり、5は出力端子である。入力端子1には外部入力
データS1が入力され、入力端子2には外部サンプリン
グ信号S2が入力され、入力端子3には外部クロック信
号S3が入力され、入力端子4には外部入力データS1
が外部クロック信号S3と同期しているか否かを示す非
同期判定信号S4が入力される。
であり、5は出力端子である。入力端子1には外部入力
データS1が入力され、入力端子2には外部サンプリン
グ信号S2が入力され、入力端子3には外部クロック信
号S3が入力され、入力端子4には外部入力データS1
が外部クロック信号S3と同期しているか否かを示す非
同期判定信号S4が入力される。
【0015】10は、非同期判定信号S4に応じて、外
部入力データS1に対しミュート処理を施して、あるい
は施さないで出力S101を出力する入力データミュー
ト処理回路、20は、外部クロック信号S3に基づいて
同期タイミング信号S201を発生する同期信号発生回
路、30は、非同期判定信号S4に応じて、同期信号発
生回路20が出力する同期タイミング信号S201と、
外部サンプリング信号S201のいずれかを選択してサ
ンプリング信号S301を出力するサンプリング信号選
択回路である。また、40は、入力データミュート処理
回路10の出力S101、サンプリング信号S301、
及び外部クロック信号S3を入力として、ΔΣ変調処理
を行い、D/Aコンバータ出力S401を出力するΔΣ
方式のD/Aコンバータである。
部入力データS1に対しミュート処理を施して、あるい
は施さないで出力S101を出力する入力データミュー
ト処理回路、20は、外部クロック信号S3に基づいて
同期タイミング信号S201を発生する同期信号発生回
路、30は、非同期判定信号S4に応じて、同期信号発
生回路20が出力する同期タイミング信号S201と、
外部サンプリング信号S201のいずれかを選択してサ
ンプリング信号S301を出力するサンプリング信号選
択回路である。また、40は、入力データミュート処理
回路10の出力S101、サンプリング信号S301、
及び外部クロック信号S3を入力として、ΔΣ変調処理
を行い、D/Aコンバータ出力S401を出力するΔΣ
方式のD/Aコンバータである。
【0016】次に動作について説明する。入力データミ
ュート処理回路10は、非同期判定信号S4が、外部入
力データS1が外部クロック信号S3と非同期であるこ
とを示すHレベルになる(以後、非同期判定信号S4が
イネーブル状態になると呼ぶ)と、入力データミュート
処理回路10のミュート動作が有効になり、出力S10
1として0データを出力する。一方、非同期判定信号S
4が外部入力データS1と外部クロック信号S3が同期
していることを示すLレベルになる(以後、非同期判定
信号S4がディスイネーブル状態になると呼ぶ)と、入
力データミュート処理回路10のミュート動作が無効に
なり、出力S101として外部入力データを出力する。
ュート処理回路10は、非同期判定信号S4が、外部入
力データS1が外部クロック信号S3と非同期であるこ
とを示すHレベルになる(以後、非同期判定信号S4が
イネーブル状態になると呼ぶ)と、入力データミュート
処理回路10のミュート動作が有効になり、出力S10
1として0データを出力する。一方、非同期判定信号S
4が外部入力データS1と外部クロック信号S3が同期
していることを示すLレベルになる(以後、非同期判定
信号S4がディスイネーブル状態になると呼ぶ)と、入
力データミュート処理回路10のミュート動作が無効に
なり、出力S101として外部入力データを出力する。
【0017】また、サンプリング信号選択回路30は、
非同期判定信号S4がイネーブル状態になると、サンプ
リング信号選択回路30は、サンプリング信号S301
に同期信号発生回路20にて生成した同期タイミング信
号S201を選択し出力する。一方、非同期判定信号S
4がディスイネーブル状態になると、サンプリング信号
選択回路30はサンプリング信号S301に外部サンプ
リング信号S2を選択し出力する。
非同期判定信号S4がイネーブル状態になると、サンプ
リング信号選択回路30は、サンプリング信号S301
に同期信号発生回路20にて生成した同期タイミング信
号S201を選択し出力する。一方、非同期判定信号S
4がディスイネーブル状態になると、サンプリング信号
選択回路30はサンプリング信号S301に外部サンプ
リング信号S2を選択し出力する。
【0018】また、同期信号発生回路20は、非同期判
定信号S4がディスイネーブル状態になると、D/Aコ
ンバータ40が外部クロック信号S3を動作クロックと
して動作するときに要求される理想的なサンプリング信
号に相当する同期タイミング信号S201を発生する。
定信号S4がディスイネーブル状態になると、D/Aコ
ンバータ40が外部クロック信号S3を動作クロックと
して動作するときに要求される理想的なサンプリング信
号に相当する同期タイミング信号S201を発生する。
【0019】従って、非同期判定信号S4がディスイネ
ーブル状態では外部入力データS1をデータ入力、外部
サンプリング信号S2をサンプリング入力、外部クロッ
ク信号S3を動作クロックとして、D/Aコンバータ4
0は動作をする。一方、非同期判定信号S4がイネーブ
ル状態では0データをデータ入力、同期タイミング信号
S201をサンプリング入力、外部クロック信号S3を
動作クロックとして、D/Aコンバータ40は動作をす
る。
ーブル状態では外部入力データS1をデータ入力、外部
サンプリング信号S2をサンプリング入力、外部クロッ
ク信号S3を動作クロックとして、D/Aコンバータ4
0は動作をする。一方、非同期判定信号S4がイネーブ
ル状態では0データをデータ入力、同期タイミング信号
S201をサンプリング入力、外部クロック信号S3を
動作クロックとして、D/Aコンバータ40は動作をす
る。
【0020】このように外部入力データ、及びサンプリ
ングデータの状態に関わらず、D/Aコンバータ40は
動作クロックが要求する理想的なサンプリング信号でデ
ータ入力(0データ)の演算を実施することが可能にな
り、常にノイズレスな無音状態が実現できる。
ングデータの状態に関わらず、D/Aコンバータ40は
動作クロックが要求する理想的なサンプリング信号でデ
ータ入力(0データ)の演算を実施することが可能にな
り、常にノイズレスな無音状態が実現できる。
【0021】図2は、本発明の実施の形態1によるディ
ジタルオーディオ装置の動作を説明するためのタイミン
グ図である。図2において、T1の期間は、外部クロッ
クS3に同期した外部入力データS1が入力されている
状態(非同期判定信号S4がディスエーブル状態)の期
間である。
ジタルオーディオ装置の動作を説明するためのタイミン
グ図である。図2において、T1の期間は、外部クロッ
クS3に同期した外部入力データS1が入力されている
状態(非同期判定信号S4がディスエーブル状態)の期
間である。
【0022】入力データミュート処理回路10は非同期
判定信号S4に基づき、ミュート処理を無効にして外部
入力データS1を出力データとして入力データS101
を出力する。また、上記非同期判定信号S4に基づき、
サンプリング信号選択回路30は出力信号として外部サ
ンプリング信号S2を選択しサンプリング信号S301
を出力する。
判定信号S4に基づき、ミュート処理を無効にして外部
入力データS1を出力データとして入力データS101
を出力する。また、上記非同期判定信号S4に基づき、
サンプリング信号選択回路30は出力信号として外部サ
ンプリング信号S2を選択しサンプリング信号S301
を出力する。
【0023】従って、T1の期間において、D/Aコン
バータ40は、外部クロック信号S3に同期した外部サ
ンプリング信号S2と、外部入力データS1と、外部ク
ロック信号S3を入力としてΔΣ変調処理を行い、D/
Aコンバータ出力S401にアナログ波形を出力する。
T2の期間は、外部入力データS1が外部クロック信号
S3と非同期の状態(非同期判定信号S4がイネーブル
状態)の期間である。
バータ40は、外部クロック信号S3に同期した外部サ
ンプリング信号S2と、外部入力データS1と、外部ク
ロック信号S3を入力としてΔΣ変調処理を行い、D/
Aコンバータ出力S401にアナログ波形を出力する。
T2の期間は、外部入力データS1が外部クロック信号
S3と非同期の状態(非同期判定信号S4がイネーブル
状態)の期間である。
【0024】入力データミュート処理回路10は非同期
判定信号S4に基づき、ミュート処理を有効にし0デー
タを出力データとして出力する。また、サンプリング信
号選択回路30は上記非同期判定信号S4に基づき、出
力信号として内部に同期した同期タイミング信号S20
1を選択し、サンプリング信号S301を出力する。
判定信号S4に基づき、ミュート処理を有効にし0デー
タを出力データとして出力する。また、サンプリング信
号選択回路30は上記非同期判定信号S4に基づき、出
力信号として内部に同期した同期タイミング信号S20
1を選択し、サンプリング信号S301を出力する。
【0025】従って、T2の期間において、D/Aコン
バータ40は、外部クロック信号S3に同期した同期タ
イミング信号S201と0データと外部クロック信号S
3を入力としてΔΣ変調処理を行うため、内部でΔΣ変
調処理が破綻することなくD/Aコンバータ出力S40
1に常にミュートされた波形を出力端子5に出力する。
バータ40は、外部クロック信号S3に同期した同期タ
イミング信号S201と0データと外部クロック信号S
3を入力としてΔΣ変調処理を行うため、内部でΔΣ変
調処理が破綻することなくD/Aコンバータ出力S40
1に常にミュートされた波形を出力端子5に出力する。
【0026】このように本発明の実施の形態1によるデ
ィジタルオーディオ装置では、小規模な回路で入力され
るディジタルオーディオデータが非同期の場合であって
も、入力データを0データにし、サンプリング入力を同
期タイミング信号にすることによって、D/Aコンバー
タ出力をミュートデータにすることができる。
ィジタルオーディオ装置では、小規模な回路で入力され
るディジタルオーディオデータが非同期の場合であって
も、入力データを0データにし、サンプリング入力を同
期タイミング信号にすることによって、D/Aコンバー
タ出力をミュートデータにすることができる。
【0027】図5は、本発明の実施の形態1によるディ
ジタルオーディオ装置の非同期判定手段の構成を示すブ
ロック図である。図5において、6,7は入力端子であ
り、8は出力端子である。
ジタルオーディオ装置の非同期判定手段の構成を示すブ
ロック図である。図5において、6,7は入力端子であ
り、8は出力端子である。
【0028】入力端子6には外部クロック信号S3が入
力され、入力端子7には外部サンプリング信号S2が入
力される。カウンタ60は外部サンプリング信号S2の
立ち上がりにて、カウント値を初期値に戻し、外部クロ
ック信号S3の立ち上がり(下がり)回数をカウント
し、そのカウント値S601を出力する。外部サンプリ
ング信号S2の立ち上がり時のカウント値がD/Aコン
バータが内部でのΔΣ変調処理を行うために必要な規定
の値と等しいか否かをカウント値判定回路70で判定
し、その結果を非同期判定信号S4として出力する。
力され、入力端子7には外部サンプリング信号S2が入
力される。カウンタ60は外部サンプリング信号S2の
立ち上がりにて、カウント値を初期値に戻し、外部クロ
ック信号S3の立ち上がり(下がり)回数をカウント
し、そのカウント値S601を出力する。外部サンプリ
ング信号S2の立ち上がり時のカウント値がD/Aコン
バータが内部でのΔΣ変調処理を行うために必要な規定
の値と等しいか否かをカウント値判定回路70で判定
し、その結果を非同期判定信号S4として出力する。
【0029】図6は、本発明の実施の形態1によるディ
ジタルオーディオ装置の非同期判定手段の動作を説明す
るためのタイミングチャート図である。図6において、
例えば、D/Aコンバータが内部でΔΣ変調処理を行う
ために必要な規定の値を「n」とし、カウント値「m」
との間に「m<n」の関係があるとする。
ジタルオーディオ装置の非同期判定手段の動作を説明す
るためのタイミングチャート図である。図6において、
例えば、D/Aコンバータが内部でΔΣ変調処理を行う
ために必要な規定の値を「n」とし、カウント値「m」
との間に「m<n」の関係があるとする。
【0030】T1の期間は、カウント値が「n」であ
り、D/Aコンバータが内部でΔΣ変調処理を行うため
に必要な規定の値と等しいので、サンプリング信号と外
部クロックとの関係が満たされており、非同期判定信号
S4がディスイネーブル状態であることを示している。
り、D/Aコンバータが内部でΔΣ変調処理を行うため
に必要な規定の値と等しいので、サンプリング信号と外
部クロックとの関係が満たされており、非同期判定信号
S4がディスイネーブル状態であることを示している。
【0031】一方、T2の期間は、図6に示すようにカ
ウント値が「m」であり、つまりカウント値が「n」未
満であるため、D/Aコンバータが内部でΔΣ変調処理
を行うために必要な規定の値と異なるので、非同期判定
信号S4がイネーブル状態であることを示している。
ウント値が「m」であり、つまりカウント値が「n」未
満であるため、D/Aコンバータが内部でΔΣ変調処理
を行うために必要な規定の値と異なるので、非同期判定
信号S4がイネーブル状態であることを示している。
【0032】また、D/Aコンバータが内部でΔΣ変調
処理を行うために必要な規定の値を「n」とカウント値
「m」との間に「m>n」の関係がある場合も、非同期
判定信号がイネーブル状態となる。
処理を行うために必要な規定の値を「n」とカウント値
「m」との間に「m>n」の関係がある場合も、非同期
判定信号がイネーブル状態となる。
【0033】このように本発明の実施の形態1によるデ
ィジタルオーディオ装置では、非同期判定手段により、
カウンタ及びカウント判定回路を用いて外部サンプリン
グ信号S2の立ち上がり時のカウント値がD/Aコンバ
ータが内部でのΔΣ変調処理を行うために必要な規定の
値と等しいか否かを判定することで、上記非同期判定手
段より出力された結果である非同期判定信号に基づい
て、入力データ、及びサンプリング信号を選択し、必要
に応じてミュートされた波形を出力することができる。
ィジタルオーディオ装置では、非同期判定手段により、
カウンタ及びカウント判定回路を用いて外部サンプリン
グ信号S2の立ち上がり時のカウント値がD/Aコンバ
ータが内部でのΔΣ変調処理を行うために必要な規定の
値と等しいか否かを判定することで、上記非同期判定手
段より出力された結果である非同期判定信号に基づい
て、入力データ、及びサンプリング信号を選択し、必要
に応じてミュートされた波形を出力することができる。
【0034】
【発明の効果】以上の説明から明らかなように、本発明
の請求項1によるディジタルオーディオ装置によれば、
外部クロック信号に基づいて、同期タイミング信号を発
生する同期信号発生手段と、外部から入力されるディジ
タルオーディオデータが上記外部クロック信号と同期し
ているか否かを示す非同期判定信号に基づいて、上記同
期信号発生手段から出力される上記同期タイミング信号
と、外部から入力される外部サンプリング信号のいずれ
かを選択して出力するサンプリング信号選択手段と、上
記非同期判定信号が非同期を示しているとき、上記外部
から入力されるディジタルオーディオデータに対してミ
ュート処理を施して出力するミュート処理手段と、上記
サンプリング信号選択手段の出力をサンプリング入力と
し、上記ミュート処理手段の出力をディジタルオーディ
オデータ入力とし、上記外部クロック信号を動作クロッ
ク入力とし、D/A変換出力を出力するD/Aコンバー
タとを備えるようにしたので、サンプリング信号と入力
データを制御することにより、D/Aコンバータの内部
処理が破綻することが無くなり、内部処理の破綻による
D/Aコンバータ出力にノイズが発生しなくなり、D/
Aコンバータの出力の後段にミュート処理手段が不要と
なるため、半導体集積回路の面積の縮小や実装点数を削
減することができるという効果がある。
の請求項1によるディジタルオーディオ装置によれば、
外部クロック信号に基づいて、同期タイミング信号を発
生する同期信号発生手段と、外部から入力されるディジ
タルオーディオデータが上記外部クロック信号と同期し
ているか否かを示す非同期判定信号に基づいて、上記同
期信号発生手段から出力される上記同期タイミング信号
と、外部から入力される外部サンプリング信号のいずれ
かを選択して出力するサンプリング信号選択手段と、上
記非同期判定信号が非同期を示しているとき、上記外部
から入力されるディジタルオーディオデータに対してミ
ュート処理を施して出力するミュート処理手段と、上記
サンプリング信号選択手段の出力をサンプリング入力と
し、上記ミュート処理手段の出力をディジタルオーディ
オデータ入力とし、上記外部クロック信号を動作クロッ
ク入力とし、D/A変換出力を出力するD/Aコンバー
タとを備えるようにしたので、サンプリング信号と入力
データを制御することにより、D/Aコンバータの内部
処理が破綻することが無くなり、内部処理の破綻による
D/Aコンバータ出力にノイズが発生しなくなり、D/
Aコンバータの出力の後段にミュート処理手段が不要と
なるため、半導体集積回路の面積の縮小や実装点数を削
減することができるという効果がある。
【0035】本発明の請求項2によるディジタルオーデ
ィオ装置によれば、上記請求項1記載のディジタルオー
ディオ装置において、上記外部サンプリング信号と上記
外部クロック信号とに基づいて、上記ディジタルオーデ
ィオデータが上記外部クロック信号と非同期であるか否
かを判定し、該判定の結果を、上記非同期判定信号とし
て出力する非同期判定手段を備えるようにしたので、デ
ィジタルオーディオ装置の外部入力に依存せずにD/A
コンバータ出力をゼロにすることが可能となり、D/A
コンバータの出力の後段にミュート処理手段が不要とな
るため、半導体集積回路の面積の縮小や実装点数を削減
することができるという効果がある。
ィオ装置によれば、上記請求項1記載のディジタルオー
ディオ装置において、上記外部サンプリング信号と上記
外部クロック信号とに基づいて、上記ディジタルオーデ
ィオデータが上記外部クロック信号と非同期であるか否
かを判定し、該判定の結果を、上記非同期判定信号とし
て出力する非同期判定手段を備えるようにしたので、デ
ィジタルオーディオ装置の外部入力に依存せずにD/A
コンバータ出力をゼロにすることが可能となり、D/A
コンバータの出力の後段にミュート処理手段が不要とな
るため、半導体集積回路の面積の縮小や実装点数を削減
することができるという効果がある。
【図1】本発明の実施の形態によるディジタルオーディ
オ装置の構成を示すブロック図である。
オ装置の構成を示すブロック図である。
【図2】本発明の実施の形態によるディジタルオーディ
オ装置の動作を説明するためのタイミング図である。
オ装置の動作を説明するためのタイミング図である。
【図3】従来のディジタルオーディオ装置の構成を示す
ブロック図である。
ブロック図である。
【図4】従来のディジタルオーディオ装置の動作を説明
するためのタイミング図である。
するためのタイミング図である。
【図5】本発明の実施の形態による非同期判定手段の構
成を示すブロック図である。
成を示すブロック図である。
【図6】本発明の実施の形態による非同期判定手段の動
作を説明するためのタイミングチャート図である。
作を説明するためのタイミングチャート図である。
1,2,3,4,6,7 入力端子
5,8 出力端子
10 入力データミュート処理回路
20 同期信号発生回路
30 サンプリング信号選択回路
40 ΔΣ方式D/Aコンバータ
50 ミュート処理回路
60 カウンタ
70 カウント値判定回路
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 5D020 AC07
5J064 AA05 BA03 BA06 BB09 BC05
BC07 BC14 BC15 BD01
Claims (2)
- 【請求項1】 外部クロック信号に基づいて、同期タイ
ミング信号を発生する同期信号発生手段と、 外部から入力されるディジタルオーディオデータが上記
外部クロック信号と同期しているか否かを示す非同期判
定信号に基づいて、上記同期信号発生手段から出力され
る上記同期タイミング信号と、外部から入力される外部
サンプリング信号のいずれかを選択して出力するサンプ
リング信号選択手段と、 上記非同期判定信号が非同期を示しているとき、上記外
部から入力されるディジタルオーディオデータに対して
ミュート処理を施して出力するミュート処理手段と、 上記サンプリング信号選択手段の出力をサンプリング入
力とし、上記ミュート処理手段の出力をディジタルオー
ディオデータ入力とし、上記外部クロック信号を動作ク
ロック入力とし、D/A変換出力を出力するD/Aコン
バータとを備えた、 ことを特徴とするディジタルオーディオ装置。 - 【請求項2】 請求項1記載のディジタルオーディオ装
置において、 上記外部サンプリング信号と上記外部クロック信号に基
づいて、上記ディジタルオーディオデータが上記外部ク
ロック信号と非同期であるか否かを判定し、該判定の結
果を、上記非同期判定信号として出力する非同期判定手
段を備えた、 ことを特徴とするディジタルオーディオ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002103502A JP2003299179A (ja) | 2002-04-05 | 2002-04-05 | ディジタルオーディオ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002103502A JP2003299179A (ja) | 2002-04-05 | 2002-04-05 | ディジタルオーディオ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003299179A true JP2003299179A (ja) | 2003-10-17 |
Family
ID=29389291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002103502A Pending JP2003299179A (ja) | 2002-04-05 | 2002-04-05 | ディジタルオーディオ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003299179A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2120384A1 (en) * | 2008-05-13 | 2009-11-18 | Funai Electric Co., Ltd. | Audio processor |
JP2013031225A (ja) * | 2012-10-25 | 2013-02-07 | Seiko Epson Corp | 音声信号中継回路および音声信号中継方法 |
-
2002
- 2002-04-05 JP JP2002103502A patent/JP2003299179A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2120384A1 (en) * | 2008-05-13 | 2009-11-18 | Funai Electric Co., Ltd. | Audio processor |
US8285406B2 (en) | 2008-05-13 | 2012-10-09 | Funai Electric Co., Ltd. | Audio processor |
JP2013031225A (ja) * | 2012-10-25 | 2013-02-07 | Seiko Epson Corp | 音声信号中継回路および音声信号中継方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02105628A (ja) | ディジタルオーディオ機器のミュート回路 | |
JPH10200351A (ja) | デジタルオーディオプロセッサ | |
US6703958B2 (en) | Analog-to-digital converter | |
JP2000022535A (ja) | データサンプリング方法及び装置 | |
JP2003046388A (ja) | クロック同期装置 | |
JP2003299179A (ja) | ディジタルオーディオ装置 | |
US6624774B2 (en) | Delta sigma D/A converter | |
EP0632459B1 (en) | Delay circuit using a digital memory | |
KR100196477B1 (ko) | A/d 변환기 | |
JP2001326575A (ja) | A/dコンバータ装置 | |
JP2003318674A (ja) | ゲイン調整装置 | |
JP3895235B2 (ja) | クロック生成方法及び回路並びにa/d変換方法及び装置 | |
JP3562127B2 (ja) | パルス幅変調回路 | |
JP5644579B2 (ja) | オーディオミキシング装置及び方法並びに電子機器 | |
JPH0564287A (ja) | オーデイオアンプ | |
JP2989431B2 (ja) | 遅延回路 | |
JP2004180070A (ja) | データスライス装置 | |
JP2005045651A (ja) | 信号発生器 | |
JPH11214993A (ja) | A/d変換器、ボリュームシステム、及びa/d変換方式 | |
JP2637259B2 (ja) | 信号伝送路 | |
JP2002300035A (ja) | A/dインタフェース回路 | |
JP2000174622A (ja) | A/d変換回路 | |
JP2007132965A (ja) | 音源ハードウエア・アクセラレータ | |
KR20020096465A (ko) | 디지탈 오디오 디코더 칩의 템포 컨트롤러 | |
JPH0636587A (ja) | 信号遅延メモリ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050405 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20071228 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |