JP2003318674A - ゲイン調整装置 - Google Patents

Abstract

(57)【要約】 【課題】 ゲイン設定を入力信号の任意のタイミングで
行っても波形ひずみを生ずることがないゲイン調整装置
を提供する。 【解決手段】 デコード回路１３はゲイン設定信号をバ
イナリｍビットの第１ゲイン値にデコードし、これをゲ
イン値保持回路１４で保持する。ゼロクロス検出回路１
２は入力信号の符号ビットにより入力信号のアナログ波
形の振幅が０となるタイミングを検出してゼロクロス信
号を出力し、これに基づいてゲイン値保持回路１４は第
２ゲイン値を出力する。ゲイン調整回路１１は、ｎビッ
トからなる入力信号と第２ゲイン値とを乗算器１５によ
り演算し、ゼロクロス点において波形が連続した出力信
号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は音声信号や画像信号
等の信号処理装置に関し、特にゲイン設定信号に応じて
ゲイン調整を行うゲイン調整装置に関する。

【０００２】

【従来の技術】音声信号や画像信号をディジタルサンプ
リングデータに変換してゲイン調整を行うゲイン調整装
置は、オーディオ機器、音声合成装置、携帯電話、デー
タ処理装置、電子楽器等の分野において広く用いられて
いる。ディジタル信号のゲイン調整装置は、入力信号の
ゲイン調整を波形信号における任意の位置で行うことが
できる。

【０００３】図１２は従来のゲイン調整装置の基本構成
を示すブロック図であり、ゲイン調整回路８１とデコー
ド回路８２から構成されている。同図において音声信号
等のアナログ信号は、図示しないＡ／Ｄ変換器によって
ｎビットのディジタル入力信号８３に変換された後、ゲ
イン調整回路８１に入力される。一方、デコード回路８
２はゲイン設定信号８４をデコードして、ｍビットから
なるゲイン値信号８５を生成する。

【０００４】入力信号８３とゲイン値信号８５は、ゲイ
ン調整回路８１の乗算器８６により演算され、設定され
たゲイン値に応じてディジタル的に増幅され、ｎビット
からなる出力信号８７を出力する。そして、この出力信
号８７を図示しないＤ／Ａ変換器によってアナログ信号
に変換することにより、増幅されたアナログ音声信号を
得る。

【０００５】

【発明が解決しようとする課題】図１２に示す従来のゲ
イン調整装置において、ゲイン設定信号８４は入力信号
８３に対して任意のタイミングで入力される。例えば、
図１３の波形図において、図１３（ａ）に示す入力信号
のアナログ波形上のＡ点においてゲインを小さくするゲ
イン設定信号が入力された場合は、図１２に示したゲイ
ン調整装置によりＡ点からゲイン調整処理がなされる。
したがって、得られる出力信号８７をアナログ信号に復
した波形は、図１３（ｂ）における円内Ｂに示すように
不連続な波形となる。このような波形ひずみは、例えば
音声信号の場合にこれを再生すると、クリック音等の異
常音となって現れることがある。

【０００６】これを解決するには、ゲイン設定信号８４
を入力した後に入力信号８３をゲイン調整回路８１に入
力するか、若しくは外部からのゲイン設定信号８４の到
来タイミングを入力信号のアナログ波形の振幅が０とな
る位置に合わせるなど、煩雑なシステム的ケアをする必
要がある。このため従来のゲイン調整装置では、これを
汎用的に用いることが難しいという問題点があった。

【０００７】本発明は上記事情に鑑みてなされたもので
あり、その目的は、入力信号に対してゲイン設定を任意
のタイミングで行っても、波形ひずみを生ずることがな
くゲイン調整が可能なゲイン調整装置を提供することに
ある。

【０００８】

【課題を解決するための手段】本発明は、ゲイン設定信
号に応じて入力信号のゲイン調整を行うゲイン調整装置
であって、前記入力信号のアナログ波形のゼロクロスタ
イミングを検出するゼロクロス検出手段と、前記ゲイン
設定信号をデコードして第１のゲイン値を出力するデコ
ード手段と、前記第１のゲイン値を保持し、前記ゼロク
ロスタイミングと同期して第２のゲイン値を出力するゲ
イン値保持手段と、前記入力信号と前記第２のゲイン値
とを演算するゲイン演算手段と、を備えたことを特徴と
する。

【０００９】上記構成によれば、ゲイン設定信号による
入力信号のゲイン調整を入力信号のアナログ波形の振幅
がゼロ付近であるタイミングで行われるので、波形ひず
みを低減することが可能となる。

【００１０】また、本発明は、ゲイン設定信号に応じて
入力信号のゲイン調整を行うゲイン調整装置であって、
前記入力信号のアナログ波形のゼロクロスタイミングを
検出するゼロクロス検出手段と、前記ゲイン設定信号を
デコードして第１のゲイン値を出力するデコード手段
と、前記第１のゲイン値を保持し、前記ゼロクロスタイ
ミングと同期して第２のゲイン値を出力するゲイン値保
持手段と、前記ゲイン設定信号が変更された際の変更前
後における前記第１のゲイン値の大小を比較するゲイン
値比較手段と、前記比較結果に基づき、前記ゲイン設定
信号の変更後において第１のゲイン値が大きいときは前
記第１のゲイン値を選択し、小さいときは前記第２のゲ
イン値を選択してそれぞれ第３のゲイン値として出力す
るゲイン値選択手段と、前記入力信号と前記第３のゲイ
ン値とを演算するゲイン演算手段と、を備えたことを特
徴とする。

【００１１】上記構成によれば、ゲイン設定信号が変更
されてゲインが増加又は減少するいずれの場合において
も、入力信号をゲイン処理して得られる出力信号のアナ
ログ波形は連続したものとなり、ゲイン調整における波
形ひずみを低減することが可能となる。

【００１２】また、本発明は、ゲイン設定信号に応じて
入力信号のゲイン調整を行うゲイン調整装置であって、
前記入力信号のアナログ波形のゼロクロスタイミングを
検出するゼロクロス検出手段と、前記ゲイン設定信号を
デコードして第１のゲイン値を出力するデコード手段
と、前記第１のゲイン値を保持し、前記ゼロクロスタイ
ミングと同期して第２のゲイン値を出力するゲイン値保
持手段と、前記ゲイン設定信号が変更された際、その変
更タイミングが前記ゼロクロスタイミングに略一致して
行われた場合は前記第２のゲイン値を選択し、それ以外
の場合は前記第１のゲイン値を選択してそれぞれ第３の
ゲイン値として出力するゲイン値選択手段と、前記入力
信号と前記第３のゲイン値を演算するゲイン演算手段
と、前記ゲイン設定信号の変更時における前記入力信号
のアナログ波形の振幅と前記ゲイン演算手段による前記
入力信号と前記第３のゲイン値を演算した後のアナログ
波形の振幅最大値との間を直線で近似して補間する波形
補間手段と、を備えたことを特徴とする。

【００１３】上記構成によれば、ゲイン設定時の入力信
号と、振幅最大値との間を直線補間により波形を連続的
に変化させてゲイン調整が行われるので、波形ひずみを
低減させた出力信号が得られる。

【００１４】また、本発明は、上記いずれかの構成にお
いて、前記入力信号は符号ビットを含むバイナリコード
からなるディジタル信号であり、前記ゼロクロス検出手
段は、前記符号ビットの変化により前記入力信号のアナ
ログ波形のゼロクロスを検出するものであり、前記ゲイ
ン演算手段は、前記入力信号と前記第２又は第３のゲイ
ン値とを乗算するものであることを特徴とする。

【００１５】上記構成によれば、入力信号のゲイン調整
を簡単な回路構成で実現可能となる。

【００１６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。以降に示す第１ないし第３実施形
態において、本発明に係るゲイン調整装置を詳細に説明
する。なお、各図面において、共通の構成要素及び信号
にはそれぞれ同一の符号、信号名を付してある。

【００１７】［第１実施形態］図１は本発明の第１実施
形態に係るゲイン調整装置の構成を示すブロック図であ
る。

【００１８】ゲイン調整装置は、符号ビットを含むｎビ
ットのバイナリコードからなる入力信号をゲイン値に応
じて演算するゲイン調整回路（ゲイン演算手段に相当す
る）１１と、入力信号をディジタル変換する前のアナロ
グ波形において振幅が０値となるゼロクロスタイミング
を検出するゼロクロス検出回路（ゼロクロス検出手段に
相当する）１２と、ゲイン設定信号をデコードしてｍビ
ットの第１ゲイン値を出力するデコード回路（デコード
手段に相当する）１３と、第１ゲイン値を保持し、ゼロ
クロス信号に基づいて第２ゲイン値を出力するゲイン値
保持回路（ゲイン値保持手段に相当する）１４とを有し
て構成される。

【００１９】次に、図１に示したゲイン調整装置の動作
について、図２に示す波形図を併せて参照しながら説明
する。図２において、（ａ）は入力信号、（ｂ）はゼロ
クロス信号、（ｃ）は出力信号を示す。ここでは図２
（ａ）に示すように入力信号のアナログ波形上のＡ点で
ゲイン設定信号が入力された場合について考える。な
お、調整前の入力信号及び出力信号のアナログ信号レベ
ルをＬ１、ゲイン設定信号による調整後の出力信号のア
ナログ信号レベルをＬ２とする。

【００２０】ゲイン設定信号はデコード回路１３に入力
され、ゲインレベルを示すバイナリｍビットの第１ゲイ
ン値にデコードする。この第１ゲイン値はゲイン値保持
回路１４に入力されて保持される。

【００２１】ゼロクロス検出回路１２はＤ−ＦＦ１６と
ＥＸ−ＯＲ１７から構成されており、入力信号の最上位
ビットである符号ビットをＤ−ＦＦ１６にラッチし、符
号ビットが０から１、又は１から０に変化した場合にク
ロックに同期して図２（ｂ）に示すようなゼロクロスタ
イミングを表すゼロクロス信号を出力する。

【００２２】ゲイン値保持回路１４は、保持していた第
１ゲイン値をゼロクロス信号の立ち上がりと同期した第
２ゲイン値としてゲイン調整回路１１へ出力する。

【００２３】ゲイン調整回路１１は、ｎビットの入力信
号とｍビットの第２ゲイン値を、図２（ａ），（ｃ）に
示すように入力信号の振幅が０付近であるＢ点から乗算
器１５による乗算を開始する。これにより、ゲイン調整
を行った出力信号のアナログ波形は、図２（ｃ）に示す
ように調整前後の信号波形をゼロクロス点で繋いだよう
な連続したものとなる。

【００２４】このように、第１実施形態では、入力信号
のアナログ波形の振幅が増大する方向に向かっている際
にゲイン設定信号が入力した場合、従来発生したような
出力信号の不連続な波形を解消することが可能となり、
ゲイン調整における波形ひずみを小さくすることができ
る。

【００２５】［第２実施形態］図３は本発明の第２実施
形態に係るゲイン調整装置の構成を示すブロック図であ
る。

【００２６】ゲイン調整装置は、図１に示した第１実施
形態の構成に加え、ゲイン設定信号が変更された場合
に、変更前後のゲイン値の大小を比較するゲイン値比較
回路（ゲイン値比較手段に相当する）２１と、ゲイン調
整回路１１へ入力するゲイン値を選択するセレクタ（ゲ
イン値選択手段に相当する）２２とを有して構成され
る。なお、図１と同じ構成については、同一符号を付し
て説明を省略する。

【００２７】次に、図３に示したゲイン調整装置の動作
について、図４に示す波形図を併せて参照しながら説明
する。図４において、（ａ）は入力信号、（ｂ）はゼロ
クロス信号、（ｃ），（ｄ）は出力信号を示す。ここで
は入力信号のアナログ波形上のＡ点でゲイン設定信号が
変更された場合について考える。

【００２８】デコード回路１３においてデコードされた
ｍビットからなる第１ゲイン値は、ゲイン値保持回路１
４に入力されると同時に、ゲイン値比較回路２１及びセ
レクタ２２に入力される。

【００２９】ゲイン値比較回路２１はＤ−ＦＦ２３と減
算器２４から構成されており、Ｄ−ＦＦ２３には予めゲ
イン設定信号が変更される以前の第１ゲイン値が保持さ
れている。ゲイン設定信号が変更されると、クロック１
に同期するクロック２のタイミングでＤ−ＦＦ２３に保
持されていた第１ゲイン値を出力し、減算器２４により
新たにデコードした第１ゲイン値を減算する。そして、
演算結果の符号を表す最上位ビットを選択信号としてセ
レクタ２２に向けて出力する。

【００３０】ここで、セレクタ２２の動作について説明
する。まず、選択信号が“０”の場合、すなわち新たに
設定されたゲイン値が、以前に設定されていたゲイン値
より小さい場合（アナログ信号レベルを調整前のＬ１か
らこれより小さいＬ２に調整する場合）は、セレクタ２
２は第２ゲイン値を選択し、これをゲイン調整回路１１
に入力する。すると、第１実施形態の場合と同様に、図
４（ａ），（ｃ）に示すように入力信号のアナログ波形
の０付近のタイミングであるＢ点においてゲイン調整が
行われ、調整前後の信号波形をゼロクロス点で繋いだよ
うな連続したアナログ波形の出力信号ｈ１が出力され
る。

【００３１】一方、選択信号が“１”の場合、すなわち
新たに設定されるゲイン値が以前のゲイン値より大きい
場合（アナログ信号レベルを調整前のＬ１からこれより
大きいＬ３に調整する場合）は、セレクタ２２は第１ゲ
イン値を選択し、これをゲイン調整回路１１に入力す
る。これにより、ゲイン調整回路１１によるゲイン調整
はゲイン設定信号が変更されると同時、すなわち図４
（ａ），（ｄ）に示すように入力信号のアナログ波形の
Ａ点において行われ、ゲインが増加する方向に擬似的に
連続したようなアナログ波形の出力信号ｈ２が出力され
る。

【００３２】したがって第２実施形態によれば、ゲイン
設定信号が変更されてゲイン値がさらに増加又は減少す
るいずれの場合においても、入力信号をゲイン処理して
得られる出力信号のアナログ波形は連続したものとな
り、ゲイン調整における波形ひずみを低減することがで
きる。

【００３３】［第３実施形態］図５は本発明の第３実施
形態に係るゲイン調整装置の構成を示すブロック図であ
る。図５において図１と同じ構成については、同一符号
を付す。

【００３４】ゲイン調整装置は、符号ビットを含むｎビ
ットのバイナリコードからなる入力信号をゲイン値に応
じて演算するゲイン調整回路３１と、入力信号をディジ
タル変換する前のアナログ波形において振幅が０値とな
るゼロクロスタイミングを検出するゼロクロス検出回路
１２と、ゲイン設定信号をデコードしてｍビットの第１
ゲイン値を出力するデコード回路１３と、第１ゲイン値
を保持してゼロクロス信号に基づいて第２ゲイン値を出
力するゲイン値保持回路１４と、ゼロクロス信号に応じ
て第１ゲイン値と第２ゲイン値のいずれかを選択するセ
レクタ３２とを有して構成される。

【００３５】さらに、ゲイン調整回路３１は、波形補間
手段として、乗算器１５、出力信号の補間信号を生成す
る直線補間回路３３、スイッチ３４及びスイッチ制御回
路３５を有して構成される。

【００３６】次に、図５に示したゲイン調整装置の動作
について、図６及び図７に示す波形図を併せて参照しな
がら説明する。図６において、（ａ）は入力信号、
（ｂ）はゼロクロス信号、（ｃ）は出力信号を示す。ま
た、図７において、（ａ）は入力信号、（ｂ）はゼロク
ロス信号、（ｃ），（ｄ）は出力信号を示す。

【００３７】先ず、図６に示すように、入力信号のアナ
ログ波形がゼロクロスする位置、すなわち図６（ａ）の
ように波形振幅がほぼ０付近のＣ点のタイミングでゲイ
ン設定信号が到来した場合について考える。このとき、
ゼロクロス信号の値は“１”となり、セレクタ３２は第
２ゲイン値を選択してこれを第３ゲイン値としてゲイン
調整回路３１に出力する。

【００３８】ゲイン調整回路３１では、スイッチ制御回
路３５からスイッチ切替信号が出力され、スイッチ３４
の接点ａを閉じる。これにより、乗算器１５によりｎビ
ットの入力信号とｍビットの第３ゲイン値の演算が行わ
れ、出力信号のアナログ波形は図６（ｃ）に示すように
信号波形をゼロクロス点で繋いだような連続した波形と
なって、ひずみが小さい波形を得ることができる。

【００３９】次に、図７に示すように、入力信号のアナ
ログ波形上において、図７（ａ）のように任意のタイミ
ングであるＡ点でゲイン設定信号が到来した場合につい
て考える。このとき、ゼロクロス信号の値は“０”とな
っており、セレクタ３２は第１ゲイン値を選択し、これ
を第３ゲイン値としてゲイン調整回路３１に出力する。

【００４０】この場合、直線補間回路３３は後述するよ
うにカウント値を出力しており、その間スイッチ制御回
路３５からのスイッチ切替信号によりスイッチ３４の接
点ｂが閉じ、直線補間回路３３からの直線補間信号が選
択される。この直線補間の期間においては、出力信号の
アナログ波形として図７（ｃ），（ｄ）の円内に示すよ
うな直線的な波形が出力される。

【００４１】そして、後述するように入力信号のアナロ
グ波形の振幅が最大となった時点で直線補間回路３３か
らのカウント値の出力がなくなり、これに応じてスイッ
チ制御回路３５はスイッチ３４を切り替えて接点ａを閉
じ、接点ｂを開くように制御する。これにより、乗算器
１５によって入力信号と第３ゲイン値の演算が行われ、
図７（ｃ），（ｄ）に示すようにゲイン調整前後の信号
波形を直線波形で繋いだような連続したアナログ波形の
出力信号ｊ１，ｊ２が出力される。このとき、アナログ
信号レベルを調整前のＬ１からこれより小さいＬ２に調
整する場合は、図７（ｃ）に示すような出力信号ｊ１と
なり、アナログ信号レベルを調整前のＬ１からこれより
大きいＬ３に調整する場合は、図７（ｄ）に示すような
出力信号ｊ２となる。

【００４２】ここで、直線補間回路３３の機能及び動作
について、図８を参照しながら説明する。図８は直線補
間回路の構成を示すブロック図である。

【００４３】まず、乗算器４１において、第３ゲイン値
と入力信号のダイナミックレンジを記憶したフルスケー
ル値保存回路４２の出力とを演算し、設定されたゲイン
値における最大振幅値を出力する。この際、入力信号の
ＭＳＢを抽出し、ＭＳＢが０の時（入力信号が正の場
合）はスイッチ５９の接点がＥに接続され、最大振幅が
そのまま減算器４３に入力される。ＭＳＢが１の時（入
力信号が負の場合）はスイッチ５９の接点がＦに接続さ
れ、最大振幅に−１を乗算器５８で乗算した信号が減算
器４３に入力される。次いで、減算器４３により最大振
幅値からゲイン設定時の入力信号の振幅を減算処理し、
波形振幅差信号として接点Ｃに出力する。このとき同時
に、設定時の入力信号と−１を乗算器４５で乗算した信
号を接点Ｄに出力する。

【００４４】次に、サンプリング回数値信号を生成する
処理について説明する。直線補間を行う場合は、次の２
つの場合が考えられる。まず、ゲイン設定される位置が
最大振幅になる前に設定される場合である。この場合
は、ゲイン設定時から最大振幅までを直線補間すること
により連続した信号を得ることができる（図９参照）。
もう一つは、ゲイン設定される位置が最大振幅になった
後の場合である。この場合は、ゲイン設定時から次のゼ
ロクロス点に向かって直線補間を行うことにより連続し
た信号を得ることができる（図１０参照）。そこで以上
の処理を以下で説明する構成により実現する。

【００４５】まず、ゼロクロス信号をリセット信号と
し、さらにサンプリング周波数をクロックとしてカウン
トする波形位置カウンタ５２により、入力信号のゼロク
ロス点から次のゼロクロス点までのサンプリング回数を
カウントする（図１１（ａ），（Ｂ）参照）。次に、波
形位置カウンタ５２によりゲイン設定する時点より以前
のカウント処理から、最大カウント値を抽出する。さら
に前記カウント値を、ＬＳＢ側に１ビットシフトするビ
ットシフト回路５３によりビットシフトし、１／２にし
て減算器５４と加算器５５とに出力する。この最大カウ
ント値の１／２の信号は、ゼロクロス点から次のゼロク
ロス点までの区間Ｔで信号が最大振幅となるカウント値
とする。

【００４６】波形位置カウンタ５２は、ｎビットのカウ
ンタを有してなり、現在入力されている波形のゼロクロ
ス点からゼロクロス点間の任意の位置のカウント値をカ
ウントしており、その波形位置（サンプリング回数）の
カウント値を減算器５４に出力する。

【００４７】減算器５４では、最大振幅となるカウント
値から、ゲイン設定時のカウント値を減算処理し、接点
Ａと加算器５５に出力する。減算器５４での処理結果が
正の場合、つまりゲイン設定時の波形位置カウント値が
最大カウント値の１／２より小さい場合は、入力信号は
最大振幅値になる前にゲイン設定されたことになる。こ
の場合は、図９に示すようにゲイン設定された時点Ｓ１
から最大振幅点に向かって直線補間される。このとき接
点Ａに出力される信号は、ゲイン設定時から最大振幅に
向かうまでのサンプリング回数値信号となる。またこの
とき、減算処理した結果のＭＳＢを抽出し、スイッチ５
６及び５７にスイッチ制御信号として出力する。

【００４８】また、減算器５４での処理結果が負の場
合、つまりゲイン設定時の波形位置カウント値が最大カ
ウント値の１／２より大きい場合は、入力信号は最大振
幅値になった後にゲイン設定されたことになる。この場
合は、直線補間としては、図１０に示すようにゲイン設
定された時点Ｓ２からゼロクロス点に向かって直線補間
されなければならない。そこで、加算器５５ではさらに
最大カウント値の１／２の信号と減算処理された信号と
の加算処理を行い、接点Ｂに出力する。このとき接点Ｂ
に出力される信号は、ゲイン設定時から次のゼロクロス
点までのサンプリング回数値信号となる。

【００４９】以上の処理により、ゲイン設定時から最大
振幅点までのサンプリング回数もしくは、ゲイン設定時
から次のゼロクロス点までのサンプリング回数を得るこ
とができる。

【００５０】次に、直線補間の際の増加振幅信号を生成
する処理について説明する。まず減算器５４での減算結
果が正の場合、つまり減算結果のＭＳＢが０の場合は、
スイッチ５６は接点Ａに接続され、ゲイン設定時から最
大振幅までのサンプリング回数値信号が加算回数カウン
タ４６と除算器４４に入力される。またスイッチ５７は
接点Ｃに接続され、波形振幅差信号が除算器４４に入力
される。そして除算器４４で（波形振幅差信号）÷（サ
ンプリング回数値信号）の処理を行い、振幅増加値を示
す増加振幅信号を出力する。

【００５１】一方、減算器５４での減算結果が負の場
合、つまり減算結果のＭＳＢが１の場合は、スイッチ５
６は接点Ｂに接続され、ゲイン設定時から次のゼロクロ
ス点までのサンプリング回数値信号が加算回数カウンタ
４６と除算器４４に入力される。またスイッチ５７は接
点Ｄに接続され、設定時入力信号と−１を乗算した信号
が除算器４４に入力される。そして除算器４４で（設定
時入力信号）×−１÷（サンプリング回数値信号）の処
理を行い、振幅増加値を示す増加振幅信号を出力する。

【００５２】このとき、加算回数カウンタ４６の出力で
あるカウンタ値は０になっており、これに基づいてスイ
ッチ４７は開き、スイッチ４８，４９は閉じている。こ
の状態で、ゲイン設定時の入力信号と増加振幅信号とが
加算器５０において加算され、ゲイン設定時からサンプ
リング周期Δｔの間の直線補間信号として出力される。

【００５３】同時に、サンプリング回数値信号が加算回
数カウンタ４６に入力されてサンプリング回数分だけの
カウントを行って、スイッチ４７〜４９及び図５に示し
たスイッチ３４を制御するためのカウンタ値信号を出力
する。そして、加算回数カウンタ４６がカウント動作を
行ってカウンタ値信号が０以外のときは、スイッチ４
７、４８は閉じ、スイッチ４８は開いた状態となる。

【００５４】遅延器５１は直線補間信号をサンプリング
周期Δｔだけ遅延させるもので、この出力であるΔｔ以
前の直線補間信号と現在の増加振幅信号とが加算器５０
で加算され、次のサンプリング周期Δｔにおける直線補
間信号を出力する。

【００５５】以上の工程を繰り返し、振幅増加値が０に
なる、すなわち入力信号のアナログ波形の振幅が最大に
なると、加算回数カウンタ４６は動作を停止してカウン
タ値が０となり、図５に示したスイッチ３４の接点ｂが
開いて直線補間信号は出力信号として選択されなくな
る。

【００５６】このように第３実施形態によれば、ゲイン
設定時における入力信号のアナログ波形の位置と振幅が
最大になる波形の位置の間を、直線補間回路３３を用い
て直線で近似することにより、波形を連続させるように
ゲイン調整を行うことが可能となり、波形ひずみを低減
することができる。

【００５７】上述した本発明の実施形態によれば、入力
信号のゼロクロスタイミングを検出し、これに同期して
ゲイン調整を行うことにより、出力信号の波形ひずみを
低減することができる。

【００５８】また、設定されるゲインが以前のゲインよ
り大きい場合に、ゲイン設定信号と同時にゲイン調整を
行うことにより、出力信号のアナログ波形をゲインが増
加する方向に連続させて、ゲイン調整後の波形ひずみを
低減することができる。

【００５９】さらに、ゲイン設定時における入力信号の
アナログ波形の位置と、振幅が最大になる波形の位置と
を直線補間回路を用いて直線で近似することにより、出
力信号のアナログ波形を連続させて、ゲイン調整後の波
形ひずみを低減することができる。

【００６０】

【発明の効果】以上説明したように本発明のゲイン調整
装置によれば、入力信号に対してゲイン設定を任意のタ
イミングで行っても、波形ひずみを生ずることがなくゲ
イン調整が可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るゲイン調整装置の
構成を示すブロック図である。

【図２】本発明の第１実施形態に係るゲイン調整装置の
動作を説明するための波形図である。

【図３】本発明の第２実施形態に係るゲイン調整装置の
構成を示すブロック図である。

【図４】本発明の第２実施形態に係るゲイン調整装置の
動作を説明するための波形図である。

【図５】本発明の第３実施形態に係るゲイン調整装置の
構成を示すブロック図である。

【図６】本発明の第３実施形態に係るゲイン調整装置の
動作を説明するための波形図であり、入力信号のアナロ
グ波形の振幅がほぼ０付近のタイミングでゲイン設定信
号が到来した場合を示した図である。

【図７】本発明の第３実施形態に係るゲイン調整装置の
動作を説明するための波形図であり、入力信号の任意の
タイミングでゲイン設定信号が到来した場合を示した図
である。

【図８】本発明の第３実施形態に係るゲイン調整装置に
おける直線補間回路の構成を示すブロック図である。

【図９】本実施形態の直線補間回路において、ゲイン設
定時の波形位置カウント値が最大カウント値の１／２よ
り小さい場合の直線補間処理を示す図である。

【図１０】本実施形態の直線補間回路において、ゲイン
設定時の波形位置カウント値が最大カウント値の１／２
より大きい場合の直線補間処理を示す図である。

【図１１】本実施形態の直線補間回路に設けられる波形
位置カウンタの構成及び動作を説明する図である。

【図１２】従来技術によるゲイン調整装置の構成を示す
ブロック図である。

【図１３】従来技術によるゲイン調整装置の動作を説明
するための波形図である。

【符号の説明】

１１、３１ ゲイン調整回路 １２ ゼロクロス検出回路 １３ デコード回路 １４ ゲイン値保持回路 ２１ ゲイン値比較回路 ２２、３２ セレクタ ３３ 直線補間回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ゲイン設定信号に応じて入力信号のゲイ
   ン調整を行うゲイン調整装置であって、 前記入力信号のアナログ波形のゼロクロスタイミングを
   検出するゼロクロス検出手段と、 前記ゲイン設定信号をデコードして第１のゲイン値を出
   力するデコード手段と、 前記第１のゲイン値を保持し、前記ゼロクロスタイミン
   グと同期して第２のゲイン値を出力するゲイン値保持手
   段と、 前記入力信号と前記第２のゲイン値とを演算するゲイン
   演算手段と、 を備えたことを特徴とするゲイン調整装置。
2. 【請求項２】 ゲイン設定信号に応じて入力信号のゲイ
   ン調整を行うゲイン調整装置であって、 前記入力信号のアナログ波形のゼロクロスタイミングを
   検出するゼロクロス検出手段と、 前記ゲイン設定信号をデコードして第１のゲイン値を出
   力するデコード手段と、 前記第１のゲイン値を保持し、前記ゼロクロスタイミン
   グと同期して第２のゲイン値を出力するゲイン値保持手
   段と、 前記ゲイン設定信号が変更された際の変更前後における
   前記第１のゲイン値の大小を比較するゲイン値比較手段
   と、 前記比較結果に基づき、前記ゲイン設定信号の変更後に
   おいて第１のゲイン値が大きいときは前記第１のゲイン
   値を選択し、小さいときは前記第２のゲイン値を選択し
   てそれぞれ第３のゲイン値として出力するゲイン値選択
   手段と、 前記入力信号と前記第３のゲイン値とを演算するゲイン
   演算手段と、 を備えたことを特徴とするゲイン調整装置。
3. 【請求項３】 ゲイン設定信号に応じて入力信号のゲイ
   ン調整を行うゲイン調整装置であって、 前記入力信号のアナログ波形のゼロクロスタイミングを
   検出するゼロクロス検出手段と、 前記ゲイン設定信号をデコードして第１のゲイン値を出
   力するデコード手段と、 前記第１のゲイン値を保持し、前記ゼロクロスタイミン
   グと同期して第２のゲイン値を出力するゲイン値保持手
   段と、 前記ゲイン設定信号が変更された際、その変更タイミン
   グが前記ゼロクロスタイミングに略一致して行われた場
   合は前記第２のゲイン値を選択し、それ以外の場合は前
   記第１のゲイン値を選択してそれぞれ第３のゲイン値と
   して出力するゲイン値選択手段と、 前記入力信号と前記第３のゲイン値を演算するゲイン演
   算手段と、 前記ゲイン設定信号の変更時における前記入力信号のア
   ナログ波形の振幅と前記ゲイン演算手段による前記入力
   信号と前記第３のゲイン値を演算した後のアナログ波形
   の振幅最大値との間を直線で近似して補間する波形補間
   手段と、 を備えたことを特徴とするゲイン調整装置。
4. 【請求項４】 前記入力信号は符号ビットを含むバイナ
   リコードからなるディジタル信号であり、 前記ゼロクロス検出手段は、前記符号ビットの変化によ
   り前記入力信号のアナログ波形のゼロクロスを検出する
   ものであり、前記ゲイン演算手段は、前記入力信号と前
   記第２又は第３のゲイン値とを乗算するものであること
   を特徴とする請求項１〜３のいずれかに記載のゲイン調
   整装置。