JPH0564287A - オーデイオアンプ - Google Patents
オーデイオアンプInfo
- Publication number
- JPH0564287A JPH0564287A JP24420291A JP24420291A JPH0564287A JP H0564287 A JPH0564287 A JP H0564287A JP 24420291 A JP24420291 A JP 24420291A JP 24420291 A JP24420291 A JP 24420291A JP H0564287 A JPH0564287 A JP H0564287A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- sampling frequency
- input
- reference clock
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】
【目的】入力信号のジッタやサンプリング周波数の変化
に影響されない安定動作を可能とする。 【構成】入力デジタル信号を該入力デジタル信号のサン
プリング周波数とは別個、非同期の基準クロックのデジ
タル信号に変換した後に所定のデジタル信号処理を施す
ことにより、入力デジタル信号のジッタ等に起因するＤ
／Ａ変換時の音質劣化を除去している。
に影響されない安定動作を可能とする。 【構成】入力デジタル信号を該入力デジタル信号のサン
プリング周波数とは別個、非同期の基準クロックのデジ
タル信号に変換した後に所定のデジタル信号処理を施す
ことにより、入力デジタル信号のジッタ等に起因するＤ
／Ａ変換時の音質劣化を除去している。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、オーディオアンプに
関し、特にデジタル信号を入力とするオーディオアンプ
に関する。 【０００２】 【従来の技術】デジタル信号を入力とし、所定のデジタ
ル処理を施して出力するオーディオアンプの構成例が図
２に示されている。アナログ信号は、Ａ／Ｄ変換器１で
デジタル信号に変換されて、セレクタ４に供給される。
また、デジタル信号は、デジタルインタフェース部２に
入力され、ＰＬＬ回路部３の動作に基づき、基準発振器
から生成されたクロックを用いて入力デジタル信号に同
期させた動作クロックの復調デジタル信号としてセレク
タ４に供給される。セレクタ４で選択されたＡ／Ｄ変換
器１またはデジタルインタフェース部２からのサンプリ
ング周波数ｆｓｉのデジタル信号は、デジタル信号処理
部（ＤＳＰ）６において所定の信号処理が施される。こ
のデジタル信号処理は、タイミング生成部９からのＰＬ
Ｌ回路部３の基準クロックに基づくタイミングクロック
に基づいて行われる。ＤＳＰ６で所定の信号処理が施さ
れたデジタル信号は、Ｄ／Ａ変換器７でアナログ信号に
変換されて出力される。 【０００３】 【発明が解決しようとする課題】上述のように、従来の
オーディオアンプは、入力デジタル信号に同期する動作
クロックに基づいて動作している。しかしながら、かか
る従来のオーディオアンプでは、入力デジタル信号のデ
ューティ比やジッタに起因して動作クロックにジッタが
生じてしまい、Ｄ／Ａ変換の際に、このジッタにより音
質が劣化してしまうことになる。また、基準発振器とし
て、水晶発振子を用いれば、ジッタは低減されるが、Ｐ
ＬＬロック範囲が狭くなるため、入力デジタル信号の周
波数範囲に条件が付けられ、一定精度内（誤差１００ｐ
ｐｍ程度）の信号しか入力できないという問題が生ず
る。更に、入力デジタル信号のサンプリング周波数が、
例えば、３２ＫＨｚ，４４ＫＨｚ，４８ＫＨｚのように
変化するようなとき、オーディオアンプ内の信号処理に
おいて、遅延やイコライザ等のデジタル処理が行われる
と、当該デジタル処理特性も変化するため、所望の処理
結果が得られなくなる。したがって、サンプリング周波
数変化に対応して上記デジタル処理のパラメータを変化
させなければならない。 【０００４】そこで、この発明の目的は、入力信号のジ
ッタやサンプリング周波数の変化に影響されない安定動
作を可能とするオーディオアンプを提供することにあ
る。 【０００５】 【課題を解決するための手段】前述の課題を解決するた
め、この発明によるオーディオアンプは、入力デジタル
信号に対して所定のデジタル信号処理を施して出力する
オーディオアンプにおいて、前記入力デジタル信号を、
この入力デジタル信号とは非同期のサンプリング周波数
のデジタル信号に変換して前記所定のデジタル信号処理
を施すように構成されている。 【０００６】 【作用】この発明では、入力デジタル信号を該入力デジ
タル信号のサンプリング周波数とは別個、非同期の基準
クロックのデジタル信号に変換した後に所定のデジタル
信号処理を施すことにより、入力デジタル信号のジッタ
等に起因するＤ／Ａ変換時の音質劣化を除去している。 【０００７】 【実施例】次に、この発明について図面を参照しながら
説明する。図１は、この発明によるオーディオアンプの
一実施例を示す構成ブロック図である。図１において、
図２と同一符号が付されている構成部は同一機能をもつ
構成部を示す。Ａ／Ｄ変換器１およびデジタルインタフ
ェース部２から供給されるデジタル信号は、セレクタ４
により、いずれかが選択されてサンプリング周波数変換
部５に入力される。デジタルインタフェース部２では、
ＰＬＬ回路部３によって入力デジタル信号にロックした
基準クロックに基づく復調処理が行われており、ＰＬＬ
回路部３からは入力デジタルデータにロックした、通
常、サンプリング周波数ｆｓｉに対して１２８ｆｓｉ，
２５６ｆｓｉまたは３８４ｆｓｉの基準クロックが生成
されてサンプリング周波数変換部５に供給される。 【０００８】サンプリング周波数変換部５は、サンプリ
ング周波数ｆｓｉのデジタル信号を、クロック発生器８
からの基準クロックｆｓｏのデジタル信号に変換して、
計算された補間データとともにＤＳＰ６に送出する。Ｄ
ＳＰ６は、クロック発生器８からの基準クロックに基づ
く前述の如きデジタル信号処理を実行し、Ｄ／Ａ変換器
７に送出する。このＤ／Ａ変換器７によって変換された
アナログ信号が出力信号として得られる。 【０００９】上述の如く、この実施例では、サンプリン
グ周波数変換器５の出力以降は、入力デジタル信号のサ
ンプリング周波数とは独立した、固定クロックに基づい
て動作することになる。この固定（基準）クロックの生
成は内蔵発振器に限らず外部の発振器を用いても良い。 【００１０】 【発明の効果】以上説明したように、この発明によるオ
ーディオアンプは、入力デジタル信号を該入力デジタル
信号のサンプリング周波数とは別個、非同期の基準クロ
ックのデジタル信号に変換した後に所定のデジタル信号
処理を施しているので、入力デジタル信号のジッタ等に
起因するＤ／Ａ変換時の音質劣化が除去できるだけでな
く、ＤＳＰにおける動作パラメータも固定できるので構
成が簡易化される。また、デジタルインタフェース部の
ＰＬＬ回路の基準クロックのジッタは、出力側に影響を
与えないので、ＰＬＬ回路部による再生クロックのジッ
タは大きくても良く、その結果、動作周波数範囲の広い
ＰＬＬ回路を用いることができる。
関し、特にデジタル信号を入力とするオーディオアンプ
に関する。 【０００２】 【従来の技術】デジタル信号を入力とし、所定のデジタ
ル処理を施して出力するオーディオアンプの構成例が図
２に示されている。アナログ信号は、Ａ／Ｄ変換器１で
デジタル信号に変換されて、セレクタ４に供給される。
また、デジタル信号は、デジタルインタフェース部２に
入力され、ＰＬＬ回路部３の動作に基づき、基準発振器
から生成されたクロックを用いて入力デジタル信号に同
期させた動作クロックの復調デジタル信号としてセレク
タ４に供給される。セレクタ４で選択されたＡ／Ｄ変換
器１またはデジタルインタフェース部２からのサンプリ
ング周波数ｆｓｉのデジタル信号は、デジタル信号処理
部（ＤＳＰ）６において所定の信号処理が施される。こ
のデジタル信号処理は、タイミング生成部９からのＰＬ
Ｌ回路部３の基準クロックに基づくタイミングクロック
に基づいて行われる。ＤＳＰ６で所定の信号処理が施さ
れたデジタル信号は、Ｄ／Ａ変換器７でアナログ信号に
変換されて出力される。 【０００３】 【発明が解決しようとする課題】上述のように、従来の
オーディオアンプは、入力デジタル信号に同期する動作
クロックに基づいて動作している。しかしながら、かか
る従来のオーディオアンプでは、入力デジタル信号のデ
ューティ比やジッタに起因して動作クロックにジッタが
生じてしまい、Ｄ／Ａ変換の際に、このジッタにより音
質が劣化してしまうことになる。また、基準発振器とし
て、水晶発振子を用いれば、ジッタは低減されるが、Ｐ
ＬＬロック範囲が狭くなるため、入力デジタル信号の周
波数範囲に条件が付けられ、一定精度内（誤差１００ｐ
ｐｍ程度）の信号しか入力できないという問題が生ず
る。更に、入力デジタル信号のサンプリング周波数が、
例えば、３２ＫＨｚ，４４ＫＨｚ，４８ＫＨｚのように
変化するようなとき、オーディオアンプ内の信号処理に
おいて、遅延やイコライザ等のデジタル処理が行われる
と、当該デジタル処理特性も変化するため、所望の処理
結果が得られなくなる。したがって、サンプリング周波
数変化に対応して上記デジタル処理のパラメータを変化
させなければならない。 【０００４】そこで、この発明の目的は、入力信号のジ
ッタやサンプリング周波数の変化に影響されない安定動
作を可能とするオーディオアンプを提供することにあ
る。 【０００５】 【課題を解決するための手段】前述の課題を解決するた
め、この発明によるオーディオアンプは、入力デジタル
信号に対して所定のデジタル信号処理を施して出力する
オーディオアンプにおいて、前記入力デジタル信号を、
この入力デジタル信号とは非同期のサンプリング周波数
のデジタル信号に変換して前記所定のデジタル信号処理
を施すように構成されている。 【０００６】 【作用】この発明では、入力デジタル信号を該入力デジ
タル信号のサンプリング周波数とは別個、非同期の基準
クロックのデジタル信号に変換した後に所定のデジタル
信号処理を施すことにより、入力デジタル信号のジッタ
等に起因するＤ／Ａ変換時の音質劣化を除去している。 【０００７】 【実施例】次に、この発明について図面を参照しながら
説明する。図１は、この発明によるオーディオアンプの
一実施例を示す構成ブロック図である。図１において、
図２と同一符号が付されている構成部は同一機能をもつ
構成部を示す。Ａ／Ｄ変換器１およびデジタルインタフ
ェース部２から供給されるデジタル信号は、セレクタ４
により、いずれかが選択されてサンプリング周波数変換
部５に入力される。デジタルインタフェース部２では、
ＰＬＬ回路部３によって入力デジタル信号にロックした
基準クロックに基づく復調処理が行われており、ＰＬＬ
回路部３からは入力デジタルデータにロックした、通
常、サンプリング周波数ｆｓｉに対して１２８ｆｓｉ，
２５６ｆｓｉまたは３８４ｆｓｉの基準クロックが生成
されてサンプリング周波数変換部５に供給される。 【０００８】サンプリング周波数変換部５は、サンプリ
ング周波数ｆｓｉのデジタル信号を、クロック発生器８
からの基準クロックｆｓｏのデジタル信号に変換して、
計算された補間データとともにＤＳＰ６に送出する。Ｄ
ＳＰ６は、クロック発生器８からの基準クロックに基づ
く前述の如きデジタル信号処理を実行し、Ｄ／Ａ変換器
７に送出する。このＤ／Ａ変換器７によって変換された
アナログ信号が出力信号として得られる。 【０００９】上述の如く、この実施例では、サンプリン
グ周波数変換器５の出力以降は、入力デジタル信号のサ
ンプリング周波数とは独立した、固定クロックに基づい
て動作することになる。この固定（基準）クロックの生
成は内蔵発振器に限らず外部の発振器を用いても良い。 【００１０】 【発明の効果】以上説明したように、この発明によるオ
ーディオアンプは、入力デジタル信号を該入力デジタル
信号のサンプリング周波数とは別個、非同期の基準クロ
ックのデジタル信号に変換した後に所定のデジタル信号
処理を施しているので、入力デジタル信号のジッタ等に
起因するＤ／Ａ変換時の音質劣化が除去できるだけでな
く、ＤＳＰにおける動作パラメータも固定できるので構
成が簡易化される。また、デジタルインタフェース部の
ＰＬＬ回路の基準クロックのジッタは、出力側に影響を
与えないので、ＰＬＬ回路部による再生クロックのジッ
タは大きくても良く、その結果、動作周波数範囲の広い
ＰＬＬ回路を用いることができる。
【図面の簡単な説明】
【図１】この発明によるオーディオアンプの一実施例を
示す構成ブロック図である。 【図２】従来のオーディオアンプの構成ブロック図であ
る。 【符号の説明】 １ Ａ／Ｄ変換器 ２ デジ
タルインタフェース部 ３ ＰＬＬ回路部 ４ セレ
クタ ５ サンプリング周波数変換部 ６ デジタル信号処理部（ＤＳＰ） ７ Ｄ／Ａ変換器 ８ クロ
ック発生部 ９ タイミング生成部
示す構成ブロック図である。 【図２】従来のオーディオアンプの構成ブロック図であ
る。 【符号の説明】 １ Ａ／Ｄ変換器 ２ デジ
タルインタフェース部 ３ ＰＬＬ回路部 ４ セレ
クタ ５ サンプリング周波数変換部 ６ デジタル信号処理部（ＤＳＰ） ７ Ｄ／Ａ変換器 ８ クロ
ック発生部 ９ タイミング生成部
Claims (1)
- 【特許請求の範囲】 入力デジタル信号に対して所定のデジタル信号処理を施
して出力するオーディオアンプにおいて、 前記入力デジタル信号を、この入力デジタル信号とは非
同期のサンプリング周波数のデジタル信号に変換して前
記所定のデジタル信号処理を施すことを特徴とするオー
ディオアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420291A JPH0564287A (ja) | 1991-08-30 | 1991-08-30 | オーデイオアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420291A JPH0564287A (ja) | 1991-08-30 | 1991-08-30 | オーデイオアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0564287A true JPH0564287A (ja) | 1993-03-12 |
Family
ID=17115295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24420291A Pending JPH0564287A (ja) | 1991-08-30 | 1991-08-30 | オーデイオアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0564287A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501428A (ja) * | 2003-08-05 | 2007-01-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バッファ管理システム、ディジタルオーディオ受信機、ヘッドホン、スピーカ、バッファ管理方法 |
| JP2010288087A (ja) * | 2009-06-11 | 2010-12-24 | Sony Corp | 音声データ受信装置、音声データ受信方法、及び音声データ送受信システム |
| WO2016038799A1 (ja) * | 2014-09-10 | 2016-03-17 | 株式会社デンソー | デジタル音声データ処理装置 |
-
1991
- 1991-08-30 JP JP24420291A patent/JPH0564287A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501428A (ja) * | 2003-08-05 | 2007-01-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バッファ管理システム、ディジタルオーディオ受信機、ヘッドホン、スピーカ、バッファ管理方法 |
| JP2010288087A (ja) * | 2009-06-11 | 2010-12-24 | Sony Corp | 音声データ受信装置、音声データ受信方法、及び音声データ送受信システム |
| WO2016038799A1 (ja) * | 2014-09-10 | 2016-03-17 | 株式会社デンソー | デジタル音声データ処理装置 |
| JP2016057881A (ja) * | 2014-09-10 | 2016-04-21 | 株式会社デンソー | デジタル音声データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436254B2 (en) | Class D amplifier | |
| US6147632A (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JPH09186728A (ja) | 信号伝送装置及び方法 | |
| JP2001022353A (ja) | 楽音信号処理装置及び媒体 | |
| JP3942475B2 (ja) | クロック復元回路およびデータ受信回路 | |
| JPH08307380A (ja) | １４０ｍクロック・ｓｔｍ−１電気クロック生成方式 | |
| JP3289462B2 (ja) | 標本化周波数変換装置 | |
| JPH04255113A (ja) | アナログ／デジタル変換装置 | |
| JP2000224047A (ja) | ディジタル信号処理回路 | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| KR100233535B1 (ko) | 디지탈 오디오 입력 지터 제거 장치 | |
| GB2363270A (en) | Conversion between analog and digital signals | |
| JP2844944B2 (ja) | サンプリング周波数変換器 | |
| JP2003299179A (ja) | ディジタルオーディオ装置 | |
| JP2000040963A (ja) | デジタル信号処理回路 | |
| JP2812248B2 (ja) | ディジタル式サブキャリア再生回路 | |
| JPH09266433A (ja) | 信号処理装置 | |
| JP2827517B2 (ja) | 位相同期回路 | |
| JPH11317668A (ja) | 振幅変換装置及びデータ加算装置 | |
| JPH05173583A (ja) | カラオケ装置 | |
| JP3318899B2 (ja) | クロツク抽出回路 | |
| JPH10320915A (ja) | 記録再生装置 | |
| JPH09186599A (ja) | 信号伝送装置及び方法 | |
| JPH0683378A (ja) | 残響付加装置 |