KR100233535B1

KR100233535B1 - 디지탈 오디오 입력 지터 제거 장치

Info

Publication number: KR100233535B1
Application number: KR1019970007080A
Authority: KR
Inventors: 허재훈
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-03-04
Filing date: 1997-03-04
Publication date: 1999-12-01
Also published as: KR19980072329A

Abstract

개시된 내용은 지터가 적은 클럭을 생성해 내는 회로를 이용하여 디지탈 오디오 신호를 정확히 수신, 변환하여 보다 정확한 디지탈 오디오 재생을 달성할 수 있도록 지터를 최대한 제거하는 디지탈 오디오 입력 지터 제거 장치에 관한 것이다. 본 발명의 장치는 S/PDIF 신호를 입력받아 디지탈 오디오 데이터, 클럭, 표본화 주파수 정보로 분리하는 디지탈 오디오 수신부와, 각 구성 요소로부터 분리된 데이터를 저장하여 순서대로 출력하는 FIFO와, FIFO의 동작을 제어하는 FIFO 제어부, 및 지터가 거의 없는 클럭을 발생하여 선택 출력하는 초저 지터 클럭 발생부로 구성된다. 따라서, 본 발명은 디지탈 오디오의 수신부에서 초정밀 클럭을 발생시키므로써 D/A 변환의 정밀도를 증가시켜 왜곡, 잡음, 음색가미를 제거하여 고음질 재생 및 원음에 가까운 재생이 가능한 효과를 제공한다.

Description

디지탈 오디오 입력 지터 제거 장치

본 발명은 디지탈 오디오에 관한 것으로, 보다 상세하게는, 지터(Jitter)가 적은 클럭(Clock)을 생성해 내는 회로를 이용하여 디지탈 오디오 신호를 정확히 수신, 변환하여 보다 정확한 디지탈 오디오 재생을 달성할 수 있도록 지터를 최대한 제거하는 디지탈 오디오 입력 지터 제거 장치에 관한 것이다.

일반적으로 종래의 디지탈 오디오 수신 회로는 PLL(위상동기루프)을 사용하여 입력된 디지탈 오디오 신호를 분리하여 클럭과 데이터를 생성한다. PLL을 거쳐 생성된 클럭은 더 이상 처리를 거치지 않고 D/A컨버터 등으로 출력되었다. 이 방식은 입력 파형에 의해 클럭의 정밀도가 영향을 받는다.

하지만, 위와 같은 특성 조정을 하는 데 있어서, 고 지터를 억제하는 데에는 한계가 있으므로 클럭의 흔들림에 의한 음색변조 또는 잡음이 들어간 아날로그 신호가 생성되는 문제점이 있었다.

따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 디지탈 오디오로 전달되는 소니/필립스 디지탈 인터페이스 포멧(SONY/PHILIPS Digital Interface Format : 이하 S/PDIF) 신호를 수신할 때 생기는 지터를 억제하여 D/A 변환시의 오차를 제거함으로써 이상적으로 디지탈 오디오 신호를 재생하는 디지탈 오디오 입력 지터 제거 장치를 제공함에 있다.

제1도는 본 발명에 따른 디지탈 오디오 입력 지터 제거 장치를 나타내는 블록도.

* 도면의 주요부분에 대한 부호의 설명

100 : 디지탈 오디오 수신부 200 : FIFO

300 : FIFO 제어부 400 : 초저 지터 클럭 발생부

110 : S/PDIF 입력부 120 : PLL 및 입력 주파수 검출부

130 : 디지탈 오디오 데이터 변환부 410 : 수정 클럭 발진기

420 : 클럭 선택부

이와 같은 목적을 달성하기 위한 본 발명에 따른 디지탈 오디오 입력 지터 제거 장치에 있어서, 상기 클럭에 따라 디지탈 오디오 데이터를 저장하고, 초저 지터 클럭 발생부에서 발생된 초저 지터 클럭에 따라 저장된 디지탈 오디오 데이터를 출력하는 FIFO(First In First Out)와, 디지탈 오디오 데이터를 입력받아 FIFO에 무의미한 데이터가 저장되지 않도록 제어하는 FIFO제어부, 및 표본화 주파수 정보에 근거하여 초저 지터 클럭을 발생하는 초저 지터 클럭 발생부를 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.

제1도는 본 발명에 따른 디지탈 오디오 입력 지터 제거 장치를 나타내는 블록도 이다. 도시된 바와 같이, 본 발명의 장치는 S/PDIF 신호를 입력받아 전압 레벨을 논리회로에 맞게 변환시키는 S/PDIF 입력부(110)와, 입력신호의 클럭을 로킹하여 분리하고 표본화 주파수를 검출하는 PLL 및 입력 주파수 검출부(120), 및 입력 신호를 디지탈 오디오 데이터, 비트클럭, 워드클럭으로 분리해 내는 디지탈 오디오 데이터 변환부(130)를 포함하는 디지탈 오디오 수신부(100)와, 각 구성 요소로부터 분리된 데이터를 저장하여 순서대로 출력하는 FIFO(200)와, 입력된 데이터에 따라 FIFO의 동작을 제어하는 FIFO 제어부(300), 및 32/44.1/48/88.2/96 kHz의 정해진 클럭을 발생시키는 수정클럭발진기(410)와, 표본화 주파수 정보에 의해 지터가 거의 없는 클럭을 선택하여 출력하는 클럭 선택부(420)를 포함하는 초저 지터 클럭 발생부(400)로 구성된다.

이와 같이 구성된 본 발명에 따른 디지탈 오디오 입력 지터 제거 장치의 동작을 좀 더 구체적으로 설명한다.

먼저, 디지탈 오디오 수신부(100)는 S/PDIF신호를 입력받아 디지탈 오디오 데이터, 클럭, 표본화 주파수 정보를 각각 출력한다. 즉, S/PDIF 입력부(110)는 수신된 S/PDIF 신호를 인가 받아 레벨 변환후 디지탈 오디오 데이터 변환부(130)와 PLL 및 입력 주파수 검출부(120)로 각각 출력한다. PLL 및 입력 주파수 검출부(120)는 S/PDIF 입력부(110)로부터 입력받은 신호에서 클럭을 분리하여 디지탈 오디오 변환부(130)로 출력하고 표본화 주파수 정보는 검출하여 초저 지터 클럭 발생부(400)의 클럭 선택부(420)로 출력한다. 클럭선택부(420)는 PLL 및 입력 주파수 검출부(120)로부터의 표본화 주파수 정보에 따라 수정 클럭 발진기(410)로부터 발생하는 클럭중 입력된 신호와 동일한 주파수의 클럭을 선택한다. 클럭선택부(420)는 선택된 클럭(초저지터워드클럭, 초저지터비트클럭)을 FIFO(200)로 출력한다. FIFO(200)는 디지털오디오데이터변환부(130)로부터 입력되는 클럭과 동일한 클럭을 출력하는 클럭선택부(420)의 클럭에 맞추어 저장된 데이터를 출력한다. 즉, FIFO(200)는 저장된 순서대로 데이터를 출력할 때 출력측의 클럭을 입력된 신호와 동일한 주파수의 클럭을 사용하게 된다. 여기서 클럭선택부(420)로부터 출력되는 클럭은 FIFO(200)의 입력클럭과 동일클럭이므로 입력클럭과 출력클럭의 오차를 최소화하는 초저지터클럭이 된다. 한편, 디지탈 오디오 데이터 변환부(130)도 S/PDIF입력부(110)로부터 입력받은 신호를 디지탈 오디오 데이터, 비트클럭, 워드클럭으로 분리하여 FIFO(200)로 데이터를 입력하기 위한 클럭을 출력한다. 이때, 디지탈 오디오 데이터 변환부(130)는 디지탈 오디오 데이터를 FIFO(200)와 FIFO제어부(300)로 동시에 출력한다. FIFO 제어부(300)는 디지탈 오디오 데이터 변환부(130)로부터 디지털 오디오 데이터를 입력받아 리셋 여부를 판단하는데 오랫동안 무의미한 데이터(0)가 출력될 경우는 현재 들어오는 데이터를 리셋시키라는 제어명령을 FIFO(200)로 출력한다. FIFO 제어부(300)의 제어명령에 따라 FIFO(200)는 디지탈 오디오 데이터를 저장하는데 리셋명령이 없을 경우 들어오는 디지탈 오디오 데이터를 출력하기 위한 동기 부여를 하는 클럭선택부(420)로부터 발생하는 초저 지터 클럭, 초저 지터 비트클럭 초저 지터 워드클럭)을 이용하여 디지탈 오디오 데이터를 출력한다. 또한, FIFO 제어부의 리셋명령이 있을 경우 FIFO의 입출력 포인터를 초기화한다. 이 리셋동작은 입력 클럭과 출력클럭의 오차의 누적으로 타이밍 에러가 발생하지 않도록 하기 위한 것이다. 위와같은 동작에 의해서 초저 지터를 이용한 디지탈 오디오 데이터가 출력되는 것이다.

상술한 바와 같이, 본 발명은 디지탈 오디오의 수신부에서 초정밀 클럭을 발생시키므로써 D/A 변환의 정밀도를 증가시켜 왜곡, 잡음, 음색가미를 제거하여 고음질 재생 및 원음에 가까운 재생이 가능한 효과를 제공한다.

Claims

S/PDIF 신호를 입력받아 디지탈 오디오 데이터, 클럭, 및 표본화 주파수 정보로 분리하는 디지탈 오디오 수신부를 갖는 디지탈 오디오에 있어서, 상기 클럭에 따라 디지탈 오디오 데이터를 저장하고, 초저 지터 클럭 발생부에서 발생된 초저 지터 클럭에 따라 저장된 디지탈 오디오 데이터를 출력하는 FIFO; 상기 디지탈 오디오 데이터를 입력받아 상기 FIFO에 무의미한 데이터가 장시간 저장될 경우 입출력 포인터를 초기화하는 FIFO제어부 ; 및 상기 표본화 주파수 정보에 근거하여 초저 지터 클럭을 발생하는 초저 지터 클럭 발생부를 포함하는 디지탈 오디오 입력 지터 제거 장치.
제1항에 있어서, 상기 초저 지터 클럭 발생부는 다수의 기설정된 주파수의 클럭들을 발생하는 수정 클럭 발진기; 및 상기 표본 주파수 정보를 입력받아 상기 발진된 다수의 클럭중 하나를 선택하여 출력하는 클럭 선택부를 구비하는 것을 특징으로 하는 디지탈 오디오 입력 지터 제거 장치.
제1항에 있어서, 상기 FIFO 제어부는 현재 들어오는 디지탈 오디오 데이터를 입력하여 리셋여부에 대한 제어명령을 FIFO로 출력하는 것을 특징으로 하는 디지탈 오디오 입력 지터 제거 장치.