JP3252581B2 - 標本化周波数変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号の標本化周波
数を再標本化して任意の標本化周波数に変換する標本化
周波数変換装置に関する。

【０００２】

【従来の技術】最近、オーディオ信号を光ケーブルや同
軸ケーブル等を用いてディジタル信号のまま伝送し、デ
ィジタルオーディオインターフェースを介して再生する
ようなディジタルオーディオ信号再生装置が普及するよ
うになった。このディジタルオーディオ信号再生装置に
おいては、ディジタルオーディオ信号受信時に位相比較
器と電圧制御発振器（以下、ＶＣＯという。）とで構成
されるフェーズロックループ（以下、ＰＬＬという。）
を用いてクロックを生成している。しかし、このクロッ
ク生成時にＰＬＬのＶＣＯによるジッタのためにディジ
タル／アナログ（以下、Ｄ／Ａという。）変換処理特性
を劣化させてしまうことがある。このため、コンパクト
ディスク（以下、ＣＤという。）プレーヤ、ディジタル
オーディオテープ（以下、ＤＡＴという。）プレーヤ等
のディジタルオーディオ信号記録媒体を再生するような
装置において、クオーツクロックを用いてディジタルオ
ーディオ信号をＤ／Ａ変換処理によりアナログオーディ
オ信号に変換し、その後にアナログオーディオ信号を伝
送したほうが歪のない良好なオーディオ信号を得ること
ができるという場合がある。

【０００３】また、現在、ディジタルオーディオ信号の
ソースとなる記録媒体、例えば、ＣＤ、ＣＤよりも小型
の光ディスク、ＤＡＴ、ＤＡＴよりも小型のディジタル
オーディオテープにおいては、ディジタルオーディオ信
号記録時の標本化周波数は、例えば、44.1KHz、48KHz、32
KHzのいずれかであり、統一されていない。また、記録
媒体ではないがディジタルオーディオ信号のソースとな
る衛星放送（以下、ＢＳという。）も、標本化周波数
は、上記標本化周波数のうちのいずれかである。このた
め、例えば、標本化周波数が48KHzであるＤＡＴとＢＳ
からのディジタルオーディオ信号を標本化周波数が44.1
KHzである小型光ディスクに記録する場合には、この標
本化周波数が48KHzであるＤＡＴとＢＳのディジタルオ
ーディオ信号をＤ／Ａ変換処理によりアナログ信号に変
換し、その後、再度アナログ／ディジタル（以下、Ａ／
Ｄという。）変換処理により、標本化周波数が44.1KHz
のディジタルオーディオ信号に変換しなければならず、
歪等による特性劣化が避けられなかった。

【０００４】また、ＤＡＴを用いてディジタルオーディ
オ信号をミキシング録音するような場合において、ミキ
シングの対象となる各々のディジタルオーディオ信号
は、標本化周波数や同期方法が異なる場合、各々アナロ
グ信号に変換してからミキシングすることが必要とな
る。

【０００５】以上のように、クロックジッタの発生によ
る性能劣化、異なる標本化周波数による再生ディジタル
オーディオ信号の劣化を防止し、自由な標本化周波数変
換によるディジタルミキシングを実現するには、非同期
型の標本化周波数変換装置の開発が望まれてきた。

【０００６】一般に、この標本化周波数変換装置は、標
本化周波数Ｆsiで入力された信号を標本化周波数Ｆsoで
再標本化するための再標本化点の特定に再標本化時間ア
ドレスを用いている。この再標本化時間アドレスは、入
力信号の標本化周波数（以下、入力標本化周波数とい
う。）Ｆsiと再標本化される信号の標本化周波数（以
下、出力標本化周波数という。）Ｆsoとの比に応じて生
成される。

【０００７】具体的には、入力標本化周波数Ｆsiと出力
標本化周波数Ｆsoの標本化周波数比Ｒを、出力標本化周
波数Ｆsoの周期（以下、出力標本化周期という。）Ｔso
のＮ倍の周期ｔ（＝Ｎ・Ｔso）を入力標本化周波数Ｆsi
のＭ倍の入力基準クロック（以下、入力マスタークロッ
クという。）ＭＣＫi（＝Ｍ・Ｆsi）で計数することに
よって、ＦsiやＭＣＫiやＦso等のジッタ成分を平均化
し除去しながら検出し、この標本化周波数比Ｒ及び再標
本化時間を累積加算して再標本化時間アドレスを生成し
ていた。そして、この再標本化時間アドレスにより、再
標本化用バッファメモリ内に格納された再標本化点を読
み出すことによって、標本化周波数の変換を行ってい
た。

【０００８】

【発明が解決しようとする課題】ところで、より高精度
な標本化周波数変換すなわち再標本化時間アドレスを用
いて再標本化周波数を得るための変換を行うためには、
再標本化時間アドレスの分解能を向上することが必要と
なる。このため、上記倍率Ｎを大きくして入力標本化周
波数Ｆsiと出力標本化周波数Ｆsoの標本化周波数比Ｒを
検出する検出周期（時間）ｔを増大させることが考えら
れる。しかし、この場合、入力標本化周波数Ｆsiと出力
標本化周波数Ｆsoを可変するような用途においては過度
的に標本化周波数比Ｒの値と現実のＦsi／Ｆsoとに誤差
が生じてしまうという不都合が生じてしまう。

【０００９】このため、高精度な標本化周波数の変換
は、入力標本化周波数Ｆsiや出力標本化周波数Ｆsoが一
定であるという条件のもとで実現されていた。しかしな
がら、上記ディジタルオーディオ信号ソースの多様化が
進む近年において、上述したような入力標本化周波数Ｆ
siと出力標本化周波数Ｆsoが常に一定であるという条件
は、標本化周波数変換装置の適用の幅を狭めてしまうこ
とになる。

【００１０】一方、上記入力マスタークロックＭＣＫi
を高くして上記検出周期ｔの短縮を考慮せず、再標本化
時間アドレスの分解能を向上することも考えられる。し
かし、この場合、カウンタ等の回路動作速度の限界や入
力クロックジッタの吸収除去の問題が持ち上がる。この
ため単純に上記入力マスタークロックＭＣＫiの周波数
を高くして再標本化時間アドレスの分解能を向上するの
は無理であった。

【００１１】本発明は、上記実情に鑑みてなされたもの
であり、標本化周波数比に応じて再標本化時間アドレス
の生成を高速とするかあるいは高精度とするかを適応的
に切り換え、異なる標本化周波数による再生オーディオ
信号の劣化防止、自由な標本化周波数変換によるミキシ
ングの実現を簡単な回路構成で図ることができる標本化
周波数変換装置の提供を目的とする。

【００１２】

【課題を解決するための手段】本発明に係る標本化周波
数変換装置は、入力信号の標本化周波数を任意の標本化
周波数に変換する標本化周波数変換装置において、上記
入力信号を記憶する記憶手段と、上記記憶手段から読み
出された信号を補間処理する補間処理手段と、上記入力
信号の標本化周波数と上記任意の標本化周波数との標本
化周波数比を、短い時間周期と長い時間周期で、それぞ
れ検出する標本化周波数比検出手段と、上記標本化周波
数比検出手段により検出された短い時間周期又は長い時
間周期の各標本化周波数比に応じて上記記憶手段及び上
記補間処理手段を制御する制御手段とを有し、上記標本
化周波数比検出手段は、短い時間周期の標本化周波数比
を検出する短周期標本化周波数比検出部を備え、この短
周期標本化周波数比検出部で検出した短い時間周期の標
本化周波数比を累積加算し、長周期で計数して上記長周
期の標本化周波数比を得ることにより上記課題を解決す
る。

【００１３】この場合、上記標本化周波数比検出手段
は、上記短い時間周期での検出値と上記長い時間周期で
の検出値の所定の精度内での一致又は不一致を判別し、
一致のときには上記長い時間周期での検出値を、不一致
のときには上記短い時間周期での検出値を選択して出力
するようにしてもよい。

【００１４】この一致又は不一致の判別は、短い時間周
期での標本化周波数比と長い時間周期での標本化周波数
比を比較手段によって比較することによって行われる。
所定の精度内での判別とは、長い時間周期での標本化周
波数比と、短い時間周期での標本化周波数比とを所定の
桁数の範囲だけ比較することによって行うことができ
る。例えば、標本化周波数比をディジタル値として扱う
場合、ビット数の多い標本化周波数比の最上位ビットか
ら所定のビット（例えば、ビット数の少ない標本化周波
数比の全ビット数に応じた）までと、ビット数の少ない
標本化周波数比の全ビットを比較することによる。

【００１５】また、上記標本化周波数比検出手段は、上
記入力信号の標本化周波数と上記任意の標本化周波数の
内の一方の標本化周波数の周期に対して充分高速でかつ
他方の標本化周波数の整数倍のクロックで、上記一方の
標本化周波数の周期を計数することによって標本化周波
数比を検出するようにしてもよい。

【００１６】また、上記補間処理手段は、上記制御手段
により上記記憶手段から読み出された信号に対して上記
制御手段から供給される制御信号に応じたオーバーサン
プリング処理を施すことにより隣合った二個のオーバー
サンプリングデータを求め、さらにこれら二個のオーバ
ーサンプリングデータに直線補間処理を施すことが好ま
しい。

【００１７】ここで、上記オーバーサンプリング処理に
よる二個のオーバーサンプリングデータは２つの非巡回
形フィルタにより得られる。

【００１８】また、上記制御手段は、上記記憶手段にデ
ータ読み出しアドレスである上記再標本化時間アドレス
とデータ書き込みアドレスとを供給している。また、上
記制御手段は、上記補間処理手段に上記オーバーサンプ
リング処理に使われるオーバーサンプリング係数の選択
制御信号と、上記直線補間処理に使われる先行リーディ
ング用及び後追いトレーリング用の直線補間係数を供給
している。

【００１９】また、上記入力信号の標本化周波数が上記
任意の標本化周波数よりも高いときには、上記補間処理
手段の出力信号に帯域制限を施すことが好ましい。

【００２０】

【作用】標本化周波数比検出手段は、入力信号の標本化
周波数と任意の標本化周波数との標本化周波数比を、短
い時間周期と長い時間周期で、それぞれ検出する。短い
時間周期の標本化周波数比は短周期標本化周波数比検出
部で検出される。長い時間周期の標本化周波数比は短周
期標本化周波数比検出部で検出された短い時間周期の標
本化周波数比を累積加算し、長周期で計数して得られ
る。そして、標本化周波数比検出手段は、短い時間周期
での検出値と長い時間周期での検出値が所定の精度内で
一致するときには、長い時間周期での検出値を、不一致
のときには短い時間周期での検出値を選択して制御手段
に出力する。このため、制御手段は、標本化周波数比が
大きいときすなわち変化速度が大きいときには短い時間
周期での標本化周波数比を基に高速に、標本化周波数比
が小さいときすなわち変化速度が小さいときには長い時
間周期での標本化周波数比を基に高精度に、上記補間手
段に補間処理を適応的に行わせる。このため、本発明の
標本化周波数変換装置は、異なる標本化周波数による再
生オーディオ信号の劣化防止、自由な標本化周波数変換
によるミキシングの実現を簡単な構成で図ることができ
る。

【００２１】

【実施例】以下、本発明に係る標本化周波数変換装置の
好ましい実施例を図面を参照しながら説明する。

【００２２】先ず、第１実施例について、図１を参照し
ながら説明する。この第１実施例は、入力端子１から入
力された信号Ｄsiの標本化周波数Ｆsiを再標本化して任
意の標本化周波数Ｆsoの信号Ｄsoに変換する標本化周波
数変換装置であり、入出力系が完全に非同期な標本化周
波数変換処理、すなわち、入出力信号間に同期関係の無
い自由な比率の標本化周波数変換処理を実現する。以
下、入力信号Ｄsiの入力標本化周波数Ｆsiを入力標本化
周波数Ｆsiとし、任意の標本化周波数Ｆsoを出力標本化
周波数Ｆsoとする。

【００２３】この第１実施例の標本化周波数変換装置
は、入力端子１から入力された入力標本化周波数Ｆsiの
入力信号Ｄsiを記憶する再標本化用のバッファメモリ２
と、この再標本化用バッファメモリ２からの読み出し信
号に補間処理を施す補間処理回路３と、入力端子５から
供給される上記入力標本化周波数Ｆsiと入力端子６から
供給される上記出力標本化周波数Ｆsoとの標本化周波数
の比を、短い時間周期と長い時間周期で、それぞれ検出
する標本化周波数比検出回路７と、この標本化周波数比
検出回路７の短い時間周期又は長い時間周期の標本化周
波数比に応じて再標本化用バッファメモリ２及び補間処
理回路３を制御するコントローラ８とを有しており、こ
のコントローラ８によって補間処理が制御された補間処
理回路３は、出力端子４から出力標本化周波数Ｆsoの信
号Ｄsoを出力する。

【００２４】標本化周波数比検出回路７は、短い時間周
期ｔs及び長い時間周期ｔLで入力標本化周波数Ｆsiと出
力標本化周波数Fsoとの比である標本化周波数比Ｒs及び
標本化周波数比ＲLを検出している。

【００２５】そして、この標本化周波数比検出回路７
は、所定の精度内で上記短周期ｔsでの標本化周波数比
Ｒsと長周期ｔLでの標本化周波数比ＲLが一致するか不
一致であるかを判別し、一致のときには、長い時間周期
ｔLで検出する標本化周波数比ＲLを、不一致のときには
短い周期ｔsで検出する標本化周波数比Ｒsを選択してコ
ントローラ８に出力する。

【００２６】コントローラ８は、標本化周波数比検出回
路７から供給される標本化周波数比ＲL又はＲsに応じて
データ読み出しアドレスである再標本化時間アドレスを
生成し、再標本化用バッファメモリ２に供給している。
また、コントローラ８は、再標本化用バッファメモリ８
にデータ書き込みアドレスも供給している。また、コン
トローラ８は、上記標本化周波数比ＲL又はＲsに応じ
て、補間処理回路３で行われるオーバーサンプリング処
理に使われるオーバーサンプリング係数の選択制御信号
と、直線補間処理に使われる先行リーディング用及び後
追いトレーリング用の直線補間係数を生成し、該補間処
理回路３に供給している。

【００２７】補間処理回路３は、上記再標本化時間アド
レスを基に再標本化用バッファメモリ２から必要なデー
タ群を読み出し、例えば非巡回形（以下、ＦＩＲとい
う。）フィルタ処理によって再標本化時間アドレスに対
応した隣合った二個の高次補間データを作り、さらにそ
の各々のデータに直線補間を施してから加算を行うこと
によって出力標本化周波数Ｆsoの信号Ｄsoを生成する。

【００２８】ここで、標本化周波数比検出回路７が所定
の精度内で上記短周期ｔsでの標本化周波数比Ｒsと長周
期ｔLでの標本化周波数比ＲLが一致するか不一致である
かを判別し、一致のときには、長い時間周期ｔLで検出
する標本化周波数比ＲLを、不一致のときには短い周期
ｔsで検出する標本化周波数比Ｒsを選択してコントロー
ラ８に出力するのは以下の理由による。

【００２９】入力標本化周波数Ｆsiと出力標本化周波数
Ｆsoの標本化周波数比を短い時間周期ｔsで検出すれば
その誤差Ｅsは図２の（Ａ）に示すように小となり誤差
に対する高速応答が可能となるが、分解能は小となり精
度をとるのが難しい。これに対し、入力標本化周波数Ｆ
siと出力標本化周波数Ｆsoの標本化周波数比を長い時間
周期ｔLで検出すればその誤差ＥLは、図２の（Ｂ）に示
すように大となり誤差に対する応答性を高めるのは難し
いが、分解能は大となり高い精度をとることができる。
以上の理由から標本化周波数比検出回路７は、短い時間
周期ｔsでの標本化周波数比Ｒsと長い時間周期ｔLでの
標本化周波数比ＲLとの所定の精度内での一致又は不一
致を判別し、一致のときには標本化周波数比ＲLを、不
一致のときには標本化周波数比Ｒsを選択してコントロ
ーラ８に出力している。

【００３０】ここで、所定の精度内での判別とは、長い
時間周期ｔLでの標本化周波数比ＲLと、短い時間周期ｔ
sでの標本化周波数比Ｒsとを所定の桁数の範囲だけ比較
することによって行うことができる。例えば、標本化周
波数比をディジタル値として扱う場合、ビット数の多い
標本化周波数比ＲLの最上位ビットから所定のビット
（例えば、ビット数の少ない標本化周波数比Ｒsの全ビ
ット数に応じた）までと、ビット数の少ない標本化周波
数比Ｒsの全ビットを比較することによる。

【００３１】したがって、この第１実施例の標本化周波
数変換装置は、標本化周波数比に応じて再標本化時間ア
ドレスの生成を高速とするか高精度とするかを適応的に
切り換え、標本化周波数の変動が所定の精度内で発生し
ていないときには高精度に生成した再標本化時間アドレ
スに応じて標本化周波数変換処理を行い、標本化周波数
の変動が所定の精度内で発生しているときには高速に生
成した再標本化時間アドレスに応じて標本化周波数変換
処理を行う。このため、本実施例の標本化周波数変換装
置は、異なる標本化周波数による再生オーディオ信号の
劣化防止、自由な標本化周波数変換によるミキシングの
実現を簡単な構成で図ることができる。

【００３２】次に、第２実施例について図３乃至図６を
参照しながら説明する。この第２実施例も、上述した第
１実施例と同様に、入力端子１１から入力された信号Ｄ
siの標本化周波数Ｆsiを再標本化して任意の標本化周波
数Ｆsoの信号Ｄsoに変換する標本化周波数変換装置であ
り、入出力系が完全に非同期な標本化周波数変換処理、
すなわち、入出力信号間に同期関係の無い自由な比率の
標本化周波数変換処理を実現する。以下、入力信号Ｄsi
の標本化周波数Ｆsiを入力標本化周波数Ｆsiとし、任意
の標本化周波数Ｆsoを出力標本化周波数Ｆsoとする。

【００３３】この第２実施例の標本化周波数変換装置
は、図３の入力端子１１から入力された入力標本化周波
数Ｆsiの入力信号Ｄsiを再標本化用の８Ｆsiにオーバー
サンプリング処理する８Ｆsオーバーサンプリングフィ
ルタ１２と、この８Ｆsオーバーサンプリングフィルタ
１２で８Ｆsとされた入力信号を書き込むと共に読み出
す再標本化用のバッファメモリ１３と、この再標本化用
バッファメモリ１３からの読み出し信号に補間処理を施
す補間処理回路１４と、入力端子２２から供給される標
本化周波数Ｆsiの整数倍の入力基準クロック（以下、入
力マスタークロックという。）ＭＣＫi（＝Ｍ・Ｆsi）
で入力端子２３から供給される出力標本化周波数Ｆsoの
周期（以下、出力標本化周期という。）ＴsoのＮ倍の周
期ｔ（＝Ｎ・Ｔso）を計数することによって分解能を向
上した標本化周波数比を、短い時間周期と長い時間周期
で、それぞれ検出する標本化周波数比検出回路２４と、
この標本化周波数比検出回路２４の短い時間周期又は長
い時間周期の標本化周波数比に応じて再標本化用バッフ
ァメモリ１３及び補間処理回路１４を制御するコントロ
ーラ２５と、このコントローラ２５によって補間処理が
制御された補間処理回路１４からの出力信号の標本化周
波数を間引きし例えば２，４，８倍の出力標本化周波数
Ｆsoとすると共に、かつその一をマルチプレクサ１９ａ
により切り換え選択する再標本化周波数信号出力回路１
９と、この再標本化周波数信号出力回路１９からの出力
信号に帯域制限を施し、出力端子２１から出力標本化周
波数Ｆsoの出力信号Ｄsoを出力する帯域制限フィルタ２
０とを有して成る。

【００３４】８Ｆsオーバーサンプリングフィルタ１２
で作られた標本化周波数８Ｆsiのディジタル信号は、上
述したように再標本化用バッファメモリ１３に入力され
るが、この再標本化用バッファメモリ１３は、例えば、
２０ビット６４ワードのバッファＲＡＭであり、入力標
本化周波数Ｆsiの周期Ｔsiの８倍のバッファとなる。

【００３５】標本化周波数比検出回路２４は、図４にそ
の構成を示すように、入力端子２２から供給される入力
マスタークロックＭＣＫiにより入力端子２３ａから入
力される短い時間周期ｔsでの整数倍の標本化周期Ｎs・
Ｔsoを計数する短周期カウンタ３０と、この短周期カウ
ンタ３０からのカウント出力を上記Ｎs・Ｔsoを基にラ
ッチするラッチ３１と、入力端子２２から供給される入
力マスタークロックＭＣＫiにより入力端子２３ｂから
入力される長い時間周期ｔLでの整数倍の標本化周期ＮL
・Ｔsoを計数する長周期カウンタ３２と、この長周期カ
ウンタ３２からのカウント出力を上記ＮL・Ｔsoを基に
ラッチするラッチ３３と、ラッチ３１のラッチ出力とラ
ッチ３２のラッチ出力とを比較する比較回路３４と、こ
の比較回路３４での比較結果に応じていずれかのラッチ
出力をコントローラ２５に選択して出力する選択回路３
５とを有してなる。

【００３６】短周期カウンタ３０でＮs・Ｔsoを入力マ
スタークロックＭＣＫiによりカウントし、そのカウン
ト結果をラッチ３１でラッチすることにより、短周期ｔ
sでの標本化周波数比Ｒsが求められることになる。ま
た、長周期カウンタ３２でＮL・Ｔsoを入力マスターク
ロックＭＣＫiによりカウントし、そのカウント結果を
ラッチ３３でラッチすることにより、長周期ｔLでの標
本化周波数比ＲLが求められることになる。すなわち、
ラッチ３１でのラッチ周期が短周期ｔsであり、ラッチ
３３でのラッチ周期が長周期ｔLである。このラッチ周
期ｔs及びｔLは、想定される入出力標本化周波数比変化
率最大時の変換における標本化周波数比ＲLの実時間に
対する誤差と標本化周波数比Ｒsの分解能が一致するよ
うに決定する。

【００３７】ここで、入力マスタークロックＭＣＫi
は、Ｎs・Ｔso及びＮL・Ｔsoに充分高速であり、かつ上
述したように入力標本化周波数Ｆsiの整数倍Ｍのクロッ
クである。

【００３８】比較回路３４は標本化周波数比Ｒsと標本
化周波数比ＲLとが所定の精度内で一致するか又は不一
致であるか判別する。この比較回路３４で標本化周波数
比Ｒsと標本化周波数比ＲLとが一致又は不一致と判別す
ると、この比較回路３４はその判別情報に応じた選択制
御信号を選択回路３５に供給する。

【００３９】選択回路３５は、比較回路３４から供給さ
れた選択制御信号に応じてラッチ３１又はラッチ３３か
ら、標本化周波数比Ｒs又は標本化周波数比ＲLを切り換
え選択して出力する。

【００４０】比較回路３４での比較は、ビット数の多い
値である標本化周波数比ＲLと、ビット数の少ない値で
ある標本化周波数比Ｒsとを比較するが、その比較の際
には、例えば、標本化周波数比ＲLの最上位ビットから
所定のビット（標本化周波数比Ｒsの全ビット数に応じ
た）までと、標本化周波数比Ｒsの全ビットを比較する
ことによる。このようにすれば、所定の範囲内におい
て、その一致と不一致とを判別することができる。この
比較回路３４は、標本化周波数比ＲLと標本化周波数比
Ｒsとが所定の精度内で一致していると判別すると、選
択回路３５に長周期ｔLでの標本化周波数比ＲLを選択し
て出力せよという選択制御信号を供給する。一方、この
比較回路３４は、標本化周波数比ＲLと新たな標本化周
波数比Ｒsとが所定の精度内で不一致であると判別する
と、選択回路３５に短周期ｔsでの標本化周波数比Ｒsを
選択して出力せよという選択制御信号を供給する。

【００４１】選択回路３５は、比較回路３４から供給さ
れる上記２つの選択制御信号によって、長周期ｔLでの
標本化周波数比ＲL又は短周期ｔsでの標本化周波数比Ｒ
sをコントローラ２５の加算器３６に出力する。

【００４２】コントローラ２５は、図４にその構成を示
すように、標本化周波数比検出回路２４から供給される
標本化周波数比ＲL又はＲsを加算回路３６及びフリップ
フロップ回路３９を用いて累積加算し、再標本化用バッ
ファメモリ１３のデータ読み出しアドレスを生成してい
る。また、コントローラ２５は、加算回路３６及びフリ
ップフロップ回路３９を用いて、補間処理回路１４への
オーバーサンプリング用の係数を選択制御する信号と、
先行リーディング用及び後追いトレーリング用の直線補
間係数LIP.F.L及びLIP.F.Tを生成している。

【００４３】これらデータ読み出しアドレス、オーバー
サンプリング用係数選択制御信号及び直線補間係数は、
例えば、一つのデータ列の上位ビット範囲、中位ビット
範囲及び下位ビット範囲のデータとして、このコントロ
ーラ２５から出力される。

【００４４】ここで、フリップフロップ回路３７は、Ｄ
フリップフロップ回路であることが好ましく、入力端子
３８からは、この第２実施例の出力信号の標本化周波数
８Ｆsoに合わせて８Ｆsoのクロックが供給されている。
もちろん、出力信号の標本化周波数が４又は２Ｆsoであ
る場合には、４又は２Ｆsoのクロックが供給される。ま
た、入力端子３９からはイニシャライズ信号が供給され
る。

【００４５】補間処理回路１４は、図３に示すように、
上記コントローラ２５から供給されたデータ読み出しア
ドレスである再標本化時間アドレスにより再標本化用バ
ッファメモリ１３から読み出されたデータにオーバーサ
ンプリング処理を施すと共に、直線補間を施すＦＩＲフ
ィルタ（Ｌ）&×LIP.F.L１５及びＦＩＲフィルタ（Ｔ）
&×LIP.F.T１７と、これらＦＩＲフィルタ（Ｌ）&×LI
P.F.L１５及びＦＩＲフィルタ（Ｔ）&×LIP.F.T１７に
オーバーサンプリング用の係数を供給する係数ＲＯＭ１
６と、 ＦＩＲフィルタ（Ｌ）&×LIP.F.L１５の出力信
号とＦＩＲフィルタ（Ｔ）&×LIP.F.T１７の出力信号と
を加算する加算器１８とを有して成る。ここで、係数Ｒ
ＯＭ１６は、例えば、２４ビット７ワードのオーバーサ
ンプリング係数を３２個持っている。

【００４６】この補間処理回路１４の動作を図５を参照
しながら説明する。再標本化用バッファメモリ１３は、
コントローラ２５から供給される読み出しアドレスに基
づいてＦＩＲフィルタ（Ｌ）&×LIP.F.L１５及びＦＩＲ
フィルタ（Ｔ）&×LIP.F.T１７に図５の（Ａ）に示すよ
うなＴsi／８毎の例えば７個のデータを供給する。ＦＩ
Ｒフィルタ（Ｌ）&×LIP.F.L１５及びＦＩＲフィルタ
（Ｔ）&×LIP.F.T１７は、再標本化用バッファメモリ１
３から供給された例えば７個のデータに、係数ＲＯＭ１
６から読み出した例えば７個の係数を積和演算して、そ
れぞれ２５６Ｆsiのデータを生成する。

【００４７】この２５６Ｆsiのデータの隣合った２つの
データを示すのが図５の（Ｂ）である。図５の（Ａ）、
図５の（Ｂ）に示した破線包囲領域Ｅ1は、Ｔsi／８で
あり、図５の（Ｂ）に示した破線包囲領域Ｅ2は、Ｔsi
／２５６間隔の２５６Ｆsiの隣合った２つのデータであ
る。

【００４８】次に、ＦＩＲフィルタ（Ｌ）&×LIP.F.L１
５及びＦＩＲフィルタ（Ｔ）&×LIP.F.T１７は、コント
ローラ２５から供給される直線補間係数をＴsi／２５６
間隔の隣合った２つのデータに乗じてから加算器１８に
より加算し、図５の（Ｃ）に示すような直線補間を行
う。

【００４９】このようなオーバーサンプリングと直線補
間を繰り返すことにより、この第２実施例は、図５の
（Ｄ）に示すような標本化周波数ＦsoのデータＤsoを生
成する。

【００５０】ここで、直線補間係数について説明してお
く。直線補間係数としては、リーディング先行データ用
係数LIP.F.Lと、トレーリング後追いデータ用係数LIP.
F.Tとがある。これらの直線補間係数は、コントローラ
２５において、累積加算された値の下位のデータ、例え
ば１２ビットを用いて生成する。具体的には、トレーリ
ング後追いデータ用係数LIP.F.Tは、下位１２ビットデ
ータ、リーディング先行データ用係数LIP.F.Lは、下位
１２ビットの１の補数によって与えられる。

【００５１】図５の（Ｃ）には、破線包囲領域Ｅ3内の
Ｔsi／２５６間隔の２つのデータＤsa、Ｄsbに上記直線
補間係数を乗算して得たデータＤsoを示す。

【００５２】補間処理回路１４から出力されるデータは
８Ｆsoのデータである。この８Ｆsoのデータは、再標本
化周波数信号出力回路１９に供給される。この再標本化
周波数信号出力回路１９は、８Ｆsoに間引き処理を施
し、４Ｆso又は２Ｆsoに変換し、８Ｆso、４Ｆso又は２
Ｆsoのうちの一をマルチプレクサ１９ａで切り換え選択
している。

【００５３】帯域制限フィルタ２０は、出力データにエ
リアシング雑音を発生させないためのフィルタである。
入力標本化周波数ＦSiが出力標本化周波数Ｆsoよりも高
いときには、エリアシング雑音が発生する虞があるの
で、マルチプレクサ１９ａからの出力信号を帯域制限す
る。

【００５４】したがって、この第２の実施例の標本化周
波数変換装置は、標本化周波数比に応じて再標本化時間
アドレスの生成の応答を高精度とするか或は高速とする
かを適応的に切り換え、標本化周波数の変動があまりな
いようなときには高精度な標本化周波数の変換を行い、
標本化周波数の変動がある程度大きいときには高速な標
本化周波数の変換を行っており、高精度と高速応答とい
う相反する変換を両立できる。

【００５５】なお、本発明に係る再標本化周波数変換装
置は、再標本化周波数比検出回路を３個以上設けて高精
度と高速応答に細かく対応することも可能である。

【００５６】また、本発明に係る再標本化周波数変換装
置は、標本化周波数比検出回路を図６のような構成とす
ることも可能である。この図６に示すような標本化周波
数比検出回路を設けた実施例を他の実施例として以下に
説明する。なお、この他の実施例は、標本化周波数比検
出回路のみを上記第２実施例の標本化周波数変換装置と
異ならせた構成としているので、他の構成についての説
明はここでは省略する。

【００５７】この他の実施例は、標本化周波数比検出回
路を構成するにあたり、上述した第２実施例のように短
周期カウンタと長周期カウンタを独立して設けるのでは
なく、短周期カウンタを備えた短周期標本化周波数比検
出回路４３の標本化周波数比Ｒsに対し、コントローラ
の再標本化時刻アドレス生成のための加算回路４４を時
分割で共用して累積加算を施して、適応的な標本化周波
数比Ｒnを得るようにしており、長周期カウンタを省略
することができる。

【００５８】すなわち、この他の実施例の標本化周波数
比検出回路は、入力端子４２から入力される信号の標本
化周波数Ｆsiをクロック分周器４１から供給される分周
クロックで計数して求めた短周期ｔsでの標本化周波数
比Ｒsと、該標本化周波数比Ｒsを加算回路４４と累積加
算ラッチ４５とを用いて累積加算し長周期ラッチ４６で
分周クロックを用いて計数することによって得られた長
周期ｔLでの標本化周波数比ＲLとの一致又は不一致を比
較回路４７で所定の精度内で検出し、一致のときには長
周期ｔLでの標本化周波数比ＲLを、不一致のときには短
周期ｔsでの標本化周波数比Ｒsを選択回路４８が選択し
てコントローラに出力する。ここで、クロック分周器４
１は、入力端子４０から供給される基準クロックを分周
して分周クロックを短周期標本化周波数比検出回路４
３、累積加算ラッチ回路４５及び長周期ラッチ回路４６
に供給している。

【００５９】したがって、この他の実施例は、長周期カ
ウンタを備えた長周期標本化周波数比検出回路を不要と
して、標本化周波数比に応じて再標本化時間アドレスの
生成の応答を高精度とするか或は高速とするかを適応的
に切り換え、標本化周波数の変動があまりないようなと
きには高精度な標本化周波数の変換を行い、標本化周波
数の変動がある程度大きいときには高速な標本化周波数
の変換を行っている。

【００６０】

【発明の効果】本発明に係る標本化周波数変換装置は、
標本化周波数比検出手段の短周期標本化周波数比検出部
で検出した短い時間周期の標本化周波数比を、累積加算
し、長周期で計数して長い時間周期の標本化周波数比を
得ている。そして、短い時間周期又は長い時間周期での
標本化周波数比に応じて制御手段が記憶手段及び補間処
理手段を制御するので、標本化周波数比に応じて再標本
化時間アドレスの生成を高速とするか或は高精度とする
かを適応的に切り換えることができる。このため、異な
る標本化周波数による再生オーディオ信号の劣化防止、
自由な標本化周波数変換によるミキシングの実現を簡単
な構成で図れる。

【図面の簡単な説明】

【図１】本発明の第１実施例の標本化周波数変換装置の
概略構成を示すブロック図である。

【図２】短周期での標本化周波数比の検出と長周期での
標本化周波数比検出の検出を説明するための図である。

【図３】本発明の第２実施例の標本化周波数変換装置の
概略構成を示すブロック図である。

【図４】図３に示した第２実施例の標本化周波数変換装
置の標本化周波数比検出回路とコントローラの概略構成
を示すブロック図である。

【図５】図３に示した第２実施例の標本化周波数変換装
置の補間処理回路の動作を説明するための図である。

【図６】本発明の他の実施例の標本化周波数変換装置の
標本化周波数比検出回路の概略構成を示すブロック図で
ある。

【符号の説明】

２ 再標本化用バッファメモリ ３ 補間処理回路 ７ 標本化周波数比検出回路 ８ コントローラ

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号の標本化周波数を任意の標本化
   周波数に変換する標本化周波数変換装置において、 上記入力信号を記憶する記憶手段と、 上記記憶手段から読み出された信号を補間処理する補間
   処理手段と、 上記入力信号の標本化周波数と上記任意の標本化周波数
   との標本化周波数比を、短い時間周期と長い時間周期
   で、それぞれ検出する標本化周波数比検出手段と、 上記標本化周波数比検出手段により検出された短い時間
   周期又は長い時間周期の各標本化周波数比に応じて上記
   記憶手段及び上記補間処理手段を制御する制御手段とを
   有し、上記標本化周波数比検出手段は、短い時間周期の標本化
   周波数比を検出する短周期標本化周波数比検出部を備
   え、この短周期標本化周波数比検出部で検出した短い時
   間周期の標本化周波数比を累積加算し、長周期で計数し
   て上記長周期の標本化周波数比を得ることを特徴とする
   標本化周波数変換装置。
2. 【請求項２】 上記標本化周波数比検出手段は、上記短
   い時間周期での検出値と上記長い時間周期での検出値の
   所定の精度内での一致又は不一致を判別し、一致のとき
   には上記長い時間周期での検出値を、不一致のときには
   上記短い時間周期での検出値を選択して出力することを
   特徴とする請求項１記載の標本化周波数変換装置。
3. 【請求項３】 上記標本化周波数比検出手段は、上記入
   力信号の標本化周波数と上記任意の標本化周波数の内の
   一方の標本化周波数の周期に対して充分高速でかつ他方
   の標本化周波数の整数倍のクロックで、上記一方の標本
   化周波数の周期を計数することを特徴とする請求項１記
   載の標本化周波数変換装置。
4. 【請求項４】 上記補間処理手段は、上記制御手段によ
   り上記記憶手段から読み出された信号に対して上記制御
   手段から供給される制御信号に応じたオーバーサンプリ
   ング処理を施すことにより隣合った二個のオーバーサン
   プリングデータを求め、さらにこれら二個のオーバーサ
   ンプリングデータに直線補間を施すことを特徴とする請
   求項１記載の標本化周波数変換装置。
5. 【請求項５】 上記入力信号の標本化周波数が上記任意
   の標本化周波数よりも高いときには、上記補間処理手段
   の出力信号に帯域制限を施すことを特徴とする請求項１
   記載の標本化周波数変換装置。