JP2679865B2 - サンプリング周波数変換回路 - Google Patents
サンプリング周波数変換回路Info
- Publication number
- JP2679865B2 JP2679865B2 JP2296761A JP29676190A JP2679865B2 JP 2679865 B2 JP2679865 B2 JP 2679865B2 JP 2296761 A JP2296761 A JP 2296761A JP 29676190 A JP29676190 A JP 29676190A JP 2679865 B2 JP2679865 B2 JP 2679865B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling frequency
- data
- digital
- output
- khz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明はサンプリング周波数変換回路に関し、特に
比較的簡易な構成でサンプリング周波数変換を行うサン
プリング周波数変換回路に関する。
比較的簡易な構成でサンプリング周波数変換を行うサン
プリング周波数変換回路に関する。
（従来の技術） ディスク表面上に形成された記録媒体に光学的、磁気
的に情報を記録できるCDレコーダは、いわゆるオレンジ
ブックの規格に基づくCD−WO（Write Once）等として実
用化されている。
的に情報を記録できるCDレコーダは、いわゆるオレンジ
ブックの規格に基づくCD−WO（Write Once）等として実
用化されている。
これらCDレコーダにおいては、所定のサンプリング周
波数のデジタル信号が記録され、通常のCDレコーダでは
一定のサンプリング周波数のデジタル信号が記録される
ように規定されている。
波数のデジタル信号が記録され、通常のCDレコーダでは
一定のサンプリング周波数のデジタル信号が記録される
ように規定されている。
したがって、サンプリング周波数fsが44.1kHzではな
い、48kHzや32KHzのサンプリング周波数のデジタル信号
を出力するBS放送やDATからのデジタル信号をCDレコー
ダに記録する場合には、直接記録できない。
い、48kHzや32KHzのサンプリング周波数のデジタル信号
を出力するBS放送やDATからのデジタル信号をCDレコー
ダに記録する場合には、直接記録できない。
そこで、従来は、デジタル信号を一度アナログ信号に
変換した後、再度、44.1kHzのクロックでサンプリング
したデジタル信号を得て記録したり、入出力のサンプリ
ング周波数（例えば、BS放送のデジタルデータのサンプ
リング周波数48kHzとCD−WOの記録デジタル信号のサン
プリング周波数44.1kHz）の公倍数の周波数までオーバ
ーサンプリング信号とするように補間演算を行ってい
た。
変換した後、再度、44.1kHzのクロックでサンプリング
したデジタル信号を得て記録したり、入出力のサンプリ
ング周波数（例えば、BS放送のデジタルデータのサンプ
リング周波数48kHzとCD−WOの記録デジタル信号のサン
プリング周波数44.1kHz）の公倍数の周波数までオーバ
ーサンプリング信号とするように補間演算を行ってい
た。
（発明が解決しようとする課題） 上述のように従来のサンプリング周波数変換回路は、
一度アナログ信号に変換後、再度デジタル信号に変換し
たり、入出力の公倍数周波数までオーバサンプルする処
理を行っていた。
一度アナログ信号に変換後、再度デジタル信号に変換し
たり、入出力の公倍数周波数までオーバサンプルする処
理を行っていた。
しかしながら、前者の一度アナログ信号に変換した
後、所望のサンプリング周波数でデジタル化する処理で
は、雑音が増加してしまい、デジタル信号利用の有益性
が失れてしまうという問題があった。
後、所望のサンプリング周波数でデジタル化する処理で
は、雑音が増加してしまい、デジタル信号利用の有益性
が失れてしまうという問題があった。
また、後者のオーバーサンプリングによる補間演算
は、例えば上記サンプリング周波数44.1kHzと48kHzの場
合、最小公倍数は7.056MHzとなってしまうため演算処理
回路が大型化、複雑化するだけでなく、演算速度的にも
負担が大きくなって実用的ではないという問題が生じ
た。
は、例えば上記サンプリング周波数44.1kHzと48kHzの場
合、最小公倍数は7.056MHzとなってしまうため演算処理
回路が大型化、複雑化するだけでなく、演算速度的にも
負担が大きくなって実用的ではないという問題が生じ
た。
そこで、この発明の目的は、従来のように構成の複雑
化を伴わずに、比較的簡易な構成でサンプリング周波数
の変換を可能とするサンプリング周波数変換回路を提供
することにある。
化を伴わずに、比較的簡易な構成でサンプリング周波数
の変換を可能とするサンプリング周波数変換回路を提供
することにある。
（課題を解決するための手段） 前述の課題を解決するため、この発明によるサンプリ
ング周波数変換回路は、 第１のサンプリング周波数のデジタルデータを、前記
第１のサンプリング周波数のｎ倍（ｎは整数）のサンプ
リング周波数のデジタルデータに変換するオーバーサン
プルデジタルフィルタと、 前記デジタルフィルタからの出力データのうち、隣接
する２点間のデータをｍ個（ｍは整数）のデータに直線
補間する直線補間回路と、 前記デジタルフィルタと直線補間回路により得られた
ｍ×ｎ倍のデータの中から前記第２のサンプリング周波
数のサンプル位置に最も近いデータを選択する選択手段
と、 前記ｍ×ｎ倍のデータから、前記選択手段で選択され
たデータを抜き取り、前記第１のサンプリング周波数と
異なる第２のサンプリング周波数のデジタルデータを出
力する回路と、 を備えて構成される。
ング周波数変換回路は、 第１のサンプリング周波数のデジタルデータを、前記
第１のサンプリング周波数のｎ倍（ｎは整数）のサンプ
リング周波数のデジタルデータに変換するオーバーサン
プルデジタルフィルタと、 前記デジタルフィルタからの出力データのうち、隣接
する２点間のデータをｍ個（ｍは整数）のデータに直線
補間する直線補間回路と、 前記デジタルフィルタと直線補間回路により得られた
ｍ×ｎ倍のデータの中から前記第２のサンプリング周波
数のサンプル位置に最も近いデータを選択する選択手段
と、 前記ｍ×ｎ倍のデータから、前記選択手段で選択され
たデータを抜き取り、前記第１のサンプリング周波数と
異なる第２のサンプリング周波数のデジタルデータを出
力する回路と、 を備えて構成される。
（作用） この発明では、オーバーサンプルデジタルフィルタに
より第１のサンプリング周波数のデジタルデータを、前
記第１のサンプリング周波数のｎ倍（ｎは整数）のサン
プリング周波数のデジタルデータに変換し、直線補間回
路によりこのデジタルフィルタからの出力データのう
ち、隣接する２点間のデータをｍ個（ｍは整数）のデー
タに直線補間する。また、こうして得られたｍ×ｎ倍の
データの中から第２のサンプリング周波数のサンプル位
置に最も近いデータを選択し、抜き取ることにより第１
のサンプリング周波数と異なる第２のサンプリング周波
数のデジタルデータを出力している。
より第１のサンプリング周波数のデジタルデータを、前
記第１のサンプリング周波数のｎ倍（ｎは整数）のサン
プリング周波数のデジタルデータに変換し、直線補間回
路によりこのデジタルフィルタからの出力データのう
ち、隣接する２点間のデータをｍ個（ｍは整数）のデー
タに直線補間する。また、こうして得られたｍ×ｎ倍の
データの中から第２のサンプリング周波数のサンプル位
置に最も近いデータを選択し、抜き取ることにより第１
のサンプリング周波数と異なる第２のサンプリング周波
数のデジタルデータを出力している。
（実施例） 次に、この発明について図面を参照しながら説明す
る。
る。
第１図は、この発明によるサンプリング周波数変換回
路の一実施例を示すブロック図で、サンプリング周波数
48kHzのデジタル信号をサンプリング周波数44.1kHzのデ
ジタル信号に変換する例についてのものである。
路の一実施例を示すブロック図で、サンプリング周波数
48kHzのデジタル信号をサンプリング周波数44.1kHzのデ
ジタル信号に変換する例についてのものである。
サンプリング周波数fs1が48kHzの16bitのデジタル信
号は、デジタルフィルタ１によりオーバーサンプリング
（正弦補間演算）処理され、例えば８倍（８×48kHz）
の384kHzのサンプリング周波数8fs1の16bitデータに変
換され出力される。
号は、デジタルフィルタ１によりオーバーサンプリング
（正弦補間演算）処理され、例えば８倍（８×48kHz）
の384kHzのサンプリング周波数8fs1の16bitデータに変
換され出力される。
PLL回路２は、デジタルフィルタ１のオーバーサンプ
リング処理、Ｄ形フリップフロップ（Ｄ−FF）３、８お
よびカウンタ９の動作クロックを与えるための回路で、
位相比較器21,25,電圧制御発振器（VCXO）22,27,分周器
（DIV）23,24,27等を含んで成る。
リング処理、Ｄ形フリップフロップ（Ｄ−FF）３、８お
よびカウンタ９の動作クロックを与えるための回路で、
位相比較器21,25,電圧制御発振器（VCXO）22,27,分周器
（DIV）23,24,27等を含んで成る。
48kHzの入力デジタル信号は、位相比較器21で分周器2
3の出力との間の位相差が検出され、検出された位相差
信号がVCXO22の制御信号となる。VCXO22の出力は、分周
器23で1/8分周され、位相比較器21と分周器24とに送出
される。
3の出力との間の位相差が検出され、検出された位相差
信号がVCXO22の制御信号となる。VCXO22の出力は、分周
器23で1/8分周され、位相比較器21と分周器24とに送出
される。
分周器24は、分周器23の出力を更に1/160分周し、300
Hzの信号として位相比較器25に供給する。
Hzの信号として位相比較器25に供給する。
位相比較器25の他入力には、VCXO27からの出力信号を
分周器26で1/147分周した信号が供給されており、両入
力信号の位相差信号がVCXO27の制御信号となる。
分周器26で1/147分周した信号が供給されており、両入
力信号の位相差信号がVCXO27の制御信号となる。
かかる構成のPLL回路２からは、結局、384kHzのクロ
ックがデジタルフィルタ１とＤフリップフロップ３と
に、更に、44.1kHzのクロックがカウンタ９とＤ形フリ
ップフロップ８とに供給される。
ックがデジタルフィルタ１とＤフリップフロップ３と
に、更に、44.1kHzのクロックがカウンタ９とＤ形フリ
ップフロップ８とに供給される。
デジタルフィルタ１からの8fs1のデジタル信号は、Ｄ
形フリップフロップ３で１サンプルデータが記憶され、
このフリップフロップ３から読み出された16bitのデジ
タル信号はフルアダー４、マルチプレクサ５の入力端子
51およびマルチプレクサ７の入力端子71に送出される。
形フリップフロップ３で１サンプルデータが記憶され、
このフリップフロップ３から読み出された16bitのデジ
タル信号はフルアダー４、マルチプレクサ５の入力端子
51およびマルチプレクサ７の入力端子71に送出される。
フルアダー４は、Ｄ形フリップフロップ３の入出力の
それぞれの上位15bitのデータを加算してマルチプレク
サ７の入力端子73に出力する。
それぞれの上位15bitのデータを加算してマルチプレク
サ７の入力端子73に出力する。
マルチプレクサ５は、15×（２−１）マルチプレクサ
であり、その入力端子52には、デジタルフィルタ１の出
力が供給されており、変換テーブル10からの出力信号に
基づいて、入力端子51と52への入力信号が選択的に出力
する。
であり、その入力端子52には、デジタルフィルタ１の出
力が供給されており、変換テーブル10からの出力信号に
基づいて、入力端子51と52への入力信号が選択的に出力
する。
フルアダー６は、フルアダー４の出力とマルチプレク
サ５の出力とを加算し、加算出力をマルチプレクサ７の
入力端子72と74に送出する。
サ５の出力とを加算し、加算出力をマルチプレクサ７の
入力端子72と74に送出する。
カウンタ９は、PLL回路２のVCXO27からの44.1kHzのク
ロックをカウントし、テーブル10に送出する。
ロックをカウントし、テーブル10に送出する。
テーブル10は、カウンタ９のカウント値に応じてマル
チプレクサ５と７の入力端子のうち選択すべき入力端子
を設定するための関係がテーブルの形で記憶されてお
り、カウンタ９のカウント値に対応する入力端子への入
力をそれぞれのマルチプレクサ７から出力する。
チプレクサ５と７の入力端子のうち選択すべき入力端子
を設定するための関係がテーブルの形で記憶されてお
り、カウンタ９のカウント値に対応する入力端子への入
力をそれぞれのマルチプレクサ７から出力する。
マルチプレクサ７は、16×（４−１）マルチプレクサ
であり、その出力の16bitデジタル信号は、44.1KHzのク
ロック動作する16bitのＤ形フリップフロップ８でサン
プリングデータが選択され、結局、44.1kHzのサンプリ
ング周波数fs2の16bitデジタルデータが得られることに
なる。
であり、その出力の16bitデジタル信号は、44.1KHzのク
ロック動作する16bitのＤ形フリップフロップ８でサン
プリングデータが選択され、結局、44.1kHzのサンプリ
ング周波数fs2の16bitデジタルデータが得られることに
なる。
以上のような構成により、サンプリング周波数48kHz
のデジタルデータは、デジタルフィルタによって、オー
バーサンプリング（正弦補間演算）により、384kHzのサ
ンプリングのデジタルデータに変換され、更に、直線補
間（平均値補間）処理により、1.536MHzのサンプリング
周波数のデジタルデータを得ている。
のデジタルデータは、デジタルフィルタによって、オー
バーサンプリング（正弦補間演算）により、384kHzのサ
ンプリングのデジタルデータに変換され、更に、直線補
間（平均値補間）処理により、1.536MHzのサンプリング
周波数のデジタルデータを得ている。
尚、直線補間の若干の誤差の影響は少ない。何故なら
ば、誤差は元の信号の周波数に依存し、周波数が低くな
るに従って誤差が少なくなって歪が小さくなって歪が小
さくなり、また、誤差の周期は可聴帯域外の成分が主で
あるためである。カウンタ９とテーブル10の機能により
最も44.1kHzのサンプル位置に近いデータをマルチプレ
クサにより選択すれば、より誤差の低減が可能となる。
ば、誤差は元の信号の周波数に依存し、周波数が低くな
るに従って誤差が少なくなって歪が小さくなって歪が小
さくなり、また、誤差の周期は可聴帯域外の成分が主で
あるためである。カウンタ９とテーブル10の機能により
最も44.1kHzのサンプル位置に近いデータをマルチプレ
クサにより選択すれば、より誤差の低減が可能となる。
第２図には、第１図におけるPLL回路２の他の構成例
のブロック図が示されている。この例は、第１図の回路
が２つのPLL回路を用いているのに対して１つのPLL回路
で構成している点に違いがある。つまり、位相比較回路
31には48kHzのサンプリング周波数データと、1/8分周器
32からのデータとが入力され、その位相差信号がVCXO34
の制御信号となる。VCXO34の発振出力は1/147分周器33
と1/160分周器35とに供給される。1/147分周器33の出力
は374kHzのクロックとして出力されるとともに、1/8分
周器32を経て位相比較器31に供給される。1/8分周器32
の出力は48kHzのクロックとして出力される。1/160分周
器35からの出力信号は、1/8分周器36において更に分周
され、44.1kHzのクロックとして出力されることにな
る。
のブロック図が示されている。この例は、第１図の回路
が２つのPLL回路を用いているのに対して１つのPLL回路
で構成している点に違いがある。つまり、位相比較回路
31には48kHzのサンプリング周波数データと、1/8分周器
32からのデータとが入力され、その位相差信号がVCXO34
の制御信号となる。VCXO34の発振出力は1/147分周器33
と1/160分周器35とに供給される。1/147分周器33の出力
は374kHzのクロックとして出力されるとともに、1/8分
周器32を経て位相比較器31に供給される。1/8分周器32
の出力は48kHzのクロックとして出力される。1/160分周
器35からの出力信号は、1/8分周器36において更に分周
され、44.1kHzのクロックとして出力されることにな
る。
以上の実施例は、48kHzのサンプリング周波数データ
を44.1kHzのサンプリング周波数データに変換している
が、DATからのサンプリング周波数32kHzのデータから4
4.1kHzのサンプリング周波数データへの変換の他、任意
のサンプリング周波数間の変換が可能であることは明白
である。
を44.1kHzのサンプリング周波数データに変換している
が、DATからのサンプリング周波数32kHzのデータから4
4.1kHzのサンプリング周波数データへの変換の他、任意
のサンプリング周波数間の変換が可能であることは明白
である。
（発明の効果） 以上説明したように、本発明によるサンプリング周波
数変換回路によれば、回路構成を複雑化することなくデ
ジタル処理によってサンプリング周波数の変換が可能と
なる。
数変換回路によれば、回路構成を複雑化することなくデ
ジタル処理によってサンプリング周波数の変換が可能と
なる。
第１図は、この発明によるサンプリング周波数変換回路
の一実施例を示す構成ブロック図、第２図は、第１図に
おけるPLL回路２の他の構成例を示すブロック図であ
る。 １……デジタルフィルタ、 ２……PLL回路、 3,8……Ｄ形フリップフロップ、 4,6……フルアダー、 5,7……マルチプレクサ、 ９……カウンタ、 10……テーブル、 21,25,31……位相比較回路、 22,27,34……電圧制御発振器 23,24,26,32,33,35,36……分周器。
の一実施例を示す構成ブロック図、第２図は、第１図に
おけるPLL回路２の他の構成例を示すブロック図であ
る。 １……デジタルフィルタ、 ２……PLL回路、 3,8……Ｄ形フリップフロップ、 4,6……フルアダー、 5,7……マルチプレクサ、 ９……カウンタ、 10……テーブル、 21,25,31……位相比較回路、 22,27,34……電圧制御発振器 23,24,26,32,33,35,36……分周器。
Claims (1)
- 【請求項１】第１のサンプリング周波数のデジタルデー
タを、前記第１のサンプリング周波数のｎ倍（ｎは整
数）のサンプリング周波数のデジタルデータに変換する
オーバーサンプルデジタルフィルタと、 前記デジタルフィルタからの出力データのうち、隣接す
る２点間のデータをｍ個（ｍは整数）のデータに直線補
間する直線補間回路と、 前記デジタルフィルタと直線補間回路により得られたｍ
×ｎ倍のデータの中から前記第２のサンプリング周波数
のサンプル位置に最も近いデータを選択する選択手段
と、 前記ｍ×ｎ倍のデータから、前記選択手段で選択された
データを抜き取り、前記第１のサンプリング周波数と異
なる第２のサンプリング周波数のデジタルデータを出力
する回路と、 を備えて成ることを特徴とするサンプリング周波数変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296761A JP2679865B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリング周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296761A JP2679865B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリング周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170106A JPH04170106A (ja) | 1992-06-17 |
| JP2679865B2 true JP2679865B2 (ja) | 1997-11-19 |
Family
ID=17837782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296761A Expired - Fee Related JP2679865B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリング周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679865B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3032382B2 (ja) * | 1992-07-13 | 2000-04-17 | シャープ株式会社 | デジタル信号のサンプリング周波数変換装置 |
| JPH06338801A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 標本化周波数変換器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296511A (ja) * | 1987-05-28 | 1988-12-02 | Sony Corp | サンプリング周波数変換装置 |
| JPS63299511A (ja) * | 1987-05-29 | 1988-12-07 | Sony Corp | ディジタルフィルタ装置 |
-
1990
- 1990-11-01 JP JP2296761A patent/JP2679865B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04170106A (ja) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4091254B2 (ja) | デジタル動作を高めアナログサンプリング誤差を減少させるために共通基板上のデジタル及びアナログ回路をクロックする装置と方法 | |
| US5748120A (en) | Sampling frequency converting device and memory address control device | |
| JPH07193564A (ja) | クロック再生装置および再生方法 | |
| JP2679865B2 (ja) | サンプリング周波数変換回路 | |
| EP0240232A2 (en) | Digital phase lock loop | |
| JP3252581B2 (ja) | 標本化周波数変換装置 | |
| JP3289462B2 (ja) | 標本化周波数変換装置 | |
| JPS59213005A (ja) | Ｐｃｍ録音再生装置 | |
| JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
| Medan et al. | Asynchronous rate conversion | |
| JPH06119720A (ja) | 位相同期方法及び回路並びにそれを用いたデータ検出方法及び回路 | |
| JPS5954017A (ja) | 高密度記録デイスク再生装置 | |
| KR100186394B1 (ko) | 광디스크 시스템의 비트클럭 회복장치 | |
| JPH0728225B2 (ja) | システムクロック発生回路 | |
| JPH0247653Y2 (ja) | ||
| JPH07262693A (ja) | オーディオレートコンバータ | |
| JPH0159669B2 (ja) | ||
| JP2565231B2 (ja) | デジタルｐｌｌ回路 | |
| KR840001041Y1 (ko) | 카셋트 녹음기의 음성 및 문자신호 제어회로 | |
| JPS60195781A (ja) | デイジタル情報復調装置 | |
| JPS6245335Y2 (ja) | ||
| JP2000332603A (ja) | 位相ロックループ装置 | |
| JPH0450673B2 (ja) | ||
| JP3849271B2 (ja) | １ビットｄ／ａ変換器の入力回路 | |
| JPS61137279A (ja) | デイスクプレ−ヤ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |