JPH0632165B2 - ピツチコントロ−ル装置 - Google Patents
ピツチコントロ−ル装置Info
- Publication number
- JPH0632165B2 JPH0632165B2 JP11450383A JP11450383A JPH0632165B2 JP H0632165 B2 JPH0632165 B2 JP H0632165B2 JP 11450383 A JP11450383 A JP 11450383A JP 11450383 A JP11450383 A JP 11450383A JP H0632165 B2 JPH0632165 B2 JP H0632165B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- frequency
- oscillator
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はＰＣＭ（パルスコードモジュレーション）信号
再生装置において、基準クロックを変化させる事によっ
て再生信号の周波数を変化させ得るピッチコントロール
装置に関する。
再生装置において、基準クロックを変化させる事によっ
て再生信号の周波数を変化させ得るピッチコントロール
装置に関する。
従来例の構成とその問題点 一般に、ＰＣＭ信号のようなディジタル信号を再生する
場合には、再生側で信号自身からクロック情報を抽出す
ることにより安定な信号再生が可能となっている。さら
に、正確な再生のために高精度の基準クロックを持ち、
再生クロックをこの基準クロックと同期させるように制
御する事が行なわれている。そこで、この基準クロック
を変化させる事により、再生信号の周波数を変化させる
ピッチコントロール装置が考えられている。
場合には、再生側で信号自身からクロック情報を抽出す
ることにより安定な信号再生が可能となっている。さら
に、正確な再生のために高精度の基準クロックを持ち、
再生クロックをこの基準クロックと同期させるように制
御する事が行なわれている。そこで、この基準クロック
を変化させる事により、再生信号の周波数を変化させる
ピッチコントロール装置が考えられている。
以下、図面を参照しながら従来のッチコントロール装置
について説明する。第１図は従来のピッチコントロール
装置のブロック図である。同図において、ディスク等か
ら再生された再生ＰＣＭ信号は波形変換回路等を通った
後、入力端子ａに入力され、位相比較器（以下、ＰＣと
称す）１で再生クロックｂと比較される。ＰＣ１の出力
はルプフィルタ（ＬＦ）２を通して電圧制御発振器（以
下ＶＣＯと称す）３の制御電圧となる。ＶＣＯ３の出力
は分周器４で分周されて再生クロックｂとなる。また、
再生クロックｂは分周器５で分周され、位相比較器（Ｐ
Ｃ）７で、基準クロックｄを分周器６で分周した信号と
比較され、その出力Ｃがモーターへの速度制御信号とな
り、これによって基準クロックと同期した再生クロック
が得られる事になる。なお、分周器中のＬ，Ｍ，Ｎは適
当な分周比であり、再生クロックｂと基準クロックｄは
信号処理回路で使用され、ＰＣＭ信号の復合が成され
る。
について説明する。第１図は従来のピッチコントロール
装置のブロック図である。同図において、ディスク等か
ら再生された再生ＰＣＭ信号は波形変換回路等を通った
後、入力端子ａに入力され、位相比較器（以下、ＰＣと
称す）１で再生クロックｂと比較される。ＰＣ１の出力
はルプフィルタ（ＬＦ）２を通して電圧制御発振器（以
下ＶＣＯと称す）３の制御電圧となる。ＶＣＯ３の出力
は分周器４で分周されて再生クロックｂとなる。また、
再生クロックｂは分周器５で分周され、位相比較器（Ｐ
Ｃ）７で、基準クロックｄを分周器６で分周した信号と
比較され、その出力Ｃがモーターへの速度制御信号とな
り、これによって基準クロックと同期した再生クロック
が得られる事になる。なお、分周器中のＬ，Ｍ，Ｎは適
当な分周比であり、再生クロックｂと基準クロックｄは
信号処理回路で使用され、ＰＣＭ信号の復合が成され
る。
この回路において基準クロックｄが変化すると、それに
よってＰＣ７の出力Ｃが変化し、モーターの速度が変化
し、再生ＰＣＭ信号が変化し、再生クロックも変化する
ので、結局、復号後の再生信号周波数も基準クロックを
変化させる事により変化させる事ができる。しかし第１
図中に点線で囲んだ位相同期回路（ＰＬＬ）には、固有
の中心周波数（ｃ）が存在し、その近傍（±Δの範囲
とする）以外では入力信号に同期した再生クロックを抽
出する事ができないという性質があり、基準クロックを
大きく変える場合の障害となっていた。
よってＰＣ７の出力Ｃが変化し、モーターの速度が変化
し、再生ＰＣＭ信号が変化し、再生クロックも変化する
ので、結局、復号後の再生信号周波数も基準クロックを
変化させる事により変化させる事ができる。しかし第１
図中に点線で囲んだ位相同期回路（ＰＬＬ）には、固有
の中心周波数（ｃ）が存在し、その近傍（±Δの範囲
とする）以外では入力信号に同期した再生クロックを抽
出する事ができないという性質があり、基準クロックを
大きく変える場合の障害となっていた。
発明の目的 本発明は、広い可変範囲を持つピッチコントロール装置
を提供するものである。
を提供するものである。
発明の構成 本発明のピッチコントロール装置は、記録媒体との相対
運動によって得られる再生信号を入力として、第１の位
相比較器と電圧制御発振器とを有してフィードバックル
ープを形成するＰＬＬ回路と、発振周波数を可変しえる
可変基準周波数発振器と、第２の位相比較器とを有して
構成され、 前記ＰＬＬ回路を構成する第１の位相比較回路の出力信
号に、前記可変基準周波数発振器の出力周波数に比例し
た制御電圧出力をバイアス信号として加算し、前記電圧
制御発振器の出力と前記可変基準信号発振器の出力とを
前記第２の位相比較器にて位相比較することにより、前
記可変基準周波数発振器の出力に同期させて出力信号を
取り出すように構成したことを特徴とするものである。
運動によって得られる再生信号を入力として、第１の位
相比較器と電圧制御発振器とを有してフィードバックル
ープを形成するＰＬＬ回路と、発振周波数を可変しえる
可変基準周波数発振器と、第２の位相比較器とを有して
構成され、 前記ＰＬＬ回路を構成する第１の位相比較回路の出力信
号に、前記可変基準周波数発振器の出力周波数に比例し
た制御電圧出力をバイアス信号として加算し、前記電圧
制御発振器の出力と前記可変基準信号発振器の出力とを
前記第２の位相比較器にて位相比較することにより、前
記可変基準周波数発振器の出力に同期させて出力信号を
取り出すように構成したことを特徴とするものである。
実施例の説明 以下、本発明の実施例について図面を参照しながら説明
する。第２図は本発明の一実施例に係るピッチコントロ
ール装置のブロック図を示すものである。第１図と同一
構成部分には同一の符号を付し、そのここでの説明は省
略する。第２図においては、ループフィルタ（ＬＰ）２
の出力バイアス加算回路（ＡＤＤ）９に入され、ＡＤＤ
９の出力がＶＣＯ３の制御電圧となる。ＡＤＤ９のもう
一つの入力には、基準周波数発振器（ＯＳＣ）８の出力
周波数に比例した電圧、例えば基準クロックｄを周波数
−電圧変換した電圧、あるいは、基準周波数発振器とし
て周波数シンセサイザ等を使用した場合には、発振回路
中のＶＣＯの制御電圧等を使用する事ができる。このバ
イアス電圧のＯＳＣ８に対する感度と、ＶＣＯ３の制御
電圧−出力周波数感度とを等しくする事により、広い範
囲のピッチコントロールが可能となる。
する。第２図は本発明の一実施例に係るピッチコントロ
ール装置のブロック図を示すものである。第１図と同一
構成部分には同一の符号を付し、そのここでの説明は省
略する。第２図においては、ループフィルタ（ＬＰ）２
の出力バイアス加算回路（ＡＤＤ）９に入され、ＡＤＤ
９の出力がＶＣＯ３の制御電圧となる。ＡＤＤ９のもう
一つの入力には、基準周波数発振器（ＯＳＣ）８の出力
周波数に比例した電圧、例えば基準クロックｄを周波数
−電圧変換した電圧、あるいは、基準周波数発振器とし
て周波数シンセサイザ等を使用した場合には、発振回路
中のＶＣＯの制御電圧等を使用する事ができる。このバ
イアス電圧のＯＳＣ８に対する感度と、ＶＣＯ３の制御
電圧−出力周波数感度とを等しくする事により、広い範
囲のピッチコントロールが可能となる。
第３図(a)は従来のピッチコントロール回路の場合のピ
ッチコントロール範囲を示し、Ａ−Ｂの間、つまりＣ
−ΔからＣ＋Δの間でしか動作しないことがわかる。
それに対し、第３図(b)は、本発明のピッチコントロー
ル装置による場合を示し、他の要因で制限されない限り
自由に変化させる事ができる広いピッチコントロール範
囲を有することがわかる。なお、基準周波数の変化に同
期してＰＬＬの中心周波数を変化させる回路には、本装
置のようにバイアスをおける回路の他にも、ＶＣＯ３の
発振用コイル，コンデンサ等を変化させる回路も使用す
ることが可能であり、本装置と同様の効果を得る事がで
きる。
ッチコントロール範囲を示し、Ａ−Ｂの間、つまりＣ
−ΔからＣ＋Δの間でしか動作しないことがわかる。
それに対し、第３図(b)は、本発明のピッチコントロー
ル装置による場合を示し、他の要因で制限されない限り
自由に変化させる事ができる広いピッチコントロール範
囲を有することがわかる。なお、基準周波数の変化に同
期してＰＬＬの中心周波数を変化させる回路には、本装
置のようにバイアスをおける回路の他にも、ＶＣＯ３の
発振用コイル，コンデンサ等を変化させる回路も使用す
ることが可能であり、本装置と同様の効果を得る事がで
きる。
発明の効果 以上の説明から明らかなように、本発明では基準発振器
の出力周波数の変化と同期して、その中心周波数が変化
するＰＬＬを使用して構成しているので、非常に広いピ
ッチコントロール範囲を持たせる事が可能となり、さら
に、バイアス電圧を用いてＰＬＬの中心周波数を変化さ
せる方法により、簡単な回路で上記の性能を得ることが
できる。
の出力周波数の変化と同期して、その中心周波数が変化
するＰＬＬを使用して構成しているので、非常に広いピ
ッチコントロール範囲を持たせる事が可能となり、さら
に、バイアス電圧を用いてＰＬＬの中心周波数を変化さ
せる方法により、簡単な回路で上記の性能を得ることが
できる。
第１図は従来のピッチコントロール装置のブロック図、
第２図は本発明の一実施例に係るピッチコントロール装
置のブロック図、第３図(a)，(b)はそれぞれ従来のピッ
チコントロール装置と本発明に係るピッチコントロール
装置の可変範囲を示す特性図である。 １，７……位相比較器、２……ループフィルタ、３……
電圧制御発振器、４，５，６……分周器、８……基準周
波数発振器、９……バイアス電圧加算回路、ａ……入力
端子、ｂ……再生クロック、ｃ……モーター制御信号、
ｄ……基準クロック。
第２図は本発明の一実施例に係るピッチコントロール装
置のブロック図、第３図(a)，(b)はそれぞれ従来のピッ
チコントロール装置と本発明に係るピッチコントロール
装置の可変範囲を示す特性図である。 １，７……位相比較器、２……ループフィルタ、３……
電圧制御発振器、４，５，６……分周器、８……基準周
波数発振器、９……バイアス電圧加算回路、ａ……入力
端子、ｂ……再生クロック、ｃ……モーター制御信号、
ｄ……基準クロック。
Claims (1)
- 【請求項１】記録媒体との相対運動によって得られる再
生信号を入力として、第１の位相比較器と電圧制御発振
器とを有してフィードバックループを形成するＰＬＬ回
路と、発振周波数を可変しえる可変基準周波数発振器
と、第２の位相比較器とを有して構成され、 前記ＰＬＬ回路を構成する第１の位相比較回路の出力信
号に、前記可変基準周波数発振器の出力周波数に比例し
た制御電圧出力をバイアス信号として加算し、前記電圧
制御発振器の出力と前記可変基準信号発振器の出力とを
前記第２の位相比較器にて位相比較することにより、前
記可変基準周波数発振器の出力に同期させて出力信号を
取り出すように構成したことを特徴とするピッチコント
ロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11450383A JPH0632165B2 (ja) | 1983-06-24 | 1983-06-24 | ピツチコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11450383A JPH0632165B2 (ja) | 1983-06-24 | 1983-06-24 | ピツチコントロ−ル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607647A JPS607647A (ja) | 1985-01-16 |
| JPH0632165B2 true JPH0632165B2 (ja) | 1994-04-27 |
Family
ID=14639379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11450383A Expired - Lifetime JPH0632165B2 (ja) | 1983-06-24 | 1983-06-24 | ピツチコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632165B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032161A (ja) * | 1983-08-01 | 1985-02-19 | Mitsubishi Electric Corp | デジタル信号再生装置 |
| JPS62164651U (ja) * | 1986-04-07 | 1987-10-19 | ||
| JPH0636279B2 (ja) * | 1986-05-31 | 1994-05-11 | 三洋電機株式会社 | Ｐｃｍ信号の再生クロツク形成回路 |
-
1983
- 1983-06-24 JP JP11450383A patent/JPH0632165B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS607647A (ja) | 1985-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825045B2 (ja) | 周波数シンセサイザ | |
| US5579184A (en) | Playback clock signal generating circuit which uses a first and second phase lock loop | |
| US5157355A (en) | Phase-locked loop device having stability over wide frequency range | |
| JPS6338584Y2 (ja) | ||
| US4390801A (en) | Circuit for reproducing a clock signal | |
| JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| JPH067687B2 (ja) | 色信号処理装置 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JPH0247653Y2 (ja) | ||
| JPH05189878A (ja) | マスタクロック生成装置 | |
| JPS6032161A (ja) | デジタル信号再生装置 | |
| JPH0787364B2 (ja) | クロツク再生位相同期回路 | |
| JPS6251015B2 (ja) | ||
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JP2840255B2 (ja) | 再生装置 | |
| JPS62164651U (ja) | ||
| JPS60220627A (ja) | 位相同期回路 | |
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPH0628462B2 (ja) | 同期信号発生器 | |
| JPS60145721U (ja) | 変調回路 | |
| JPH0275846U (ja) | ||
| JPH02256382A (ja) | クロック発生回路 |