JPH0787364B2 - クロツク再生位相同期回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回転ヘッド型デジタルオーディオテープレコー
ダ（以下 Ｒ−DATと言う）に用いて好適なクロック信
号の再生を行う位相同期回路に関する。

従来の技術 デジタルデータのより高効率な記録再生のために、ベー
スバンドでの各種の変調方式が開発されてきた。Ｒ−DA
Tでは８−10変換という変調方式が用いられている。８
−10変換された信号のランレングスは最小反転周期をＴ
として1T,2T,3T,4Tの４種類である。このような信号で
はクロック信号とデータ信号が混在しており、データ信
号の抽出をするためにクロック信号の再生が必要であ
る。クロック信号性の方法としては位相同期回路を用い
るのが一般的であり、たとえば第５図に示すようなもの
がある。同図において１は入力信号たとえば８−10変調
信号が供給される入力端子であって、この入力端子１か
らの８−10変調信号は、遅延回路201へ入力される。遅
延回路201は入力信号を一定時間だけ遅延して出力する
ものであり、ここでは入力信号の最小反転周期Ｔの半分
すなわちT/2だけ遅延する。202はイクスクルーシブオア
回路（以下、EXOR回路という）であり、入力端子１から
の８−10変調信号は遅延回路201を介するものと直接の
ものがEXOR回路202の入力端子へそれぞれ供給される。
したがってEXOR回路202の出力には８−10変調信号のエ
ッジで立上がり一定時間（T/2）後に立下がる一定時間
幅のパルスが得られる。３はEXOR回路であり位相比較回
路として動作する。EXOR回路202の出力はEXOR回路３の
一方の入力端子へ供給され、その出力は５のローパスフ
ィルタ（以下、LPFという）へ供給される。LPF5の出力
は６の電圧制御発振回路（以下、VCOという）の制御入
力端子へ供給され、VCO6の発振周波数を制御する。VCO6
の出力は出力端子７から出力される。これと同時にVCO6
の出力はEXOR回路３のもう一方の入力端子へ供給され
る。このようにして位相同期回路が構成される。いま入
力端子１に第６図（ａ）に示すような信号Saが供給され
ると遅延回路201の出力にはT/2だけ遅延した第６図
（ｂ）のような信号Sbが得られる。これらの信号Saおよ
び信号SbはEXOR回路202へ供給され、その出力端子から
第６図（ｃ）に示すような信号Scが取り出される。この
信号Scは入力端子１の信号の変移点（エッジ）によって
起動されT/2のパルス幅を持つ信号である。信号ScはEXO
R回路３の一方の入力端子へ供給される。ここで同期が
安定であるとし、VCO6の出力に第６図（ｄ）のようなデ
ューティ比50パーセントの信号Sdが得られているとす
る。入力端子１の入力信号がVCO6の出力信号Sdに対して
丁度90度進んだ場合である。この信号SdはEXOR回路３の
他方の入力端子へ供給され、EXOR回路３の出力端子から
は第６図（ｅ）のような信号Seが取り出される。この信
号SeはLPF5の入力端子へ供給され高周波成分を除去して
LPF5の出力端子より出力される。この信号はVCO6の周波
数制御入力端子へ供給されVCO6の発振周波数を制御す
る。VCO6の出力の一部は出力端子７より取り出される
が、同時に位相比較回路であるEXOR回路３の一方の入力
端子へ供給されて位相同期ループを形成する。

次に入力端子１の入力信号SaとVCO6の出力信号Sdの位相
がずれて以前と変化した状態を考える。たとえば入力信
号がずれて結果としてEXOR回路202の出力信号が第６図
（ｆ）のような信号Sc1に変化したとする。入力端子１
の入力信号SaがVCO6の出力信号Sdに対して90度以上進ん
だ場合である。そうするとEXOR回路３から第６図（ｇ）
のような信号Se1が出力される。この信号Se1は入力信号
の変移点の近傍区間でデューティ比が変化しており、直
流成分に着目すると以前と比較して直流レベルが高くな
っている。LPF5を通して得られる出力信号も同様に直流
レベルが高くなりVCO6の周波数制御入力端子へ供給され
る。VCO6の制御電圧対発振周波数特性が正であれば、発
振周波数はより高くなろうとして発振出力信号Sdの位相
を進めるように作用する。そうして発振出力信号Sdの位
相が進むことにより相対的に入力端子１の入力信号Saと
VCO6の出力信号Sdの位相差が小さくなり以前の状態にも
どって平衡する。

次にたとえば入力信号が逆にずれて結果としてEXOR回路
202の出力信号が第６図（ｈ）のような信号Sc2に変化し
たとする。入力端子１の入力信号SaがVCO6の出力信号Sd
に対して90度以下進んだ場合である。そうするとEXOR回
路３から第６図（ｉ）のような信号Se2が出力される。
この信号Se2の直流成分に着目すると以前と比較して直
流レベルが低くなっている。LPF5を通して得られる出力
信号も同様に直流レベルが低くなり、発振周波数はより
低くなろうとして発振出力信号Sdの位相を遅らせるよう
に作用する。このようにして入力端子１の入力信号Saと
VCO6の出力信号Sdの位相差が相対的に小さくなり以前の
状態にもどって平衡する。

このように、入力端子１の入力信号SaとVCO6の出力信号
Sdの位相がどちらにずれた場合でも位相誤差情報による
位相同期ループ制御が働いて、VCO6の出力信号Sdは入力
端子１の入力信号Saに対して常に一定の位相差を保つよ
う作用する。このようにしてクロック信号を再生してい
た。

発明が解決しようとする問題点 Ｒ−DATでは、再生時にはテープに記録された信号を回
転ヘッドで拾い、ヘッドの信号を増幅および波形等化し
レベルコンパレータで２値信号にしてから位相同期回路
へ供給する。Ｒ−DATの標準規格に準拠するとすれば、
直径30mmのシリンダーに２個のヘッドを対向させて配置
し、シリンダーへのテープ巻付け角度を90度にし、毎分
2000回転で回すように設定できる。この場合には、シリ
ンダーの回転に伴ってヘッドとテープが対接する状態と
対接しない状態の２つの状態があり、再生時にはそれら
は7.5mS毎に交互に現れることになる。したがってヘッ
ド信号は7.5mSの間欠信号となる。

また、Ｒ−DATはテープ上のトラックがななめ記録であ
ることを活かして、早送りまたは巻戻し時にもテープ上
のデータ信号の一部を読み取ることができる。この場合
に信号処理の容易さを考慮すると、読み取り信号のビッ
ト速度は一定であることが望ましく、再生時と同じにで
きれば好適となる。そのためにはテープ走行速度に合わ
せてシリンダー回転速度を加減すればよいが、テープ走
行負荷変動のために走行速度が一定ではないので、幾分
かの誤差を常に生ずる。特にテープ走行の加減速時には
このようなビット速度のずれが顕著である。

以上述べたように、位相同期回路に供給される信号は間
欠信号であり、ビット速度変動を有するものである。ま
たテープ上の欠陥やヘッドのよごれあるいは摩耗による
性能劣化で信号のS/N比は必ずしもよくない。したがっ
て位相同期回路としては、ビット速度変動に対するカバ
ーレンジが広く、同期引き込み時間が短かく、かつ入力
信号のジッタを抑圧してジッタの少ないクロック信号を
再生できるものであければならない。

これに対して従来の位相同期回路は、位相誤差情報を出
力するのは全体の時間の中で入力信号エッジの1Tの時間
だけであり、それ以外の時間にはVCO6の出力信号のデュ
ーティ比で決まる一定の電圧源が出力される。したがっ
て位相誤差情報の時間密度が小さくなって位相同期回路
のループゲインが低い欠点と、入力信号によって位相誤
差情報の時間密度が変化して不安定になり、再生クロッ
ク信号のジッタが大きくなる欠点があった。またヘッド
とテープが対接しない区間では全体に渡ってVCO6出力信
号のデューティ比が決まる一定の電圧源が出力されるが
この電圧と、間欠的に供給される入力信号のビット速度
に対応する位相誤差情報に隔たりがあると、フリーラン
周波数と入力のビット周波数がずれたことになるのでこ
の差が大きい場合は同期引き込みができなくなる問題が
あった。

問題点を解決するための手段 本発明のクロック再生位相同期回路は入力信号のエッジ
によって起動されT/2（Ｔは最小反転周期）のパルスを
発生する回路と、制御信号により周波数が制御されるVC
O回路と、位相比較回路と、ループフィルタとして作用
するローパスフィルタと、アナログゲート回路を具備
し、アナログゲート回路は受動フィルタを構成する回路
中に配置し、入力信号のエッジによって起動されるT/2
パルスの時間だけ位相比較回路の出力信号を受動フィル
タとインピーダンスバッファからなるローパスフィルタ
へ供給するようにしたものである。

作用 本発明は上記した構成により、アナログゲート回路によ
って位相誤差情報のある時間にだけ位相誤差情報をLPF
に供給し、それ以外の時間には位相同期回路の出力をハ
イインピーダンスにするので後段のLPF回路とともにサ
ンプルホールド回路を形成し、位相誤差情報の無い区間
を直前の情報で補間するよう動作する。これによりルー
プゲインを高めると同時に位相誤差信号を平滑化する作
用を生む。またヘッドとテープの対接しないデータの欠
落した区間にも同様に補間できるので同期引き込み時間
を速くするとともに、入力のビット周波数の同期引き込
み範囲を拡大する作用を生む。

実施例 以下本発明のクロック再生位相同期回路の一実施例につ
いて、図面を用いて、説明する。

第１図は本発明のクロック再生位相同期回路の基本概念
を示すブロック図である。第１図において第５図と同一
部には簡単のために同一番号を付した。以下第１図とと
もに説明する。同図において第５図と異なるのは、４の
アナログゲート回路を追加挿入している所である。アナ
ログゲート回路は位相比較回路３の出力端子とLPF5の間
に介挿し、T/2パルス発生回路の出力でアナログゲート
回路の制御をするようにしている。第２図は本発明のよ
り具体的の一実施例を示す回路図である。第２図におい
て第１図および第５図と同一部には簡単のために同一番
号を付した。第２図においてLPF5は抵抗501,コンデンサ
502,抵抗503およびコンデンサ504とからなるラグリード
型の受動フィルタを形成している。508は演算増幅器で
ボルテージフォロワ回路として動作する。これにより受
動フィルタ部とVCO6の入力端子の間のインピーダンス変
換を行うインピーダンスバッファとして動作する。受動
フィルタとインピーダンスバッファの構成としたのは、
ミラー積分回路では高域で信号がつつぬけになり減衰度
が高くとれないことがあって使用できなかったためであ
る。アナログゲート回路４は抵抗501とコンデンサ502の
間に介挿している。このようにしたのはアナログゲート
回路４の入力端子に寄生するストレー容量特に対地容量
の影響を防止するためである。また、抵抗505,抵抗506
および抵抗507による分圧回路はアナログゲート回路が
開いている時にVCO6へ供給する信号が不定にならないよ
う、DCオフセットバイアスを供給するためのものであ
る。

いま入力端子１に第６図（ａ）のような信号Saが供給さ
れると、同図Sb,Sc,,SdおよびSeは従来例と同様にな
る。T/2パルス信号Scがハイの時には信号Seは位相誤差
情報であるのでこれをLPF5へ供給する。T/2パルス信号S
cがローの時にはゲートを開いてハイインピーダンスに
するので、フィルタを構成するコンデンサ502等にチャ
ージされた電荷をほとんど保持してホールド回路の働き
をする。第３図に示すような、アナログゲート回路４を
位相比較回路３の直後に接続すると、ゲートが開く直前
の位相比較回路がアナログゲート回路の出力端子に寄生
するストレー容量にホールドされてしまう。この様子を
第４図に示す。第３図における信号Sjは第４図Ｊに示す
信号Sjのようになるが、ストレー容量があると第４図J1
に示す信号Sj1のようになる。そのために、この不要成
分により位相同期回路が不安定となる。そこで本実施例
では抵抗501を通してからアナログゲート回路４を配置
することによって、アナログゲート回路の出力端子に寄
生するストレー容量をフィルタ容量と並列接続したのと
等価となるようにしたのでストレー容量を無視できるよ
うになり、前記した問題を解決し安定な動作を可能にし
た。またこのように接続することによりアナログゲート
回路を通過する信号振幅が小さくなるのでアナログゲー
ト回路のオン抵抗の非均一性の影響を受けにくくする効
果も生む。

発明の効果 本発明のクロック再生位相同期回路は入力信号のエッジ
によって起動されT/2のパルスを発生する回路と、VCO回
路と、位相比較回路と、ローパスフィルタと、入力信号
のエッジによって起動されるT/2パルスの時間だけ位相
比較回路の出力信号をローパスフィルタへ供給するアナ
ログゲート回路を備えているのでアナログゲート回路に
よって位相誤差情報のある時間にだけ位相誤差情報をLP
Fに供給することができ、それ以外の時間には位相同期
回路の出力をハイインピーダンスにして後段のLPF回路
とともにサンプルホールド回路を形成し、位相誤差情報
の無い区間を直前の情報で補間することができる。これ
によりループゲインを高めるとともに位相誤差信号を平
滑にして動作を安定にする効果を生む。またヘッドとテ
ープの対接しないデータの欠落した区間にも補間して直
前の情報を保持するので、同期引き込み時間を速くでき
るとともに、入力信号ビット速度のカバーレンジを拡大
する効果を生じる。

また本発明のクロック再生位相同期回路のローパスフィ
ルタを受動フィルタとインピーダンスバッファとで構成
することにより高域での減衰度を充分高く取ることがで
き、出力のジッタを少なくし動作を安定化できる。

また本発明のクロック再生位相同期回路のアナログゲー
ト回路は受動フィルタを構成する回路中に配置すること
により、アナログゲート回路の入出力端子に寄生するス
トレー容量をフィルタ容量と並列接続したのと等価とな
るようにできるので安定な動作を可能にした。またこの
ように接続することによりアナログゲート回路を通過す
る信号振幅を小さくすることができ、アナログゲート回
路のオン抵抗の非均一性の影響を受けにくくする効果を
生む。

【図面の簡単な説明】

第１図は本発明のクロック再生位相同期回路の基本概念
を示すブロック図、第２図は本発明のより具体的な一実
施例を示す回路図、第３図はアナログゲート回路の入出
力端子に寄生するストレー容量を模式的に示す回路図、
第４図は第３図の回路の信号波形図、第５図は従来例の
構成を示すブロック図、第６図は従来例のクロック再生
位相同期回路のタイミング波形図である。 ２……T/2パルス発生回路、３……位相比較回路、４…
…アナログゲート回路、５……ローパスフィルタ、６…
…VCO回路、508……演算増幅器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力信号のエッジによって起動されT/2
   （Ｔは最小反転周期）のパルスを発生する回路と、制御
   信号により周波数が制御されるVCO回路と、位相比較回
   路と、直列抵抗と積分コンデンサからなる受動フィルタ
   を含むローパスフィルタと、ローパスフィルタの直列抵
   抗と積分コンデンサとの間に介挿配置し入力信号のエッ
   ジによって起動されるT/2パルスの時間だけオンにする
   アナログゲート回路を具備することを特徴とするクロッ
   ク再生位相同期回路。