JP2661026B2 - データストローブ装置 - Google Patents
データストローブ装置Info
- Publication number
- JP2661026B2 JP2661026B2 JP62009302A JP930287A JP2661026B2 JP 2661026 B2 JP2661026 B2 JP 2661026B2 JP 62009302 A JP62009302 A JP 62009302A JP 930287 A JP930287 A JP 930287A JP 2661026 B2 JP2661026 B2 JP 2661026B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- data strobe
- tap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は回転ヘッド型デジタルオーディオテープレコ
ーダ（以下Ｒ−DATという）に用いて好適なデータスト
ローブ装置に関する。 従来の技術 デジタルデータのより高効率な記録再生のために、ベ
ースバンドでの各種の変調方式が開発されてきた。Ｒ−
DATでは８−10変換という変調方式が用いられている。
８−10変換された信号のランレングスは最小反転周期を
Ｔとして1T,2T,3T,4Tの４種類である。このような信号
ではクロック信号とデータ信号が混在しており、データ
信号の抽出をするためにクロック信号の再生が必要であ
る。クロック信号再生の方法としては位相同期回路を用
いるのが一般的であり、例えば第５図に示すようなもの
がある。同図において１は入力信号、例えば８−10変調
信号が供給される入力端子であって、この入力端子１か
らの８−10変調信号は、遅延回路201へ入力される。遅
延回路201は入力信号を一定時間だけ遅延して出力する
ものであり、ここでは入力信号の最小反転周期Ｔの半分
すなわちT/2だけ遅延する。202はイクスクルーシブオア
回路（以下、EXOR回路という）であり、入力端子１から
の８−10変調信号は遅延回路201を介するものと直接の
ものがEXOR回路202の入力端子へそれぞれ供給される。
従ってEXOR回路202の出力には８−10変調信号のエッジ
で立上がり一定時間（T/2）後に立下がる一定時間幅の
パルスが得られる。３はEXOR回路であり位相比較回路と
して動作する。EXOR回路202の出力はEXOR回路３の一方
の入力端子へ供給され、その出力は５のローパスフィル
タ（以下、LPEという）へ供給される。LPF5の出力は６
の電圧制御発振回路（以下、VCOという）の制御入力端
子へ供給され、VCO6の発振周波数を制御する。VCO6の出
力は出力端子７から出力される。これと同時にVCO6の出
力はEXOR回路３のもう一方の入力端子へ供給される。こ
のようにして位相同期回路が構成される。 いま入力端子１に第６図（ａ）に示すような信号Saが
供給されると遅延回路201の出力にはT/2だけ遅延した第
６図（ｂ）のような信号Sbが得られる。これらの信号Sa
および信号SbはEXOR回路202へ供給され、その出力端子
から第６図（ｃ）に示すような信号Scが取り出される。
この信号Scは入力端子１の信号の変移点（エッジ）によ
って起動されT/2のパルス幅を持つ信号である。信号Sc
はEXOR回路３の一方の入力端子へ供給される。ここで同
期が安定であるとし、VCO6の出力に第６図（ｄ）のよう
なデューティ比50パーセントの信号Sdが得られていると
する。入力端子１の入力信号がVCO6の出力信号Sdに対し
て丁度90度進んだ場合である。この信号SdはEXOR回路３
の他方の入力端子へ供給され、EXOR回路３の出力端子か
らは第６図（ｅ）のような信号Seが取り出される。この
信号SeはLPF5の入力端子へ供給され高周波成分を除去し
てLPF5の出力端子より出力される。この信号はVCO6の周
波数制御入力端子へ供給されVCO6の発振周波数を制御す
る。VCO6の出力の一部は出力端子７より取り出される
が、同時に位相比較回路であるEXOR回路３の一方の入力
端子へ供給されて位相同期ループを形成する。 次に入力端子１の入力信号SaとVCO6の出力信号Sdの位
相がずれて以前と変化した状態を考える。例えば入力信
号がずれて結果としてEXOR回路202の出力信号が第６図
（ｆ）のような信号Sc1に変化したとする。入力端子１
の入力信号SaがVCO6の出力信号Sdに対して90度以上進ん
だ場合である。そうするとEXOR回路３から第６図（ｇ）
のような信号Se1が出力される。この信号Se1は入力信号
の変移点の近傍区間でデューティ比が変化しており、直
流成分に着目すると以前と比較して直流レベルが高くな
っている。LPF5を通して得られる出力信号も同様に直流
レベルが高くなりVCO6の周波数制御入力端子へ供給され
る。VCO6の制御電圧対発振周波数特性が正であれば、発
振周波数はより高くなろうとして発振出力信号Sdの位相
を進めるように作用する。そうして発振出力信号Sdの位
相が進むことにより相対的に入力端子１の入力信号Saと
VCO6の出力信号Sdの位相差が小さくなり以前の状態にも
どって平衡する。 次に例えば入力信号が逆にずれて結果としてEXOR回路
202の出力信号が第６図（ｈ）のような信号Sc2に変化し
たとする。入力端子１の入力信号SaがVCO6の出力信号Sd
に対して90度以下進んだ場合である。そうするとEXOR回
路３から第６図（ｉ）のような信号Se2が出力される。
この信号Se2の直流成分に着目すると以前と比較して直
流レベルが低くなっている。LPF5を通して得られる出力
信号も同様に直流レベルが低くなり、発振周波数はより
低くなろうとして発振出力信号Sdの位相を遅らせるよう
に作用する。このようにして入力端子１の入力信号Saと
VCO6の出力信号Sdの位相差が相対的に小さくなり以前の
状態にもどって平衡する。 このように、入力端子１の入力信号SaとVCO6の出力信
号Sdの位相がどちらにずれた場合でも位相誤差情報によ
る位相同期ループ制御が働いて、VCO6の出力信号Sdは入
力端子１の入力信号Saに対して常に一定の位相差を保つ
よう作用する。このようにしてクロック信号を再生して
いた。 発明が解決しようとする問題点 以上述べたクロック再生位相同期ループの動作より明
らかな通り入力信号Saに対して再生したクロック信号は
一定の位相差（約90度）をもって平衡する。 ストローブタイミングとしては、入力信号のアイパー
タンの中心点すなわちT/2のタイミングで打ち抜くこと
が理想である。ところが第５図のクロック再生位相同期
回路では入力信号とクロック信号の位相差が90度すなわ
ちT/4でありストローブタイミングとしては不適であっ
た。 問題点を解決するための手段 本発明のデータストローブ装置は、入力信号のエッジ
によって起動されT/2のパルスを発生する回路と、位相
比較回路とローパスフィルタと電圧制御発振回路からな
るクロック再生位相同期回路を備え、入力信号又は入力
信号を遅延した信号を上記クロック再生位相同期の出力
信号でストローブする回路とを備え、前記T/2のパルス
を発生する回路は、少なくとも２タップ以上の遅延手段
と論理回路とで構成したものである。 作用 本発明は上記した構成により遅延手段によって得られ
る安定した遅延信号を用いて入力信号のアイパターンの
中心点で打ち抜くようにストローブタイミングを設定す
ることが容易でかつ安定な動作が得られるものである。 実施例 以下本発明の一実施例について、図面を用いて説明す
る。 第１図は本発明のデータストローブ装置のブロック図
である。第１図において第５図と同一部には簡単のため
に同一番号を付した。以下第１図とともに説明する。同
図において第５図と異なるのは２の遅延手段が２タップ
となっておりT/2パルスはこのタップ間遅延を用いて生
成していることと、４のアナログゲートを追加している
所である。後者のアナログゲートの追加は位相比較をサ
ンプルホールド型とする為のものであり、これによりデ
ータの欠落時にも安定動作が得られるが、本発明とは特
に関係ない。 次に第１図のデータストローブ装置の動作について第
２図とともに説明する。第２図は各部の信号波形を示し
たものである。実施例では入力信号として10Mbit/秒の
８−10変調信号が入力される。従って最小反転周期Ｔは
10nsecであり例えば第２図（ａ）のような信号Saとす
る。信号Sa（第２図（ａ））は２のT/2パルス発生回路
へ入力しタップ１およびタップ２よりそれぞれS1（第２
図（ｂ））およびS2（第２図（ｃ））の信号がそれぞれ
25nsecおよび50nsec遅延して出力されてくる。イクスク
ルーシブオア（以下EXORという）202は信号S1（第２図
（ｂ））とS2（第２図（ｃ））の時間差だけハイになる
信号Sc（第２図（ｄ））を発生し３の位相比較回路へ供
給する。この時間差はT/2に相当し、３の位相比較回路
に供給され位相同期ループが確定する。この時再生され
るクロック信号Sdの波形は第２図（ｅ）に示す通り信号
S1（第２図（ｂ））に対しT/4だけずれたものとなる。
この時入力信号Sa（第２図（ａ））はさらにT/4だけ前
方にずれるのでクロック信号Sd（第２図（ｅ））に対し
てはT/2のずれとなり、ストローブタイミングとしては
最適となる。従って第１図のＤ型フリップフロップ10で
は入力信号Sa（第２図（ａ））を再生クロックSd（第２
図（ｅ））で打ち抜いてデータストローブを行ってい
る。このようにして最適ストローブタイミングが実現で
きる。 次に本発明の第２の一実施例について第３図とともに
説明する。 第３図において第１図と異なるのは２のT/2パルス発
生回路の内部構成である。遅延手段201の第１、第２の
タップの遅延時間は入力端子からそれぞれ25nsec、50ns
ecでありT/4、T/2に相当する。EXOR202は入力信号とタ
ップ２の信号をそれぞれ入力し遅延時間T/2を取り出し
て位相比較回路３へ供給する。一方データストローブの
為のデータは遅延手段201のタップ１から供給し、スト
ローブクロックは再生クロックの反転、すなわち立下が
りエッジてストローブするようにしている。第４図は第
２の一実施例のブロック図によるデータストローブ装置
の各部の信号波形を示したものである。第４図よりT/2
パルスは入力信号Sa（第４図（ａ））とタップ２の出力
S2（第４図（ｃ））の時間差で生成し第４図（ｄ）に示
す信号Scとなる。再生クロックSd（第４図（ｅ））は信
号Sc（第４図（ｄ））のハイのタイミングパルスの中央
で反転するような動作タイミングで平衡するので第４図
（ｅ）のようになる。従ってストローブデータとしてタ
ップ１の信号S1（第４図（ｂ））を用い、ストローブク
ロックとして再生クロックの反転信号すなわち立下がり
エッジを用いて打ち抜きを行えば信号S2（第４図
（ｃ））のアイパターンの中心点においてストローブ出
来、最適な動作とすることが出来る。 発明の効果 本発明のデータストローブ装置はT/2パルスを用いた
位相同期回路と、T/2パルスを生成するための遅延手段
の適当なタプからストローブ用のデータを得て再生クロ
ックのエッジで打ち抜くようにしたので、入力信号のア
イパターンの中心でのデータストローブが安定に行える
ようになり、波形歪の大きな入力信号であっても再生で
きるデータのエラーレートを小さくすることができる。
又ゲートを用いた遅延手段に比べ、バラツキや温度安定
度にすぐれ設計が容易であるという利点も生じる。また
遅延手段のタップをさらに多くすることにより、最適点
の調整が安定に出来るように成し得る。
ーダ（以下Ｒ−DATという）に用いて好適なデータスト
ローブ装置に関する。 従来の技術 デジタルデータのより高効率な記録再生のために、ベ
ースバンドでの各種の変調方式が開発されてきた。Ｒ−
DATでは８−10変換という変調方式が用いられている。
８−10変換された信号のランレングスは最小反転周期を
Ｔとして1T,2T,3T,4Tの４種類である。このような信号
ではクロック信号とデータ信号が混在しており、データ
信号の抽出をするためにクロック信号の再生が必要であ
る。クロック信号再生の方法としては位相同期回路を用
いるのが一般的であり、例えば第５図に示すようなもの
がある。同図において１は入力信号、例えば８−10変調
信号が供給される入力端子であって、この入力端子１か
らの８−10変調信号は、遅延回路201へ入力される。遅
延回路201は入力信号を一定時間だけ遅延して出力する
ものであり、ここでは入力信号の最小反転周期Ｔの半分
すなわちT/2だけ遅延する。202はイクスクルーシブオア
回路（以下、EXOR回路という）であり、入力端子１から
の８−10変調信号は遅延回路201を介するものと直接の
ものがEXOR回路202の入力端子へそれぞれ供給される。
従ってEXOR回路202の出力には８−10変調信号のエッジ
で立上がり一定時間（T/2）後に立下がる一定時間幅の
パルスが得られる。３はEXOR回路であり位相比較回路と
して動作する。EXOR回路202の出力はEXOR回路３の一方
の入力端子へ供給され、その出力は５のローパスフィル
タ（以下、LPEという）へ供給される。LPF5の出力は６
の電圧制御発振回路（以下、VCOという）の制御入力端
子へ供給され、VCO6の発振周波数を制御する。VCO6の出
力は出力端子７から出力される。これと同時にVCO6の出
力はEXOR回路３のもう一方の入力端子へ供給される。こ
のようにして位相同期回路が構成される。 いま入力端子１に第６図（ａ）に示すような信号Saが
供給されると遅延回路201の出力にはT/2だけ遅延した第
６図（ｂ）のような信号Sbが得られる。これらの信号Sa
および信号SbはEXOR回路202へ供給され、その出力端子
から第６図（ｃ）に示すような信号Scが取り出される。
この信号Scは入力端子１の信号の変移点（エッジ）によ
って起動されT/2のパルス幅を持つ信号である。信号Sc
はEXOR回路３の一方の入力端子へ供給される。ここで同
期が安定であるとし、VCO6の出力に第６図（ｄ）のよう
なデューティ比50パーセントの信号Sdが得られていると
する。入力端子１の入力信号がVCO6の出力信号Sdに対し
て丁度90度進んだ場合である。この信号SdはEXOR回路３
の他方の入力端子へ供給され、EXOR回路３の出力端子か
らは第６図（ｅ）のような信号Seが取り出される。この
信号SeはLPF5の入力端子へ供給され高周波成分を除去し
てLPF5の出力端子より出力される。この信号はVCO6の周
波数制御入力端子へ供給されVCO6の発振周波数を制御す
る。VCO6の出力の一部は出力端子７より取り出される
が、同時に位相比較回路であるEXOR回路３の一方の入力
端子へ供給されて位相同期ループを形成する。 次に入力端子１の入力信号SaとVCO6の出力信号Sdの位
相がずれて以前と変化した状態を考える。例えば入力信
号がずれて結果としてEXOR回路202の出力信号が第６図
（ｆ）のような信号Sc1に変化したとする。入力端子１
の入力信号SaがVCO6の出力信号Sdに対して90度以上進ん
だ場合である。そうするとEXOR回路３から第６図（ｇ）
のような信号Se1が出力される。この信号Se1は入力信号
の変移点の近傍区間でデューティ比が変化しており、直
流成分に着目すると以前と比較して直流レベルが高くな
っている。LPF5を通して得られる出力信号も同様に直流
レベルが高くなりVCO6の周波数制御入力端子へ供給され
る。VCO6の制御電圧対発振周波数特性が正であれば、発
振周波数はより高くなろうとして発振出力信号Sdの位相
を進めるように作用する。そうして発振出力信号Sdの位
相が進むことにより相対的に入力端子１の入力信号Saと
VCO6の出力信号Sdの位相差が小さくなり以前の状態にも
どって平衡する。 次に例えば入力信号が逆にずれて結果としてEXOR回路
202の出力信号が第６図（ｈ）のような信号Sc2に変化し
たとする。入力端子１の入力信号SaがVCO6の出力信号Sd
に対して90度以下進んだ場合である。そうするとEXOR回
路３から第６図（ｉ）のような信号Se2が出力される。
この信号Se2の直流成分に着目すると以前と比較して直
流レベルが低くなっている。LPF5を通して得られる出力
信号も同様に直流レベルが低くなり、発振周波数はより
低くなろうとして発振出力信号Sdの位相を遅らせるよう
に作用する。このようにして入力端子１の入力信号Saと
VCO6の出力信号Sdの位相差が相対的に小さくなり以前の
状態にもどって平衡する。 このように、入力端子１の入力信号SaとVCO6の出力信
号Sdの位相がどちらにずれた場合でも位相誤差情報によ
る位相同期ループ制御が働いて、VCO6の出力信号Sdは入
力端子１の入力信号Saに対して常に一定の位相差を保つ
よう作用する。このようにしてクロック信号を再生して
いた。 発明が解決しようとする問題点 以上述べたクロック再生位相同期ループの動作より明
らかな通り入力信号Saに対して再生したクロック信号は
一定の位相差（約90度）をもって平衡する。 ストローブタイミングとしては、入力信号のアイパー
タンの中心点すなわちT/2のタイミングで打ち抜くこと
が理想である。ところが第５図のクロック再生位相同期
回路では入力信号とクロック信号の位相差が90度すなわ
ちT/4でありストローブタイミングとしては不適であっ
た。 問題点を解決するための手段 本発明のデータストローブ装置は、入力信号のエッジ
によって起動されT/2のパルスを発生する回路と、位相
比較回路とローパスフィルタと電圧制御発振回路からな
るクロック再生位相同期回路を備え、入力信号又は入力
信号を遅延した信号を上記クロック再生位相同期の出力
信号でストローブする回路とを備え、前記T/2のパルス
を発生する回路は、少なくとも２タップ以上の遅延手段
と論理回路とで構成したものである。 作用 本発明は上記した構成により遅延手段によって得られ
る安定した遅延信号を用いて入力信号のアイパターンの
中心点で打ち抜くようにストローブタイミングを設定す
ることが容易でかつ安定な動作が得られるものである。 実施例 以下本発明の一実施例について、図面を用いて説明す
る。 第１図は本発明のデータストローブ装置のブロック図
である。第１図において第５図と同一部には簡単のため
に同一番号を付した。以下第１図とともに説明する。同
図において第５図と異なるのは２の遅延手段が２タップ
となっておりT/2パルスはこのタップ間遅延を用いて生
成していることと、４のアナログゲートを追加している
所である。後者のアナログゲートの追加は位相比較をサ
ンプルホールド型とする為のものであり、これによりデ
ータの欠落時にも安定動作が得られるが、本発明とは特
に関係ない。 次に第１図のデータストローブ装置の動作について第
２図とともに説明する。第２図は各部の信号波形を示し
たものである。実施例では入力信号として10Mbit/秒の
８−10変調信号が入力される。従って最小反転周期Ｔは
10nsecであり例えば第２図（ａ）のような信号Saとす
る。信号Sa（第２図（ａ））は２のT/2パルス発生回路
へ入力しタップ１およびタップ２よりそれぞれS1（第２
図（ｂ））およびS2（第２図（ｃ））の信号がそれぞれ
25nsecおよび50nsec遅延して出力されてくる。イクスク
ルーシブオア（以下EXORという）202は信号S1（第２図
（ｂ））とS2（第２図（ｃ））の時間差だけハイになる
信号Sc（第２図（ｄ））を発生し３の位相比較回路へ供
給する。この時間差はT/2に相当し、３の位相比較回路
に供給され位相同期ループが確定する。この時再生され
るクロック信号Sdの波形は第２図（ｅ）に示す通り信号
S1（第２図（ｂ））に対しT/4だけずれたものとなる。
この時入力信号Sa（第２図（ａ））はさらにT/4だけ前
方にずれるのでクロック信号Sd（第２図（ｅ））に対し
てはT/2のずれとなり、ストローブタイミングとしては
最適となる。従って第１図のＤ型フリップフロップ10で
は入力信号Sa（第２図（ａ））を再生クロックSd（第２
図（ｅ））で打ち抜いてデータストローブを行ってい
る。このようにして最適ストローブタイミングが実現で
きる。 次に本発明の第２の一実施例について第３図とともに
説明する。 第３図において第１図と異なるのは２のT/2パルス発
生回路の内部構成である。遅延手段201の第１、第２の
タップの遅延時間は入力端子からそれぞれ25nsec、50ns
ecでありT/4、T/2に相当する。EXOR202は入力信号とタ
ップ２の信号をそれぞれ入力し遅延時間T/2を取り出し
て位相比較回路３へ供給する。一方データストローブの
為のデータは遅延手段201のタップ１から供給し、スト
ローブクロックは再生クロックの反転、すなわち立下が
りエッジてストローブするようにしている。第４図は第
２の一実施例のブロック図によるデータストローブ装置
の各部の信号波形を示したものである。第４図よりT/2
パルスは入力信号Sa（第４図（ａ））とタップ２の出力
S2（第４図（ｃ））の時間差で生成し第４図（ｄ）に示
す信号Scとなる。再生クロックSd（第４図（ｅ））は信
号Sc（第４図（ｄ））のハイのタイミングパルスの中央
で反転するような動作タイミングで平衡するので第４図
（ｅ）のようになる。従ってストローブデータとしてタ
ップ１の信号S1（第４図（ｂ））を用い、ストローブク
ロックとして再生クロックの反転信号すなわち立下がり
エッジを用いて打ち抜きを行えば信号S2（第４図
（ｃ））のアイパターンの中心点においてストローブ出
来、最適な動作とすることが出来る。 発明の効果 本発明のデータストローブ装置はT/2パルスを用いた
位相同期回路と、T/2パルスを生成するための遅延手段
の適当なタプからストローブ用のデータを得て再生クロ
ックのエッジで打ち抜くようにしたので、入力信号のア
イパターンの中心でのデータストローブが安定に行える
ようになり、波形歪の大きな入力信号であっても再生で
きるデータのエラーレートを小さくすることができる。
又ゲートを用いた遅延手段に比べ、バラツキや温度安定
度にすぐれ設計が容易であるという利点も生じる。また
遅延手段のタップをさらに多くすることにより、最適点
の調整が安定に出来るように成し得る。
【図面の簡単な説明】
第１図は本発明のデータストローブ装置の第１の一実施
例を示すブロック図、第２図は第１の一実施例における
動作波形図、第３図は本発明の第２の一実施例を示すブ
ロック図、第４図は第２の一実施例における動作波形
図、第５図は従来例の構成を示すブロック図、第６図は
従来例のデータストローブ装置の動作波形図である。 ２……T/2パルス発生回路、３……位相比較回路、４…
…アナログゲート回路、５……ローパスフィルタ、６…
…VCO回路、10……Ｄ型フリップフロップ。
例を示すブロック図、第２図は第１の一実施例における
動作波形図、第３図は本発明の第２の一実施例を示すブ
ロック図、第４図は第２の一実施例における動作波形
図、第５図は従来例の構成を示すブロック図、第６図は
従来例のデータストローブ装置の動作波形図である。 ２……T/2パルス発生回路、３……位相比較回路、４…
…アナログゲート回路、５……ローパスフィルタ、６…
…VCO回路、10……Ｄ型フリップフロップ。
Claims (1)
- (57)【特許請求の範囲】 １．入力信号のエッジによって起動されT/2（Ｔは最小
反転周期）のパルスを発生する回路と、位相比較回路と
ローパスフィルタと電圧制御発振回路からなるクロック
再生位相同期回路を備え、入力信号又は入力信号を遅延
した信号を上記クロック再生位相同期回路の出力信号で
ストローブする回路とを備え、前記T/2のパルスを発生
する回路は少なくとも２タップ以上の遅延手段と論理回
路とで構成したことを特徴とするデータストローブ装
置。 ２．遅延手段は入力から略T/4遅れる第１のタップと入
力から略3T/4遅れる第２のタップからなり、T/2のパル
スは第１、第２のタップ間の時間差を用いて生成すると
ともに、データストローブの入力には遅延手段の入力信
号と同一タイミングの信号を印加するようにしたことを
特徴とする特許請求の範囲第（１）項記載のデータスト
ローブ装置。 ３．遅延手段は入力から略T/4遅れる第１のタップとさ
らに略T/4だけ遅れる第２のタップからなり、T/2のパル
スは入力と第２のタップ間の時間差を用いて生成すると
ともに、データストローブの入力には第１のタップの出
力信号を印加するようにしたことを特徴とする特許請求
の範囲第（１）項記載のデータストローブ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62009302A JP2661026B2 (ja) | 1987-01-19 | 1987-01-19 | データストローブ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62009302A JP2661026B2 (ja) | 1987-01-19 | 1987-01-19 | データストローブ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177370A JPS63177370A (ja) | 1988-07-21 |
| JP2661026B2 true JP2661026B2 (ja) | 1997-10-08 |
Family
ID=11716674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62009302A Expired - Fee Related JP2661026B2 (ja) | 1987-01-19 | 1987-01-19 | データストローブ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661026B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532624B2 (ja) * | 1988-11-28 | 1996-09-11 | 松下電器産業株式会社 | フェ―ズ・ロックド・ル―プ回路 |
| JPH02306720A (ja) * | 1989-05-20 | 1990-12-20 | Matsushita Electric Ind Co Ltd | フエーズ・ロックド・ループ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167813A (ja) * | 1983-03-14 | 1984-09-21 | Toshiba Corp | 位相同期回路 |
-
1987
- 1987-01-19 JP JP62009302A patent/JP2661026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63177370A (ja) | 1988-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000645B1 (ko) | 디지탈정보 재생장치 | |
| US4831338A (en) | Synchronizing clock signal generator | |
| JP2661026B2 (ja) | データストローブ装置 | |
| US4420776A (en) | PSK Modulation in AC bias data recording | |
| KR860001258B1 (ko) | 클럭 재생회로 | |
| JP3237829B2 (ja) | クロック識別再生回路 | |
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JPH0247653Y2 (ja) | ||
| JPH0787364B2 (ja) | クロツク再生位相同期回路 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JPH037301B2 (ja) | ||
| JP2529325B2 (ja) | スライス回路 | |
| JPH0727694B2 (ja) | クロツク再生位相同期回路 | |
| JPH0664852B2 (ja) | Ｐｌｌ回路 | |
| JPS6131648B2 (ja) | ||
| JPS628863B2 (ja) | ||
| JPH0777385B2 (ja) | デイジタル情報再生装置 | |
| JPH0787365B2 (ja) | クロツク再生位相同期回路 | |
| JP2001196907A (ja) | 位相比較回路 | |
| JPH0682494B2 (ja) | デイジタル情報再生装置 | |
| JPS61276440A (ja) | タイミング再生回路 | |
| JPS60132419A (ja) | 位相同期回路 | |
| JPH0211048B2 (ja) | ||
| JPH0331016B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |