JPS6131648B2 - - Google Patents
Info
- Publication number
- JPS6131648B2 JPS6131648B2 JP52068228A JP6822877A JPS6131648B2 JP S6131648 B2 JPS6131648 B2 JP S6131648B2 JP 52068228 A JP52068228 A JP 52068228A JP 6822877 A JP6822877 A JP 6822877A JP S6131648 B2 JPS6131648 B2 JP S6131648B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- demodulation
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003111 delayed effect Effects 0.000 claims 9
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は符号化されたパルス時系列信号を一定
の規則にしたがつて変換（以下NRZI変調と略称
する）したパルス信号から、もとのパルス時系列
信号を復調する回路に関するものである。
の規則にしたがつて変換（以下NRZI変調と略称
する）したパルス信号から、もとのパルス時系列
信号を復調する回路に関するものである。
以下、従来のNRZI変調方式を第１図について
説明すると、ａは原デジタル信号（パルス時系列
信号）、ｂはNRZI変調を受けた信号波形を示す。
NRZI変調信号波形は上記ａ，ｂにおいて、信号
が“１”のとき、ビツト周期T0の中間点で極性
反転する。ｃは変調信号のエツジパルスを示し、
この信号ｃに同期したクロツクパルスｄを作成し
て、復調することができる。しかし、クロツクパ
ルスｄの作成方式に関して、例えば位相比較器お
よび電圧可変形発振器を備えた回路構成（以下P.
L.L回路と略称する）により、データパルスと発
振器出力間で位相比較を行ない、比較電圧によ
り、上記発振器の発振周波数をデータ位相に同期
させる方式が提案されている。しかしこの方式で
は、データに“０”が多数続く場合、データ位相
を示す情報がなくなり、発振器は、自走発振周波
数になつてしまう。この欠点を除くため、変調デ
ータに“０”が一定数以上連続しないような信号
変換方式として例へばMNRZI方式（デジタル記
録の１変調方式……電子通信学会、磁気記録研究
会資料番号MR71―６田村他）、または変調信号
の前後にすべて“１”なるPLL同期用信号を設
け、PLLはこの同期用信号によつて位相比較を行
う方式等が提案されている。しかしこれらの方法
は定伝送時間における信号伝送量の低下、および
変復調回路方式の複雑化をまねく欠点がある。特
に、変調信号が伝送系において時間軸変動（例え
ば変調信号が、磁気テープ上に記録されている場
合には、再生時の機械的ジツター、磁気記録波形
干渉によるピークシフト現象等）を受ける場に
は、再生時の復調クロツクは変調データに対し、
より正確な位相関係にあることが要求される。
説明すると、ａは原デジタル信号（パルス時系列
信号）、ｂはNRZI変調を受けた信号波形を示す。
NRZI変調信号波形は上記ａ，ｂにおいて、信号
が“１”のとき、ビツト周期T0の中間点で極性
反転する。ｃは変調信号のエツジパルスを示し、
この信号ｃに同期したクロツクパルスｄを作成し
て、復調することができる。しかし、クロツクパ
ルスｄの作成方式に関して、例えば位相比較器お
よび電圧可変形発振器を備えた回路構成（以下P.
L.L回路と略称する）により、データパルスと発
振器出力間で位相比較を行ない、比較電圧によ
り、上記発振器の発振周波数をデータ位相に同期
させる方式が提案されている。しかしこの方式で
は、データに“０”が多数続く場合、データ位相
を示す情報がなくなり、発振器は、自走発振周波
数になつてしまう。この欠点を除くため、変調デ
ータに“０”が一定数以上連続しないような信号
変換方式として例へばMNRZI方式（デジタル記
録の１変調方式……電子通信学会、磁気記録研究
会資料番号MR71―６田村他）、または変調信号
の前後にすべて“１”なるPLL同期用信号を設
け、PLLはこの同期用信号によつて位相比較を行
う方式等が提案されている。しかしこれらの方法
は定伝送時間における信号伝送量の低下、および
変復調回路方式の複雑化をまねく欠点がある。特
に、変調信号が伝送系において時間軸変動（例え
ば変調信号が、磁気テープ上に記録されている場
合には、再生時の機械的ジツター、磁気記録波形
干渉によるピークシフト現象等）を受ける場に
は、再生時の復調クロツクは変調データに対し、
より正確な位相関係にあることが要求される。
本発明は上記のような従来の方式の欠点を除去
するために、比較的簡単な回路構成により、再生
用クロツクパルスを作成し、NRZI変調信号の復
調を行うことを目的とするデータ復調回路を提供
するものである。
するために、比較的簡単な回路構成により、再生
用クロツクパルスを作成し、NRZI変調信号の復
調を行うことを目的とするデータ復調回路を提供
するものである。
以下本発明の一実施例を第２図のブロツク図お
よび第３図の信号波形図について説明すると、第
２図において、１は入力端子、２は遅延時間
T0／２なる遅延線、３は高周波発振器、４はOR
ゲート、５はNORゲート、６はANDゲート、７
はカウンター、８はORゲート、９はＤ形フリツ
プフロツプである。この動作を第３図の波形に関
連して説明すると、入力端子１から入つた変調信
号のエツジパルスｅは遅延線２によりT0／２遅
延ｆしたのち、ORゲート４により加算されるｇ
の波形をとる。一方カウンター７は高周波発振器
３のパルス数をＮカウンタトｈし（但しＮ＝
c／２０，０＝1/2T0 c：高周波発振器発
振周波数）、ANDゲート６およびNORゲート５を
介して、リセツト端子に入力され、ｉに示すよう
に、発振周期がＮビツトの自走発振器を形成して
いる。また、このNORゲート５には前述のORゲ
ート４の出力ｇが入力され、カウンター７をリセ
ツトする。このためカウンター出力にはｊのパル
スが得られる。この信号と遅延線２の出力信号
はORゲート８により加算され、復調用クロツク
となる。さらに、Ｄ形フリツプフロツプ９のＤ入
力に遅延線２の出力を、またＴ入力にORゲー
ト８の出力復調用クロツクを入力することによ
り、出力端子には復調用信号ｍが得られる。こ
の復調信号およびクロツクは再生変調信号が時間
軸変動を生じているときには、そのままパルス間
隔の変動として残ることになる。一方、復調用デ
ータおよびクロツクの時間軸変動を軽減する必要
がある場合には、第４図の如き回路を第２図復調
出力に付加することにより容易に再生復調信号の
時間軸変動を軽減することができる。第４図にお
いて、１２はデータ入力端子、１３はクロツク入
力端子で各々第２図における端子１１および１０
に接続されている１４は位相比較器、１５はロー
パスフイルタ、１６は電圧可変形発振器、１７は
Ｄ形フリツプフロツプ、１８は復調データ出力端
子、１９は復調用クロツク端子である。
よび第３図の信号波形図について説明すると、第
２図において、１は入力端子、２は遅延時間
T0／２なる遅延線、３は高周波発振器、４はOR
ゲート、５はNORゲート、６はANDゲート、７
はカウンター、８はORゲート、９はＤ形フリツ
プフロツプである。この動作を第３図の波形に関
連して説明すると、入力端子１から入つた変調信
号のエツジパルスｅは遅延線２によりT0／２遅
延ｆしたのち、ORゲート４により加算されるｇ
の波形をとる。一方カウンター７は高周波発振器
３のパルス数をＮカウンタトｈし（但しＮ＝
c／２０，０＝1/2T0 c：高周波発振器発
振周波数）、ANDゲート６およびNORゲート５を
介して、リセツト端子に入力され、ｉに示すよう
に、発振周期がＮビツトの自走発振器を形成して
いる。また、このNORゲート５には前述のORゲ
ート４の出力ｇが入力され、カウンター７をリセ
ツトする。このためカウンター出力にはｊのパル
スが得られる。この信号と遅延線２の出力信号
はORゲート８により加算され、復調用クロツク
となる。さらに、Ｄ形フリツプフロツプ９のＤ入
力に遅延線２の出力を、またＴ入力にORゲー
ト８の出力復調用クロツクを入力することによ
り、出力端子には復調用信号ｍが得られる。こ
の復調信号およびクロツクは再生変調信号が時間
軸変動を生じているときには、そのままパルス間
隔の変動として残ることになる。一方、復調用デ
ータおよびクロツクの時間軸変動を軽減する必要
がある場合には、第４図の如き回路を第２図復調
出力に付加することにより容易に再生復調信号の
時間軸変動を軽減することができる。第４図にお
いて、１２はデータ入力端子、１３はクロツク入
力端子で各々第２図における端子１１および１０
に接続されている１４は位相比較器、１５はロー
パスフイルタ、１６は電圧可変形発振器、１７は
Ｄ形フリツプフロツプ、１８は復調データ出力端
子、１９は復調用クロツク端子である。
次に上記回路の動作を説明すると、位相比較器
１４は電圧可変形発振器１６の出力パルス（第３
図ｎ）と入力クロツクパルス（第３図ｋ）との位
相比較を行い、比較電圧はローパスフイルタ１５
を介して、高域周波数が除かれた電圧となり、発
振器１６の周波数を制御し、入力クロツクパルス
に位相同期をかけることになる。この発振器１６
の出力は復調用クロツク端子１９に接続されると
ともに、Ｄ形フリツプフロツプ１７のＴ端子入力
となる。一方入力データ（第３図ｍ）はフリツプ
フロツプ１７のＤ端子入力となり、出力端子Ｑに
は、第３図ｐの波形が復調データとなり、復調デ
ータ出力端子１８に接続されるフリツプフロツプ
１７による復調時の入力データ信号（第３図ｍ）
のビツトシフト余裕は±T0／２となる。また本
発明の復調器の復調精度は高周波発振器３の発振
周波数をcとしたとき、データ間隔T0（＝
１／２０）に対しＴ０／Ｎとなる。（但しＮ＝ｃ／
２０＝c・ T0）、ゆえにcが２０に対し、充分大きくし
得る場合、上述による復調方式は高精度まで簡単
な回路方式が得られることがわかる。
１４は電圧可変形発振器１６の出力パルス（第３
図ｎ）と入力クロツクパルス（第３図ｋ）との位
相比較を行い、比較電圧はローパスフイルタ１５
を介して、高域周波数が除かれた電圧となり、発
振器１６の周波数を制御し、入力クロツクパルス
に位相同期をかけることになる。この発振器１６
の出力は復調用クロツク端子１９に接続されると
ともに、Ｄ形フリツプフロツプ１７のＴ端子入力
となる。一方入力データ（第３図ｍ）はフリツプ
フロツプ１７のＤ端子入力となり、出力端子Ｑに
は、第３図ｐの波形が復調データとなり、復調デ
ータ出力端子１８に接続されるフリツプフロツプ
１７による復調時の入力データ信号（第３図ｍ）
のビツトシフト余裕は±T0／２となる。また本
発明の復調器の復調精度は高周波発振器３の発振
周波数をcとしたとき、データ間隔T0（＝
１／２０）に対しＴ０／Ｎとなる。（但しＮ＝ｃ／
２０＝c・ T0）、ゆえにcが２０に対し、充分大きくし
得る場合、上述による復調方式は高精度まで簡単
な回路方式が得られることがわかる。
したがつて、第４図構成の実施例は従来の方式
に比して、データ記録密度の低減がなく、かつ簡
単な回路方式を用いても、時間軸変動を伴う再生
変調データの復調をも容易に実現でき、その利用
価値は非常に大なるものがある。
に比して、データ記録密度の低減がなく、かつ簡
単な回路方式を用いても、時間軸変動を伴う再生
変調データの復調をも容易に実現でき、その利用
価値は非常に大なるものがある。
以上のように、本発明によれば、従来例のよう
な定伝送時間における信号伝送量の低下を招く虞
れがない復調クロツクを得ることができ、かつ簡
単な回路構成によるNRZI変調信号のデータ復調
回路を構成することができる。
な定伝送時間における信号伝送量の低下を招く虞
れがない復調クロツクを得ることができ、かつ簡
単な回路構成によるNRZI変調信号のデータ復調
回路を構成することができる。
第１図はNRZI変調方式の信号波形図、第２図
および第４図は本発明を実施する装置の一構成例
を示すブロツク図、第３図は第２，４図の各部信
号波形図である。 １，１２，１３…入力端子、２…遅延線、３…
高周波発振器、４，８…ORゲート、５…NORゲ
ート、６…ANDゲート、７…カウンター、９，
１７…Ｄ形フリツプフロツプ、１０，１１，１
８，１９…出力端子、１４…位相比較器、１５…
ローパスフイルタ、１６…電圧可変発形振器。
および第４図は本発明を実施する装置の一構成例
を示すブロツク図、第３図は第２，４図の各部信
号波形図である。 １，１２，１３…入力端子、２…遅延線、３…
高周波発振器、４，８…ORゲート、５…NORゲ
ート、６…ANDゲート、７…カウンター、９，
１７…Ｄ形フリツプフロツプ、１０，１１，１
８，１９…出力端子、１４…位相比較器、１５…
ローパスフイルタ、１６…電圧可変発形振器。
Claims (1)
- 【特許請求の範囲】 １ 符号化されたパルス時系列信号を、該信号が
１の時ビツト周期T0の中間点で極性反転して得
た変調信号から元の上記パルス時系列信号を復調
するデータ復調回路において、上記変調信号のエ
ツジパルス信号のT0／２だけ時間遅延させた遅
延エツジパルス信号を得る遅延手段、T0／２よ
り大なる周波数のパルス信号を発振する高周波発
振器、該発振器の出力パルスをカウントするカウ
ンタ、上記エツジパルスと遅延エツジパルスとの
加算出力と、上記発振器の出力パルスとカウンタ
出力との論理積出力を加算してその反転出力を上
記カウンタへのリセツト入力とする論理手段、上
記遅延エツジパルスとカウンタ出力とに基づいて
復調クロツクを得るとともに、その復調クロツク
と上記遅延エツジパルスとに基づいて復調データ
を得る復調信号作成手段を備えたことを特徴とす
るデータ復調回路。 ２ 上記復調信号作成手段は、上記遅延エツジパ
ルスとカウンタ出力との論理和に基づいて復調ク
ロツクを得る論理和回路と、上記復調クロツク
と、遅延エツジパルスをそれぞれタイミングパル
ス入力とデータパルス入力として受けて復調デー
タを送出するＤ形フリツプフロツプとでなること
を特徴とする特許請求の範囲第１項記載のデータ
復調論理回路。 ３ 上記復調信号作成手段は、上記遅延エツジパ
ルスとカウンタ出力との論理和を得る論理和回路
と、該論理和出力と上記復調クロツクと、遅延エ
ツジパルスをそれぞれタイミングパルス入力とデ
ータパルス入力として受ける第１のＤ形フリツプ
フロツプと、入力電圧値に応じて出力周波数が制
御される出力を送出する電圧可変形発振器と、該
発振器出力と上記論理和出力との位相比較差に応
じた出力電圧を上記電圧可変形発振器に送出する
位相比較器と、この位相比較器の出力と上記第１
のＤ形フリツプフロツプの出力とをそれぞれ入力
とする第２のＤ形フリツプフロツプとでなり、該
第２のＤ形フリツプフロツプの出力を復調データ
とし、上記位相比較器の出力パルスを復調クロツ
クとしたことを特徴とする特許請求の範囲第１項
記載のデータ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6822877A JPS542647A (en) | 1977-06-08 | 1977-06-08 | Data demodulation system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6822877A JPS542647A (en) | 1977-06-08 | 1977-06-08 | Data demodulation system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS542647A JPS542647A (en) | 1979-01-10 |
| JPS6131648B2 true JPS6131648B2 (ja) | 1986-07-22 |
Family
ID=13367727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6822877A Granted JPS542647A (en) | 1977-06-08 | 1977-06-08 | Data demodulation system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS542647A (ja) |
-
1977
- 1977-06-08 JP JP6822877A patent/JPS542647A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS542647A (en) | 1979-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6238791B2 (ja) | ||
| US4831338A (en) | Synchronizing clock signal generator | |
| US4804925A (en) | DPSK exclusive-OR demodulator | |
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| JPS6131648B2 (ja) | ||
| KR860001258B1 (ko) | 클럭 재생회로 | |
| JPS6260747B2 (ja) | ||
| JPH0247653Y2 (ja) | ||
| JP2661026B2 (ja) | データストローブ装置 | |
| JPS6217308B2 (ja) | ||
| KR860002166Y1 (ko) | Mfm 디지탈 복조회로 | |
| JPS6158911B2 (ja) | ||
| JPH0352699B2 (ja) | ||
| JPS6217307B2 (ja) | ||
| JPS628863B2 (ja) | ||
| JPH01293738A (ja) | 復調回路 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JPH0356030B2 (ja) | ||
| JPS60257616A (ja) | パルス発生回路 | |
| JPS592216A (ja) | デ−タ復調装置 | |
| JPH0211048B2 (ja) | ||
| JPS6012839A (ja) | 信号復調装置 | |
| JPH0471381B2 (ja) | ||
| JPH0574255B2 (ja) | ||
| JPS626463A (ja) | クロツク再生回路 |