JPS6012839A - 信号復調装置 - Google Patents
信号復調装置Info
- Publication number
- JPS6012839A JPS6012839A JP11986283A JP11986283A JPS6012839A JP S6012839 A JPS6012839 A JP S6012839A JP 11986283 A JP11986283 A JP 11986283A JP 11986283 A JP11986283 A JP 11986283A JP S6012839 A JPS6012839 A JP S6012839A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- edge
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＦＭ変調された光通信信号及び磁気的電気的信
号を復調するための装置に関する。
号を復調するための装置に関する。
ディジタル情報の記録方式としてはＮＲＺ方式（Ｎｏｎ
Ｒｅｔｕｒｎ ｚｅｒｏ ）が古くから実用化されて
いるが、この方式では記録される情報のパターンによっ
て記録周波数が大きく変動すること、情報の復調の為の
タイミング信号が本来の情報信号以外に必要なこと、こ
の情報信号とタイミング信号の時間的な位相ずれ（スキ
ュー）に対する要求が厳しいといった欠点がある。
Ｒｅｔｕｒｎ ｚｅｒｏ ）が古くから実用化されて
いるが、この方式では記録される情報のパターンによっ
て記録周波数が大きく変動すること、情報の復調の為の
タイミング信号が本来の情報信号以外に必要なこと、こ
の情報信号とタイミング信号の時間的な位相ずれ（スキ
ュー）に対する要求が厳しいといった欠点がある。
したがって上記欠点を改善したディジタル情報の記録方
式としてＦＭ方式があり、広く使用されてｉる。ＦＭ方
式はセル７クロツキング方式と呼ばれる変調方式の１種
で１種類の信号に情報とタイミング信号とを混合し情報
を送る為スキュー等の問題が生ぜずＮＲＺ方式に比べ有
利な点が多い。しかしながらＦＭ方式で変調された信号
を復調する場合、信号の１ビット周期が大きく変動する
場合には正確に復調できないという欠点があった。これ
らの欠点を改善する為１：ＵｓＦ３９０２．Ｘ２９ｙＵ
ｓＰａ９４Ｃ４３１３，Ｕｓｐ３．９６２，７２６ が
既に提案されている。第２図は従来のＦＭ方式の復調の
説明図であり、第３図はその復調の為の回路図である。
式としてＦＭ方式があり、広く使用されてｉる。ＦＭ方
式はセル７クロツキング方式と呼ばれる変調方式の１種
で１種類の信号に情報とタイミング信号とを混合し情報
を送る為スキュー等の問題が生ぜずＮＲＺ方式に比べ有
利な点が多い。しかしながらＦＭ方式で変調された信号
を復調する場合、信号の１ビット周期が大きく変動する
場合には正確に復調できないという欠点があった。これ
らの欠点を改善する為１：ＵｓＦ３９０２．Ｘ２９ｙＵ
ｓＰａ９４Ｃ４３１３，Ｕｓｐ３．９６２，７２６ が
既に提案されている。第２図は従来のＦＭ方式の復調の
説明図であり、第３図はその復調の為の回路図である。
今図示のとと＜ ００１１０１０００１なる情報がＦＭ
方式で変調されている時の波形は第１図（５）のごとき
ものでアル。ＦＭ方式では図示のごとくビットフレーム
の境界点では必ずレベルの変化があり、さらに情報が１
１＃の場合には１ビツトフレームの中間点でもレベルの
変化がある。故に第１１囚に示すごとく情報が＠１＃の
場合の記録周波数は＠０”の場合の２倍となる、 第１図（４）の波形は第２図の入力回路１１に入力され
第３図α、ｂ、ｃのごときパルス列を発生する。ａ、ｂ
、ｃは図示のごとく相互にわずかにタイミングのずれた
３つのパルス列である。
方式で変調されている時の波形は第１図（５）のごとき
ものでアル。ＦＭ方式では図示のごとくビットフレーム
の境界点では必ずレベルの変化があり、さらに情報が１
１＃の場合には１ビツトフレームの中間点でもレベルの
変化がある。故に第１１囚に示すごとく情報が＠１＃の
場合の記録周波数は＠０”の場合の２倍となる、 第１図（４）の波形は第２図の入力回路１１に入力され
第３図α、ｂ、ｃのごときパルス列を発生する。ａ、ｂ
、ｃは図示のごとく相互にわずかにタイミングのずれた
３つのパルス列である。
このパルス列には情報を示すパルスと、クロックを示す
パルスがミックスしている。第３図の５１は発振器で一
定周期のパルス列を発生する。
パルスがミックスしている。第３図の５１は発振器で一
定周期のパルス列を発生する。
５６、．５７は分周器であり、分周期５６は例えば入力
パルス数の１／３の数のパルスでデユーティサイクル５
０係の信号を出力し、分周器５７は入力パルス数の１／
４の数のパルスを出力する。今先行のビットフレームに
おいて、パルス例（ｂ′）によりカウンタ５４、分周器
５６及び５７をクリヤーし、発振器５１が例えば該ビッ
トフレーム期間に１２０本のパルスを発生スれはカウン
タ５４の内容は、該ビットフレームの終了時点では３０
（＝１２０Ｘ１／４）となり、この数値３０は次のビッ
トフレームのタイミング（ａ′）においてアップダウン
カウンタ５３にロードされる。アップダウンカウンタ５
３の内容は轟該ビットフレームにおいて分局器５６の出
力により１つづつ減算されるが分周器５６は１／３分周
であるので１ビツトフレーム（２４０本のパルスを発生
し従って分局器５６から３１本口のパルスが発生した時
にカウンタ５３は桁借り信号を発生しこの信号がクロッ
ク出力として利用される。ボロー〇出るタイミングは３
１／４０ζ３／４時点である。なお第２図においてゲー
トコントロール５５は第３図（ｆ）のごとき信号を出力
し、又復調データ出力回路１４はフリップフロップによ
り構成されている。信号（ｆ）と入力信号（α）及び信
号１ｆ）と入力信号（６）をアンドゲート１８Ｇと１８
６とにそれぞれ入力する。
パルス数の１／３の数のパルスでデユーティサイクル５
０係の信号を出力し、分周器５７は入力パルス数の１／
４の数のパルスを出力する。今先行のビットフレームに
おいて、パルス例（ｂ′）によりカウンタ５４、分周器
５６及び５７をクリヤーし、発振器５１が例えば該ビッ
トフレーム期間に１２０本のパルスを発生スれはカウン
タ５４の内容は、該ビットフレームの終了時点では３０
（＝１２０Ｘ１／４）となり、この数値３０は次のビッ
トフレームのタイミング（ａ′）においてアップダウン
カウンタ５３にロードされる。アップダウンカウンタ５
３の内容は轟該ビットフレームにおいて分局器５６の出
力により１つづつ減算されるが分周器５６は１／３分周
であるので１ビツトフレーム（２４０本のパルスを発生
し従って分局器５６から３１本口のパルスが発生した時
にカウンタ５３は桁借り信号を発生しこの信号がクロッ
ク出力として利用される。ボロー〇出るタイミングは３
１／４０ζ３／４時点である。なお第２図においてゲー
トコントロール５５は第３図（ｆ）のごとき信号を出力
し、又復調データ出力回路１４はフリップフロップによ
り構成されている。信号（ｆ）と入力信号（α）及び信
号１ｆ）と入力信号（６）をアンドゲート１８Ｇと１８
６とにそれぞれ入力する。
次にこれらの出力をセット入力（８）、リセット入力（
ＲＪとしてアリツブフロップ１４に入力することにより
第３図（ｇ）に示されるような信号（α） 、 （ｂ）
をパルス信号（ｆｌでマスクしたデータ信号（ｇ）が得
られる。更にアップダウンカウンタ５３をアップカウン
タとして動作させることも可能であり、その場合には、
カウンタ５４の出力の補数をカウンタ５３にロードしポ
ロー出力の代すニキャリー出力をクロック出力として用
いれば良φ。
ＲＪとしてアリツブフロップ１４に入力することにより
第３図（ｇ）に示されるような信号（α） 、 （ｂ）
をパルス信号（ｆｌでマスクしたデータ信号（ｇ）が得
られる。更にアップダウンカウンタ５３をアップカウン
タとして動作させることも可能であり、その場合には、
カウンタ５４の出力の補数をカウンタ５３にロードしポ
ロー出力の代すニキャリー出力をクロック出力として用
いれば良φ。
このような従来の復調回路では、計数に必要となるタイ
ミングパルスとして発振器５１から１／４．１／３の周
波数のタイミングパルスを作り出す必要がある。このこ
とは発振器５１０周波数は少なくとも使用されるタイミ
ングパルスの４倍の周波数が必要となる。このことは上
記回路を工０化する際には大きな製造上の負担となる。
ミングパルスとして発振器５１から１／４．１／３の周
波数のタイミングパルスを作り出す必要がある。このこ
とは発振器５１０周波数は少なくとも使用されるタイミ
ングパルスの４倍の周波数が必要となる。このことは上
記回路を工０化する際には大きな製造上の負担となる。
また最近の磁気記録技術や光通信の技術においては、よ
り高速なＦＭ変調信号、言いかえればより１ビツトフレ
ーム時間内の短い信号の復調が要求されている。この要
求を満たす為にはより高い周波数の発振器が要求される
こととなる。また上記の例ではカウンタ５３のボローま
たはキャリーを利用して３１／４０＠：３／４としてい
るが、１ビツトインターバルの短い場合は、誤差の占る
割合が大きくなり、正しく復調が出来ない場合が発生し
てくるという問題点があった。また従来の装置では、連
続するＦＭ変調信号を復調する際あるビットフレームに
おいてビットインターバルのジッターや外来ノイズの影
響で正しく復調が行なわれなかった場合は、それに続く
すべてのＦＭ変調信号の復調が間違って行なわれること
になるという問題点もあった。
り高速なＦＭ変調信号、言いかえればより１ビツトフレ
ーム時間内の短い信号の復調が要求されている。この要
求を満たす為にはより高い周波数の発振器が要求される
こととなる。また上記の例ではカウンタ５３のボローま
たはキャリーを利用して３１／４０＠：３／４としてい
るが、１ビツトインターバルの短い場合は、誤差の占る
割合が大きくなり、正しく復調が出来ない場合が発生し
てくるという問題点があった。また従来の装置では、連
続するＦＭ変調信号を復調する際あるビットフレームに
おいてビットインターバルのジッターや外来ノイズの影
響で正しく復調が行なわれなかった場合は、それに続く
すべてのＦＭ変調信号の復調が間違って行なわれること
になるという問題点もあった。
この発明は、このような従来の問題点に着目してなされ
たもので、マスク回路とその出力でアルクロックパルス
によりカウントを開始する第１カウンターと、その内容
がすべて１になつた時に前記マスク回路を解除する機能
を持った第２カウンターと、マスク回路が閉じている間
に発生したデータパルスを検出して前記マスクを解除す
る第２７リツプフロツプを備えたＦＭ信号復調装置とす
ることにより上記問題点を解決することを目的としてい
る。
たもので、マスク回路とその出力でアルクロックパルス
によりカウントを開始する第１カウンターと、その内容
がすべて１になつた時に前記マスク回路を解除する機能
を持った第２カウンターと、マスク回路が閉じている間
に発生したデータパルスを検出して前記マスクを解除す
る第２７リツプフロツプを備えたＦＭ信号復調装置とす
ることにより上記問題点を解決することを目的としてい
る。
以下この発明を図面に基づいて説明する。
第４図はこの発明のＦＭ信号復調装置の説明のための図
であり、第５図はその一実施例を示すブロックダイヤグ
ラムである。第５図に訃いてＤＩＮはＦＭ変調信号であ
り、このＤＩＮ信号はエツジパルス発生器６１．ＥＰＧ
に入力される。エツジパルス発生器６１には同時に発振
器６０からの信号（０８０）が入力されてＤＩＮ信号の
立上り、立下りに相当するエツジパルス（α）が出力さ
れる。得られたエツジパルスはゲート７２に入力され、
その後遅延回路８２に入力される。この遅延回路８２に
おいて遅延信号（ｂ）。
であり、第５図はその一実施例を示すブロックダイヤグ
ラムである。第５図に訃いてＤＩＮはＦＭ変調信号であ
り、このＤＩＮ信号はエツジパルス発生器６１．ＥＰＧ
に入力される。エツジパルス発生器６１には同時に発振
器６０からの信号（０８０）が入力されてＤＩＮ信号の
立上り、立下りに相当するエツジパルス（α）が出力さ
れる。得られたエツジパルスはゲート７２に入力され、
その後遅延回路８２に入力される。この遅延回路８２に
おいて遅延信号（ｂ）。
（Ｃ）がつくられる。出力＋ｉｌ＋）は第１の計数器０
ＮＴ１６５のクリヤー信号として加えられると同時に第
１のフリップフロップ６９をセットしマスク信号をスタ
ートさせる。第１の７リツプフロツプ６９の出力Ｑはゲ
ート７２を閉じ、したがってエツジパルス発生器６１か
らの信号は遅延回路８２に入力されなくなる。この遅延
回路８２はゲート７２の出力であるエツジパルス（α）
を一定の微細な時間だけ遅らせたパルス信号（Ｃｌを第
１計数器６５，０ＮＴＩに出力し、この計数器６５をク
リヤーする。一方、回路６３ 、６４は発振器６０の出
力パルスから３個のうち１個を削除するパルス削除回路
を構成し、その削除ｆｉｌ（／＜ルス（ｄ）は前記第１
計数器６５に計数パルスとして入力される。
ＮＴ１６５のクリヤー信号として加えられると同時に第
１のフリップフロップ６９をセットしマスク信号をスタ
ートさせる。第１の７リツプフロツプ６９の出力Ｑはゲ
ート７２を閉じ、したがってエツジパルス発生器６１か
らの信号は遅延回路８２に入力されなくなる。この遅延
回路８２はゲート７２の出力であるエツジパルス（α）
を一定の微細な時間だけ遅らせたパルス信号（Ｃｌを第
１計数器６５，０ＮＴＩに出力し、この計数器６５をク
リヤーする。一方、回路６３ 、６４は発振器６０の出
力パルスから３個のうち１個を削除するパルス削除回路
を構成し、その削除ｆｉｌ（／＜ルス（ｄ）は前記第１
計数器６５に計数パルスとして入力される。
第１計数器６５の計数は１ビツトフレーム間行なわれそ
の内容は遅延回路８２の出力すにより、補数回路６６
、ＯＯＭＰを経て第２計数回路６７．０ＮＴ２にロード
される。第２計数器６７は発振器６０からの一定周期パ
ルス（ＯＳＯ）にエリカウントアツプされる。
の内容は遅延回路８２の出力すにより、補数回路６６
、ＯＯＭＰを経て第２計数回路６７．０ＮＴ２にロード
される。第２計数器６７は発振器６０からの一定周期パ
ルス（ＯＳＯ）にエリカウントアツプされる。
次に検出回路６８．ＤＢＴが第２計数器６７の内容がす
べて＠１＃になったことを検出すると、それと同時にゲ
ート７２は開かれてエツジパルス発生器６１の出力は遅
延回路に入力される。
べて＠１＃になったことを検出すると、それと同時にゲ
ート７２は開かれてエツジパルス発生器６１の出力は遅
延回路に入力される。
検出回路６８からの出力信号は瞬時にＯＲ回路７１を介
して第１の７リツプフロツプ６９をリセットしそのマス
クを閉じる。このようにして正確に１ビツトインターバ
ルの２／３の時間でデータの有無を確認できる。また次
のマスクをセットする前に立て続けにデータエツジパル
スがエツジパルス発生器６１から出力されると第２７リ
ツプフロツブ７０が−早くセットされその出力（Ｑは０
几回路７１を介して第１フリツプフロツプをマスク始め
のためにリセットする。
して第１の７リツプフロツプ６９をリセットしそのマス
クを閉じる。このようにして正確に１ビツトインターバ
ルの２／３の時間でデータの有無を確認できる。また次
のマスクをセットする前に立て続けにデータエツジパル
スがエツジパルス発生器６１から出力されると第２７リ
ツプフロツブ７０が−早くセットされその出力（Ｑは０
几回路７１を介して第１フリツプフロツプをマスク始め
のためにリセットする。
このようにして急激なビットインターバルの縮少が発生
した場合でも、そこがデータ１１＃のパルスを含んだビ
ットフレームであれば、復調が正確に行なわれる。また
復調のエラーが発生した場合も本発明によれば、デー夕
の途中に、１ビツトフレーム間だけ正確なデータ“１”
のフレームを設ければ、その時点でマスクの開始ラフロ
ックパルス（二同期するようＣ二矯正できる。
した場合でも、そこがデータ１１＃のパルスを含んだビ
ットフレームであれば、復調が正確に行なわれる。また
復調のエラーが発生した場合も本発明によれば、デー夕
の途中に、１ビツトフレーム間だけ正確なデータ“１”
のフレームを設ければ、その時点でマスクの開始ラフロ
ックパルス（二同期するようＣ二矯正できる。
するとその後のデータは正しく復調することができる。
以上説明してきたようにこの発明によれば比較的簡単な
回路を用いて、しかも高い周波数を必要とせず正確なマ
スク幅を得ることができる。
回路を用いて、しかも高い周波数を必要とせず正確なマ
スク幅を得ることができる。
このため最近の高速度のＦＭ変調信号の復調も安定して
行うことができるばかりでなく、復調エラーからの復帰
も瞬時に行なわれるＦＭ信号復調装置を提供できるとい
う効果が得られる。
行うことができるばかりでなく、復調エラーからの復帰
も瞬時に行なわれるＦＭ信号復調装置を提供できるとい
う効果が得られる。
第１図はＦＭ変調の波形図であり、第２図は従来のＦＭ
信号復調方式の波形図、第３図は従来のＦＭ信号復調装
置のブロックダイヤグラム、第４図は本発明に係るＦＭ
信号復調方式の波形図、第５図は本発明の一実施例を示
すブロックダイヤグラムである。 ６０由発撮器 ６１・・・エツジパルス発生器６３ 、
６４・・・パルス削除回路 ６５・・・第１カウンタ６
６・・・補数回路 ６７・・・第２カウンタ６８・・・
検出回路 ６９・・・第１フリツプフロツプ７０・・・
第２７リツプフロツプ ７１・・・０几回路７２・・・
ゲート。 第１図 第２図 ０ ０ １ ０ Ｃ’ １−ｍ− ｔ ｆ ” ’−：’ ＝ｅ−。 牙３図 ［
信号復調方式の波形図、第３図は従来のＦＭ信号復調装
置のブロックダイヤグラム、第４図は本発明に係るＦＭ
信号復調方式の波形図、第５図は本発明の一実施例を示
すブロックダイヤグラムである。 ６０由発撮器 ６１・・・エツジパルス発生器６３ 、
６４・・・パルス削除回路 ６５・・・第１カウンタ６
６・・・補数回路 ６７・・・第２カウンタ６８・・・
検出回路 ６９・・・第１フリツプフロツプ７０・・・
第２７リツプフロツプ ７１・・・０几回路７２・・・
ゲート。 第１図 第２図 ０ ０ １ ０ Ｃ’ １−ｍ− ｔ ｆ ” ’−：’ ＝ｅ−。 牙３図 ［
Claims (1)
- ＦＭ方式（ＰＺＦとも呼ばれる）にて変調されたデジタ
ル信号の復調方式におりて、一定周期のタイミングパル
ス発生器と、その連続するタイミング・パルス列のうち
３個（二１個を削除するパルス削除ゲート回路と、ＦＭ
にて変調された入力信号の立上り、立下りで各々Ｃ二対
芯するエツジパルスを発生させるエツジパルス発生回路
と、このエツジパルスを所定時間遅延させる遅延回路と
、該エツジパルスの内クロックパルスに相当するパルス
に同期して、前記のパルス削除ゲート回路よりの出力パ
ルス列を計数開始し、次のクロックパルスにて計数を終
了する第１の計数器と、第１の計数器が計数を終了した
時の該計数器の内容を並列Ｃかつ補数の形で受けとり、
前記タイミングパルス発生器よりのタイミングパルスで
計数される第２の計数器の内容が全（“ｔ＃どなった状
態を検出する検出ゲート回路と、前記エツジパルス発生
器の出力のクロックパルスに相当するエツジパルスによ
りセットされ、前記検出ゲート回路よりの出力でリセッ
トされる第１７リツプフロツプ回路と、この第１７リツ
プフロツブ回路がセットされている間に前記エツジパル
ス発生回路より発生したエツジパルスの内データパルス
に相当するパルスが存在した時、このパルスに同期して
前記第１フリツプフロツプをリセットする信号を発生す
る第２７リツプフロツプ回路と前記第１７リツプフロツ
ブ回路の出力と前記エツジパルス発生回路よりの出力に
よりエツジパルス発生回路の出力の内クロックパルスに
相当するパルスだけを出力するゲート回路とからなるＦ
Ｍ信号復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11986283A JPS6012839A (ja) | 1983-07-01 | 1983-07-01 | 信号復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11986283A JPS6012839A (ja) | 1983-07-01 | 1983-07-01 | 信号復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6012839A true JPS6012839A (ja) | 1985-01-23 |
| JPH0462217B2 JPH0462217B2 (ja) | 1992-10-05 |
Family
ID=14772105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11986283A Granted JPS6012839A (ja) | 1983-07-01 | 1983-07-01 | 信号復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02136793A (ja) * | 1988-11-16 | 1990-05-25 | Mitsubishi Electric Corp | プラント異常点検装置 |
-
1983
- 1983-07-01 JP JP11986283A patent/JPS6012839A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02136793A (ja) * | 1988-11-16 | 1990-05-25 | Mitsubishi Electric Corp | プラント異常点検装置 |
| JPH0658307B2 (ja) * | 1988-11-16 | 1994-08-03 | 三菱電機株式会社 | プラント異常点検装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462217B2 (ja) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027335A (en) | DC free encoding for data transmission system | |
| US4371974A (en) | NRZ Data phase detector | |
| US4215430A (en) | Fast synchronization circuit for phase locked looped decoder | |
| EP0045749B1 (en) | Selfsynchronizing clock derivation circuit for double frequency encoded digital data | |
| US4124820A (en) | Asynchronous digital delay line | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| GB2091961A (en) | Phase tolerant bit synchronizer for digital signals | |
| US4017803A (en) | Data recovery system resistant to frequency deviations | |
| US4472686A (en) | Circuit for reproducing and demodulating modulated digital signals | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| GB2330966A (en) | Phase detection apparatus and method | |
| US4346353A (en) | Modulator and demodulator circuits for modified delay modulation method | |
| JPS6012839A (ja) | 信号復調装置 | |
| US4540947A (en) | FM Signal demodulating apparatus | |
| JPS5895447A (ja) | クロツク再生回路 | |
| US5148450A (en) | Digital phase-locked loop | |
| US4327442A (en) | Clock recovery device | |
| US4253187A (en) | Method and apparatus for sequencing two digital signals | |
| US4291335A (en) | Vertical synchronizing signal detector | |
| US3613015A (en) | Binary digital data detection system | |
| JPS6037857A (ja) | Ｆｍ伝送方式 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JPS6255745B2 (ja) | ||
| US4757520A (en) | FM signal demodulating apparatus | |
| CA1132668A (en) | Fast synchronization circuit for phase locked looped decoder |