JPH0471381B2 - - Google Patents
Info
- Publication number
- JPH0471381B2 JPH0471381B2 JP58206446A JP20644683A JPH0471381B2 JP H0471381 B2 JPH0471381 B2 JP H0471381B2 JP 58206446 A JP58206446 A JP 58206446A JP 20644683 A JP20644683 A JP 20644683A JP H0471381 B2 JPH0471381 B2 JP H0471381B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dpsk
- phase
- binary data
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は復調装置、特にデータの差分信号に応
じて位相を制御した変調信号、所謂DPSK
（Differential Phase Shift Keying）信号を復調
する装置に関する。
じて位相を制御した変調信号、所謂DPSK
（Differential Phase Shift Keying）信号を復調
する装置に関する。
＜従来技術の説明＞
以下、本明細書に於いてはビデオ信号と同期し
たDPSK信号について説明する。第１図はビデオ
信号と同期したDPSK信号を説明するための図で
ある。第１図ａは元のデータを示す、該データは
図示の如く例えば４水平走査期間Ｈに１ビツトの
データが含まれるものとする。第１図ｂはデータ
ａの差分信号であり、データａが０のとき差分信
号は前の値と同じで、１のとき前の値と反転す
る。図に於いてはｃはビデオ信号、ｄはDPSK信
号である。また第１図右側の時間拡大した図より
明らかな様に、DPSK信号ｄは差分信号ｂが１の
場合と０の場合とでは周波数が同じで位相が反転
している。今、DPSK信号ｄはビデオ信号ｃの水
平同期信号と所定の位相関係にあるものとする。
たDPSK信号について説明する。第１図はビデオ
信号と同期したDPSK信号を説明するための図で
ある。第１図ａは元のデータを示す、該データは
図示の如く例えば４水平走査期間Ｈに１ビツトの
データが含まれるものとする。第１図ｂはデータ
ａの差分信号であり、データａが０のとき差分信
号は前の値と同じで、１のとき前の値と反転す
る。図に於いてはｃはビデオ信号、ｄはDPSK信
号である。また第１図右側の時間拡大した図より
明らかな様に、DPSK信号ｄは差分信号ｂが１の
場合と０の場合とでは周波数が同じで位相が反転
している。今、DPSK信号ｄはビデオ信号ｃの水
平同期信号と所定の位相関係にあるものとする。
従来、この種のDPSK信号を復調する場合には
例えば第２図に示す如き回路によつて行われてい
た。第２図に於いて１はDPSK信号が入力される
端子、２は端子１より入力されたDPSK信号と位
相が合いかつ２倍の周波数を有する信号を出力す
る位相ロツクループPLL回路、３は1/2分周器、
４は端子１に入力されたDPSK信号と分周器３の
出力信号を比較する比較器、５は復調器、６は再
生データの出力端子である。
例えば第２図に示す如き回路によつて行われてい
た。第２図に於いて１はDPSK信号が入力される
端子、２は端子１より入力されたDPSK信号と位
相が合いかつ２倍の周波数を有する信号を出力す
る位相ロツクループPLL回路、３は1/2分周器、
４は端子１に入力されたDPSK信号と分周器３の
出力信号を比較する比較器、５は復調器、６は再
生データの出力端子である。
第３図ａ〜ｅは第２図ａ〜ｅ各部の波形を示す
タイミングチヤートである。第３図ｃより明らか
な如く、1/2分周器３の出力信号は入力された
DPSK信号と同一周波数で位相は常に一定であ
る。比較器４は２つの入力信号の位相差が180°で
ある時にハイレベルの出力を出す。従つて比較器
４の出力はDPSK信号が反転している時のみハイ
レベルとなり、前述の元のデータの差分信号とな
る。復調器５では4H毎、即ち１ビツトのデータ
が伝達される期間毎にこの比較器４の出力をサン
プリングし、そのサンプリング出力がハイレベル
の時、出力データを反転する様に構成してある。
従つて復調器５より元のデータが得られるもので
ある。
タイミングチヤートである。第３図ｃより明らか
な如く、1/2分周器３の出力信号は入力された
DPSK信号と同一周波数で位相は常に一定であ
る。比較器４は２つの入力信号の位相差が180°で
ある時にハイレベルの出力を出す。従つて比較器
４の出力はDPSK信号が反転している時のみハイ
レベルとなり、前述の元のデータの差分信号とな
る。復調器５では4H毎、即ち１ビツトのデータ
が伝達される期間毎にこの比較器４の出力をサン
プリングし、そのサンプリング出力がハイレベル
の時、出力データを反転する様に構成してある。
従つて復調器５より元のデータが得られるもので
ある。
しかし上述の構成で復調する場合には、一旦デ
ータの差分信号を得たのち元のデータを復調して
いるので回路構成が複雑になる。更にはPLL回
路や分周器等も用意せねばならず、回路の規模が
どうしても大きくなつてしまうという問題があつ
た。
ータの差分信号を得たのち元のデータを復調して
いるので回路構成が複雑になる。更にはPLL回
路や分周器等も用意せねばならず、回路の規模が
どうしても大きくなつてしまうという問題があつ
た。
＜発明の目的＞
本発明は上述の如き欠点に鑑みてなされたもの
であつて、極めて簡単な回路構成で元の２値デー
タの変化に対応して映像信号の水平同期信号に位
相同期した搬送信号の位相の反転を制御すること
により生成される変調信号より直接元の２値デー
タを外来からのノイズ等の影響を受けること無し
に正確且つ安定して得ることのできる復調装置を
提供することを目的とする。
であつて、極めて簡単な回路構成で元の２値デー
タの変化に対応して映像信号の水平同期信号に位
相同期した搬送信号の位相の反転を制御すること
により生成される変調信号より直接元の２値デー
タを外来からのノイズ等の影響を受けること無し
に正確且つ安定して得ることのできる復調装置を
提供することを目的とする。
＜実施例による説明＞
以下、本発明を実施例を用いて説明する。
第４図は本発明の一実施例としてのDPSK信号
の復調装置を示す図であり、第５図ａ〜ｉは第４
図ａ〜ｉ各部の波形を示す波形図である。以下こ
れらの図面に基いて動作の説明をする。
の復調装置を示す図であり、第５図ａ〜ｉは第４
図ａ〜ｉ各部の波形を示す波形図である。以下こ
れらの図面に基いて動作の説明をする。
第４図に於いて端子１１より入力されたDPSK
信号ａはゲート回路１２で所定期間ゲートされ
る。ゲートのタイミングは端子１４より入力され
たビデオ信号より同期分離回路１５で分離した水
平同期信号ｂに応じてタイミング回路１６によつ
て決定される。第５図ｃはタイミング回路１６に
より発生するゲートコントロール信号であり、
4Hで１ビツトのデータが伝達される場合には4H
に１つのゲートコントロール信号が発生する。ゲ
ートコントロール信号ｃは水平同期信号ｂに対し
て所定の位相差を有し（第５図に示すτ1が一定）、
かつそのゲート期間が一定（第５図に示すτ2が一
定）である。
信号ａはゲート回路１２で所定期間ゲートされ
る。ゲートのタイミングは端子１４より入力され
たビデオ信号より同期分離回路１５で分離した水
平同期信号ｂに応じてタイミング回路１６によつ
て決定される。第５図ｃはタイミング回路１６に
より発生するゲートコントロール信号であり、
4Hで１ビツトのデータが伝達される場合には4H
に１つのゲートコントロール信号が発生する。ゲ
ートコントロール信号ｃは水平同期信号ｂに対し
て所定の位相差を有し（第５図に示すτ1が一定）、
かつそのゲート期間が一定（第５図に示すτ2が一
定）である。
ところでτ1及びτ2の選び方によつては後述する
比較が巧く行えない場合が考えられる。従つてτ1
については、ゲートコントロール信号ｃの立上り
がDPSK信号の立下りや立上りにならないことが
望ましく、かつまたτ2についてはτDの整数倍にな
らないことが望ましい。但しτ1，τ2についてはそ
れらの一方が上述の条件を満たしていればまず間
違いなく後述する比較動作を行うことが可能とな
る。
比較が巧く行えない場合が考えられる。従つてτ1
については、ゲートコントロール信号ｃの立上り
がDPSK信号の立下りや立上りにならないことが
望ましく、かつまたτ2についてはτDの整数倍にな
らないことが望ましい。但しτ1，τ2についてはそ
れらの一方が上述の条件を満たしていればまず間
違いなく後述する比較動作を行うことが可能とな
る。
ゲート回路１２でゲートされたDPSK信号ｄは
積分器１３に供給される。積分器１３の出力はホ
ールド回路１７、及び比較器１８に供給され、比
較器１８に於いてホールド回路１７でホールドさ
れているところの１ビツトのデータ伝達期間前
（4H前）の積分器１３の出力と現在の積分器１３
の出力とが比較される。この比較のタイミングは
ゲート回路１２によるゲートが終了した後でかつ
ホールド回路１７でホールドされる前に行われ、
このタイミングを制御する信号ｈもタイミング回
路１６より得られる。
積分器１３に供給される。積分器１３の出力はホ
ールド回路１７、及び比較器１８に供給され、比
較器１８に於いてホールド回路１７でホールドさ
れているところの１ビツトのデータ伝達期間前
（4H前）の積分器１３の出力と現在の積分器１３
の出力とが比較される。この比較のタイミングは
ゲート回路１２によるゲートが終了した後でかつ
ホールド回路１７でホールドされる前に行われ、
このタイミングを制御する信号ｈもタイミング回
路１６より得られる。
今、前後のデータ伝達期間に於いてDPSK信号
の位相が反転している場合には、これらの期間に
於ける平均レベルが異なる。つまりこの場合、積
分器１３の出力には差を生じ、位相が同じ場合に
は積分器１３の出力は等しくなる。従つて比較器
１８はその２つの入力に差がある時１を出力して
やり、２つの入力が等しい時に０を出力してやる
様にすればDPSK信号を復調できたことになる。
の位相が反転している場合には、これらの期間に
於ける平均レベルが異なる。つまりこの場合、積
分器１３の出力には差を生じ、位相が同じ場合に
は積分器１３の出力は等しくなる。従つて比較器
１８はその２つの入力に差がある時１を出力して
やり、２つの入力が等しい時に０を出力してやる
様にすればDPSK信号を復調できたことになる。
この比較器１８による比較が終了すると、次の
比較に備えるべくホールド回路１７にて現在の積
分器１３の出力がホールドされる。
比較に備えるべくホールド回路１７にて現在の積
分器１３の出力がホールドされる。
以上説明した様に、DPSK信号を隣り合つたデ
ータ伝達期間に於ける所定期間ゲートした信号を
積分した値は、DPSK信号の位相が変化したとき
のみ変化する。従つて、上述の構成によれば
DPSK信号と位相の一致した信号を作る必要もな
く、一旦差分信号を求める必要もないため簡単な
回路構成でDPSK信号を復調することができる。
ータ伝達期間に於ける所定期間ゲートした信号を
積分した値は、DPSK信号の位相が変化したとき
のみ変化する。従つて、上述の構成によれば
DPSK信号と位相の一致した信号を作る必要もな
く、一旦差分信号を求める必要もないため簡単な
回路構成でDPSK信号を復調することができる。
第６図は本発明の他の実施例としてのDPSK信
号復調装置を示す図である。第６図に於いて第４
図と同様の構成要素については同一番号を付す。
第６図に於いて２１はアナログ−デイジタル変換
器（Ａ／Ｄ変換器）、２２はラツチ回路である。
本例では図示の如く積分器１３の出力をＡ／Ｄ変
換器２１でＡ／Ｄ変換してラツチ回路２２及び比
較器１８に供給しており、ラツチ回路２２は比較
器１８による比較が終了した後Ａ／Ｄ変換２１の
出力をラツチする。これによつて比較器１８では
前出の実施例と同様、隣接する１ビツトのデータ
伝達期間に於ける所定期間のDPSK信号の積分値
を比較することになり、DPSK信号を復調できる
ことになる。
号復調装置を示す図である。第６図に於いて第４
図と同様の構成要素については同一番号を付す。
第６図に於いて２１はアナログ−デイジタル変換
器（Ａ／Ｄ変換器）、２２はラツチ回路である。
本例では図示の如く積分器１３の出力をＡ／Ｄ変
換器２１でＡ／Ｄ変換してラツチ回路２２及び比
較器１８に供給しており、ラツチ回路２２は比較
器１８による比較が終了した後Ａ／Ｄ変換２１の
出力をラツチする。これによつて比較器１８では
前出の実施例と同様、隣接する１ビツトのデータ
伝達期間に於ける所定期間のDPSK信号の積分値
を比較することになり、DPSK信号を復調できる
ことになる。
第７図は本発明の更に他の実施例としての
DPSK信号の復調装置を示す図である。第７図に
於いて第６図と同様の構成要素については同一番
号を付す。また第８図は第７図ａ〜ｋ各部の波形
を示すタイミングチヤートである。
DPSK信号の復調装置を示す図である。第７図に
於いて第６図と同様の構成要素については同一番
号を付す。また第８図は第７図ａ〜ｋ各部の波形
を示すタイミングチヤートである。
第７図に於いて３１はアツプダウンカウンタ、
３２はDPSK信号の周波数に比べて十分に高い周
波数のクロツクが入力される端子、３３は端子３
２より入力されたクロツクをゲートしてカウンタ
３１へ供給するゲート回路である。この構成に於
いてDPSK信号はカウンタ３１のアツプダウンの
コントロール入力に供給されるのでカウンタ３１
の出力はデータ伝達期間中の所定期間に於ける
DPSK信号の平均レベルに比例することとなり、
ラツチ回路２２及び比較器１８に供給される。比
較器１８では前出の実施例と同様に、隣接するデ
ータ伝達期間に於けるカウンタ３１の出力を比較
することによりDPSK信号を復調している。カウ
ンタ３１はタイミング回路１６より得られるリセ
ツトパルス（第８図ｆに示す）によつて、比較器
１８による比較及びラツチ回路２２によるラツチ
が終了したのちにリセツトされる。
３２はDPSK信号の周波数に比べて十分に高い周
波数のクロツクが入力される端子、３３は端子３
２より入力されたクロツクをゲートしてカウンタ
３１へ供給するゲート回路である。この構成に於
いてDPSK信号はカウンタ３１のアツプダウンの
コントロール入力に供給されるのでカウンタ３１
の出力はデータ伝達期間中の所定期間に於ける
DPSK信号の平均レベルに比例することとなり、
ラツチ回路２２及び比較器１８に供給される。比
較器１８では前出の実施例と同様に、隣接するデ
ータ伝達期間に於けるカウンタ３１の出力を比較
することによりDPSK信号を復調している。カウ
ンタ３１はタイミング回路１６より得られるリセ
ツトパルス（第８図ｆに示す）によつて、比較器
１８による比較及びラツチ回路２２によるラツチ
が終了したのちにリセツトされる。
上述の如き構成でもカウンタ３１の出力は上述
した所定期間内のDPSK信号の平均レベルに比例
しているのであるから、前出の実施例と同様に比
較器１８の出力でDPSK信号が復調できたことに
なる。尚カウンタ３１に入力されるクロツクの周
波数はDPSK信号の周波数に対して充分高いこと
が望ましい。
した所定期間内のDPSK信号の平均レベルに比例
しているのであるから、前出の実施例と同様に比
較器１８の出力でDPSK信号が復調できたことに
なる。尚カウンタ３１に入力されるクロツクの周
波数はDPSK信号の周波数に対して充分高いこと
が望ましい。
尚上述の実施例中ゲートによつて指定された期
間のDPSK信号の平均レベルに応じた情報を得る
手段としては積分器やアツプダウンカウンタ等を
用いているが、他の回路を用いることももちろん
可能である。
間のDPSK信号の平均レベルに応じた情報を得る
手段としては積分器やアツプダウンカウンタ等を
用いているが、他の回路を用いることももちろん
可能である。
＜効果の説明＞
以上説明した様に本発明によれば従来の復調装
置に比べてはるかに簡単な回路構成によつて、元
の２値データの変化に対応して映像信号の水平同
期信号に位相同期した搬送信号の位相の反転を制
御することにより生成される変調信号を外来から
のノイズ等の影響を受けること無しに正確且つ安
定して直接元の２値データに復調することが可能
になつた。
置に比べてはるかに簡単な回路構成によつて、元
の２値データの変化に対応して映像信号の水平同
期信号に位相同期した搬送信号の位相の反転を制
御することにより生成される変調信号を外来から
のノイズ等の影響を受けること無しに正確且つ安
定して直接元の２値データに復調することが可能
になつた。
第１図はDPSK信号を説明するための図、第２
図は従来のDPSK信号の復調装置の回路構成を示
す図、第３図は第２図各部の波形を示すタイミン
グチヤート、第４図は本発明の一実施例としての
DPSK信号の復調装置を示す図、第５図は第４図
各部の波形を示すタイミングチヤート、第６図は
本発明の他の実施例としてのDPSK信号の復調装
置を示す図、第７図は本発明の更に他の実施例と
してのDPSK信号の復調装置を示す図、第８図は
第７図各部の波形を示すタイミングチヤートであ
る。 １１はDPSK信号の入力端子、１２は指定手段
としてのゲート回路、１３は積分器、１５は同期
分離回路、１６はタイミング回路、１７はホール
ド回路、１８は比較器、２１はＡ／Ｄ変換器、２
２はラツチ回路、３１はカウンタ、３３は指定手
段としてのゲート回路である。
図は従来のDPSK信号の復調装置の回路構成を示
す図、第３図は第２図各部の波形を示すタイミン
グチヤート、第４図は本発明の一実施例としての
DPSK信号の復調装置を示す図、第５図は第４図
各部の波形を示すタイミングチヤート、第６図は
本発明の他の実施例としてのDPSK信号の復調装
置を示す図、第７図は本発明の更に他の実施例と
してのDPSK信号の復調装置を示す図、第８図は
第７図各部の波形を示すタイミングチヤートであ
る。 １１はDPSK信号の入力端子、１２は指定手段
としてのゲート回路、１３は積分器、１５は同期
分離回路、１６はタイミング回路、１７はホール
ド回路、１８は比較器、２１はＡ／Ｄ変換器、２
２はラツチ回路、３１はカウンタ、３３は指定手
段としてのゲート回路である。
Claims (1)
- 【特許請求の範囲】 １ 元の２値データの変化に対応して映像信号の
水平同期信号に位相同期した搬送信号の位相の反
転を制御する事により生成される変調信号を元の
２値データに復調する装置であつて、 前記映像信号の水平同期信号に対して所定の位
相差を有し、前記搬送信号の一周期の整数倍とは
異なるパルス幅のパルス信号を発生するパルス信
号発生手段と、 前記変調信号を入力し、入力された変調信号を
前記パルス信号発生手段より発生されるパルス信
号によつて規定される期間のみ出力する変調信号
出力手段と、 前記変調信号出力手段より出力される変調信号
を積分し、該積分値に対応した情報信号を発生す
る情報信号発生手段と、 前記情報信号発生手段より発生されている情報
信号と該情報信号発生手段より既に発生された情
報信号とを比較し、該比較結果に応じて復調２値
データを発生する復調２値データ発生手段とを備
えたことを特徴とする復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20644683A JPS6097759A (ja) | 1983-11-02 | 1983-11-02 | 復調装置 |
| US06/667,015 US4628271A (en) | 1983-11-02 | 1984-11-01 | Differential phase shift keying demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20644683A JPS6097759A (ja) | 1983-11-02 | 1983-11-02 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097759A JPS6097759A (ja) | 1985-05-31 |
| JPH0471381B2 true JPH0471381B2 (ja) | 1992-11-13 |
Family
ID=16523508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20644683A Granted JPS6097759A (ja) | 1983-11-02 | 1983-11-02 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097759A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6345018B1 (en) | 1999-08-04 | 2002-02-05 | Ricoh Company, Ltd. | Demodulation circuit for demodulating wobbling signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148959A (ja) * | 1974-10-25 | 1976-04-27 | Kokusai Denshin Denwa Co Ltd | Dokikenpahoshiki |
-
1983
- 1983-11-02 JP JP20644683A patent/JPS6097759A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148959A (ja) * | 1974-10-25 | 1976-04-27 | Kokusai Denshin Denwa Co Ltd | Dokikenpahoshiki |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6097759A (ja) | 1985-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613974A (en) | Method and system for modulating a carrier signal | |
| US4628271A (en) | Differential phase shift keying demodulator | |
| US4831338A (en) | Synchronizing clock signal generator | |
| JPH069359B2 (ja) | 位相変調データ復調装置 | |
| US4628282A (en) | Clock generator for digital demodulators | |
| EP0484914A2 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JPH0449822B2 (ja) | ||
| EP0259867A2 (en) | Demodulator for psk-modulated signals | |
| JPH0471381B2 (ja) | ||
| JPH0428185B2 (ja) | ||
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| CA1283956C (en) | Clock synchronizing circuit including a voltage controlled oscillator | |
| JPH10164153A (ja) | パケットｆｓｋ受信機用クロック再生回路 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JP3134442B2 (ja) | 復調装置 | |
| JPS6097760A (ja) | 復調装置 | |
| JPS62232204A (ja) | 周波数変調信号用復調器 | |
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPS6217308B2 (ja) | ||
| JPS6028352A (ja) | 符号識別器 | |
| JPS6217307B2 (ja) | ||
| JPS60251740A (ja) | タイミング同期回路 | |
| JPS64859B2 (ja) | ||
| JPS628863B2 (ja) |