JPS64859B2 - - Google Patents
Info
- Publication number
- JPS64859B2 JPS64859B2 JP57199235A JP19923582A JPS64859B2 JP S64859 B2 JPS64859 B2 JP S64859B2 JP 57199235 A JP57199235 A JP 57199235A JP 19923582 A JP19923582 A JP 19923582A JP S64859 B2 JPS64859 B2 JP S64859B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- digital signal
- amplitude
- bit synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、符号間干渉のあるデータ波形に対し
て同期するビツト同期回路に関し、特に、バース
ト的な信号の受信に適するビツト同期回路に関す
るものである。
て同期するビツト同期回路に関し、特に、バース
ト的な信号の受信に適するビツト同期回路に関す
るものである。
従来、データ信号を受信するときのビツト同期
方式としては、一般に、受信データを比較してデ
イジタル波形に変換したものについて信号変化点
を基準にしてビツト同期する方法でクロツクパル
スを得ていた。しかしながら、送信波形の帯域制
限あるいは伝送路の特性のために、受信波形の符
号間干渉がかなり大きくなり、例えば“0001000”
のデータに対して“１”を表わす波形が十分な振
幅が得られない場合には、比較してデイジタル波
形に変換した結果の信号変化点にもジツタが大き
い事、あるいは振幅不十分なために雑音等の影響
も受け易く再生したクロツクパルスの位相面を誤
修正してしまうために再生クロツクにジツタが発
生し、受信信号を再生処理する上で問題になつて
いた。このために、従来方式としてはビツト同期
の同期ひき込みにかかる時定数を符号間干渉に影
響しない程に長く選んでいたが、バースト信号の
様に短時間で同期する必要のある場合には欠点に
なつていた。
方式としては、一般に、受信データを比較してデ
イジタル波形に変換したものについて信号変化点
を基準にしてビツト同期する方法でクロツクパル
スを得ていた。しかしながら、送信波形の帯域制
限あるいは伝送路の特性のために、受信波形の符
号間干渉がかなり大きくなり、例えば“0001000”
のデータに対して“１”を表わす波形が十分な振
幅が得られない場合には、比較してデイジタル波
形に変換した結果の信号変化点にもジツタが大き
い事、あるいは振幅不十分なために雑音等の影響
も受け易く再生したクロツクパルスの位相面を誤
修正してしまうために再生クロツクにジツタが発
生し、受信信号を再生処理する上で問題になつて
いた。このために、従来方式としてはビツト同期
の同期ひき込みにかかる時定数を符号間干渉に影
響しない程に長く選んでいたが、バースト信号の
様に短時間で同期する必要のある場合には欠点に
なつていた。
本発明はこの様な従来の問題を解決する為にな
されたものであり、従つて本発明の目的は、受信
信号の波形の傾きが十分な場合にのみ生じた受信
信号のデイジタル波形変化を位相情報と見なして
ビツト同期する方法により、符号間干渉の影響を
受けず、従つて同期ひき込み時間も短くてすむよ
うにして、バースト信号受信時のビツト同期に適
した新規なビツト同期回路を提供することにあ
る。
されたものであり、従つて本発明の目的は、受信
信号の波形の傾きが十分な場合にのみ生じた受信
信号のデイジタル波形変化を位相情報と見なして
ビツト同期する方法により、符号間干渉の影響を
受けず、従つて同期ひき込み時間も短くてすむよ
うにして、バースト信号受信時のビツト同期に適
した新規なビツト同期回路を提供することにあ
る。
上記目的を達成する為に、本発明に係るビツト
同期回路は、受信信号をデイジタル信号に変換す
る第１の比較器と、前記受信信号を微分する微分
回路と、前記微分回路の出力の振幅を予め定めら
れた基準電圧と比較することにより該出力の振幅
が十分な値か否かを判断する判断回路とを設けて
構成され、前記判断回路により前記微分回路の出
力の振幅が十分と判断されたときに限り前記変換
したデイジタル信号の変化点に対してビツト同期
する事を特徴とする。
同期回路は、受信信号をデイジタル信号に変換す
る第１の比較器と、前記受信信号を微分する微分
回路と、前記微分回路の出力の振幅を予め定めら
れた基準電圧と比較することにより該出力の振幅
が十分な値か否かを判断する判断回路とを設けて
構成され、前記判断回路により前記微分回路の出
力の振幅が十分と判断されたときに限り前記変換
したデイジタル信号の変化点に対してビツト同期
する事を特徴とする。
以下本発明をその好ましい一実施例について図
面を参照しながら詳細に説明する。
面を参照しながら詳細に説明する。
第１図は本発明の一実施例を示すブロツク構成
図である。
図である。
第１図において、参照番号１は入力信号inをデ
イジタル信号に変換する第１の比較器を示し、該
比較器１の出力Ｘ１の信号変化点に対してデイジ
タル微分回路２で微小な幅のパルスＸ２を得てい
る。回路３は微分回路であり、回路６は微分回路
３の微分出力Ｘ３の振幅を判断する判断回路であ
る。該判断回路６の判断結果Ｘ６が立ち上ると
AND回路７のゲートが開き、デイジタル微分回
路２の出力Ｘ２の入力に対して、Ｘ７を出力し、
カウンタ８をリセツトする。カウンタ８は高速パ
ルスHを分周してデータ速度と同じ周波数の再生
クロツクCLK１を得ているが、出力Ｘ７により
位相同期される。再生クロツクCLK１は更に
PLLループ回路９により更に安定した再生クロ
ツクCLK２を得るために使われる。
イジタル信号に変換する第１の比較器を示し、該
比較器１の出力Ｘ１の信号変化点に対してデイジ
タル微分回路２で微小な幅のパルスＸ２を得てい
る。回路３は微分回路であり、回路６は微分回路
３の微分出力Ｘ３の振幅を判断する判断回路であ
る。該判断回路６の判断結果Ｘ６が立ち上ると
AND回路７のゲートが開き、デイジタル微分回
路２の出力Ｘ２の入力に対して、Ｘ７を出力し、
カウンタ８をリセツトする。カウンタ８は高速パ
ルスHを分周してデータ速度と同じ周波数の再生
クロツクCLK１を得ているが、出力Ｘ７により
位相同期される。再生クロツクCLK１は更に
PLLループ回路９により更に安定した再生クロ
ツクCLK２を得るために使われる。
第２図に第１図の回路構成の動作タイムチヤー
トを示す。次に第２図を参照して第１図に示した
回路構成の動作について説明する。
トを示す。次に第２図を参照して第１図に示した
回路構成の動作について説明する。
入力信号inは第２図に示す様に符号間干渉を受
けた波形が時間ｔ１〜ｔ７について“0111010”
と送られてきたものとする。Ｘ３がその微分波形
である。送信側あるいは伝送路の帯域制限のため
に、時間ｔ４〜ｔ７の区間では入力信号波形inの
振幅はあまり大きくなれず、従つて、この区間の
信号波形より位相情報を得るには波形歪み、ある
いは雑音の影響を受け易いため、再生クロツクの
ジツタを増大させてしまう。
けた波形が時間ｔ１〜ｔ７について“0111010”
と送られてきたものとする。Ｘ３がその微分波形
である。送信側あるいは伝送路の帯域制限のため
に、時間ｔ４〜ｔ７の区間では入力信号波形inの
振幅はあまり大きくなれず、従つて、この区間の
信号波形より位相情報を得るには波形歪み、ある
いは雑音の影響を受け易いため、再生クロツクの
ジツタを増大させてしまう。
そこでまず、微分回路３の微分出力Ｘ３の波形
の振幅が十分か否かを判断するために、微分出力
Ｘ３が判断回路６へ入力される。判断回路６で
は、例えば整流器等により構成された振幅測定回
路４により微分出力Ｘ３の絶対値Ｘ４が出力さ
れ、該絶対値出力Ｘ４が第２の比較器５により
Vc2の基準比較値に対して比較される。判断回路
６の出力Ｘ６（即ち比較器５の出力）は積分回路
１４により波形応答について調べられ、その結果
によつて基準比較値Vc2が可変する。即ち、出力
Ｘ６に“０”状態が続くときには、基準電圧値
Vc2を下げる方向へ働く。このときには入力信号
inの時間変化が少なくなつたときであり、基準電
圧値Vc2をやや下げて判断結果Ｘ６を“１”にす
る確率を増やしている。
の振幅が十分か否かを判断するために、微分出力
Ｘ３が判断回路６へ入力される。判断回路６で
は、例えば整流器等により構成された振幅測定回
路４により微分出力Ｘ３の絶対値Ｘ４が出力さ
れ、該絶対値出力Ｘ４が第２の比較器５により
Vc2の基準比較値に対して比較される。判断回路
６の出力Ｘ６（即ち比較器５の出力）は積分回路
１４により波形応答について調べられ、その結果
によつて基準比較値Vc2が可変する。即ち、出力
Ｘ６に“０”状態が続くときには、基準電圧値
Vc2を下げる方向へ働く。このときには入力信号
inの時間変化が少なくなつたときであり、基準電
圧値Vc2をやや下げて判断結果Ｘ６を“１”にす
る確率を増やしている。
他方、受信信号inの波形は第１の比較器１によ
りデイジタル出力波形Ｘ１に変換された後に、デ
イジタル微分回路２により出力Ｘ１の変化点に対
してパルスＸ２を出力しているが、回路２では時
定数Ｒ１Ｃ１を小さく選び、出力Ｘ１と出力Ｘ１
をわずかだけ遅延した結果を排他的OR回路１３
へ入力して出力パルスＸ２を得ている。パルスＸ
２のうち、入力信号inの波形の信号変化が十分な
ものについては、判断回路出力Ｘ６が1/2上る
ためにAND回路７のゲートが開かれ、AND回路
７により選択して出力される。AND回路７の出
力Ｘ７に対してカウンタ８は位相同期され、出力
にビツト同期のとれたクロツクパルスCLK１を
出力する。クロツクパルスCLK１になお残る瞬
時的な雑音によるジツタに対してはPLLループ
回路９により更に抑圧して再生クロツクCLK２
を得ている。PLLループ回路９は、位相比較器
１０、低域通過フイルタ１１、電圧制御発振器１
２により構成される。ここで、フイルタ１１のカ
ツトオフは符号間干渉による影響を考えない分だ
け帯域を広くする事が出来るために、ループの引
き込み特性を早くする事が出来る。
りデイジタル出力波形Ｘ１に変換された後に、デ
イジタル微分回路２により出力Ｘ１の変化点に対
してパルスＸ２を出力しているが、回路２では時
定数Ｒ１Ｃ１を小さく選び、出力Ｘ１と出力Ｘ１
をわずかだけ遅延した結果を排他的OR回路１３
へ入力して出力パルスＸ２を得ている。パルスＸ
２のうち、入力信号inの波形の信号変化が十分な
ものについては、判断回路出力Ｘ６が1/2上る
ためにAND回路７のゲートが開かれ、AND回路
７により選択して出力される。AND回路７の出
力Ｘ７に対してカウンタ８は位相同期され、出力
にビツト同期のとれたクロツクパルスCLK１を
出力する。クロツクパルスCLK１になお残る瞬
時的な雑音によるジツタに対してはPLLループ
回路９により更に抑圧して再生クロツクCLK２
を得ている。PLLループ回路９は、位相比較器
１０、低域通過フイルタ１１、電圧制御発振器１
２により構成される。ここで、フイルタ１１のカ
ツトオフは符号間干渉による影響を考えない分だ
け帯域を広くする事が出来るために、ループの引
き込み特性を早くする事が出来る。
以上の説明の中で判断回路６について、積分回
路１４による帰還を設けたのは次の理由による。
即ち、入力信号inに信号変化が少なくなり、位相
情報を得るチヤンスがなくなつて来たときに、ク
ロツクCLK１の自走状態が非常に長く続くと、
クロツクCLK１の位相が理想状態から離れてい
く。これを防ぐために比較器５の入力側基準電圧
値Vc2を可変にして出力Ｘ７の発生を容易にして
いる。尚、入力信号inに振幅変化の大きい信号パ
ターンの生起確率が十分あるならば、積分回路１
４による帰還操作は必要ない。
路１４による帰還を設けたのは次の理由による。
即ち、入力信号inに信号変化が少なくなり、位相
情報を得るチヤンスがなくなつて来たときに、ク
ロツクCLK１の自走状態が非常に長く続くと、
クロツクCLK１の位相が理想状態から離れてい
く。これを防ぐために比較器５の入力側基準電圧
値Vc2を可変にして出力Ｘ７の発生を容易にして
いる。尚、入力信号inに振幅変化の大きい信号パ
ターンの生起確率が十分あるならば、積分回路１
４による帰還操作は必要ない。
第１図の具体例では入力信号inに信号変化が少
ない場合にも、高速クロツクHの安定度が十分な
ものを使えば（例えば、水晶振動子等を使つた発
振）、再生クロツクCLK１は安定しているのでク
ロツクCLK１に同期している再生クロツクCLK
２も入力信号inに対して同期はずれを起す心配が
ない。
ない場合にも、高速クロツクHの安定度が十分な
ものを使えば（例えば、水晶振動子等を使つた発
振）、再生クロツクCLK１は安定しているのでク
ロツクCLK１に同期している再生クロツクCLK
２も入力信号inに対して同期はずれを起す心配が
ない。
以上本発明の構成及び作用をその良好な一実施
例について説明したが、これは単なる例示的なも
のであり、ここで説明された実施例によつてのみ
本願発明が限定されるものではなく、その範囲内
において種々の変形、変更を含むことは勿論であ
る。
例について説明したが、これは単なる例示的なも
のであり、ここで説明された実施例によつてのみ
本願発明が限定されるものではなく、その範囲内
において種々の変形、変更を含むことは勿論であ
る。
以上説明した様に、本発明によれば、十分な傾
きを持つた波形のみから位相情報を抽出してビツ
ト同期を行つているために、再生クロツクに符号
間干渉のための位相誤修正が含まれない。この結
果として、再生クロツクのひき込み時定数を小さ
く選ぶ事が出来てバースト信号の受信にも適して
いる。
きを持つた波形のみから位相情報を抽出してビツ
ト同期を行つているために、再生クロツクに符号
間干渉のための位相誤修正が含まれない。この結
果として、再生クロツクのひき込み時定数を小さ
く選ぶ事が出来てバースト信号の受信にも適して
いる。
第１図は本発明に係るビツト同期回路の具体的
一実施例を示すブロツク構成図、第２図は第１図
の構成を説明する為の動作波形図である。 １，５……比較回路、２……デイジタル微分回
路、３……微分回路、４……振幅測定回路、６…
…判断回路、７……AND回路、８……カウンタ、
９……PLLループ回路、１０……位相比較器、
１１……低域通過フイルタ、１２……電圧制御発
振器、１３……排他的OR回路、１４……積分回
路。
一実施例を示すブロツク構成図、第２図は第１図
の構成を説明する為の動作波形図である。 １，５……比較回路、２……デイジタル微分回
路、３……微分回路、４……振幅測定回路、６…
…判断回路、７……AND回路、８……カウンタ、
９……PLLループ回路、１０……位相比較器、
１１……低域通過フイルタ、１２……電圧制御発
振器、１３……排他的OR回路、１４……積分回
路。
Claims (1)
- 【特許請求の範囲】 １ 受信信号をデイジタル信号に変換する第１の
比較器と、前記受信信号を微分する微分回路と、
前記微分回路の出力の振幅を予め定められた電圧
と比較することによつて十分な値か否かを判断す
る判断回路とを設け、前記判断回路により前記微
分回路の出力の振幅が十分と判断されたときに限
り前記変換したデイジタル信号の変化点に対して
ビツト同期する事を特徴としたビツト同期回路。 ２ 前記デイジタル信号の変化点で微小な幅のパ
ルスを発生させるデイジタル微分回路を設け、該
デイジタル微分回路の出力を前記判断回路出力と
共にAND回路へ入力し、前記AND回路の出力に
より、高速パルスを分周して前記デイジタル信号
の速度と同じ周波数のパルス列を発生している分
周器をリセツトする様に構成し、前記分周器出力
について位相同期ループ回路を用いて同期する事
により、前記位相同期ループ回路から前記デイジ
タル信号にビツト同期したパルス列を得る事を更
に特徴とする特許請求の範囲１項記載のビツト同
期回路。 ３ 前記判断回路として、前記微分回路出力の振
幅の絶対値を求める振幅測定回路を設け、前記振
幅測定回路の出力を第２の比較回路により比較し
て判断結果として出力する様に構成し、前記第２
の比較回路の応答出力に０状態が続くときには前
記第２の比較回路の比較基準電圧を下げるように
したことを更に特徴とする特許請求の範囲第１項
又は第２項記載のビツト同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57199235A JPS5989052A (ja) | 1982-11-12 | 1982-11-12 | ビツト同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57199235A JPS5989052A (ja) | 1982-11-12 | 1982-11-12 | ビツト同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5989052A JPS5989052A (ja) | 1984-05-23 |
| JPS64859B2 true JPS64859B2 (ja) | 1989-01-09 |
Family
ID=16404401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57199235A Granted JPS5989052A (ja) | 1982-11-12 | 1982-11-12 | ビツト同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989052A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH063904B2 (ja) * | 1986-05-28 | 1994-01-12 | シャープ株式会社 | クロック信号再生回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923496B2 (ja) * | 1977-08-25 | 1984-06-02 | 富士通株式会社 | タイミング抽出方式 |
-
1982
- 1982-11-12 JP JP57199235A patent/JPS5989052A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5989052A (ja) | 1984-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316966B1 (en) | Apparatus and method for servo-controlled self-centering phase detector | |
| KR970003097B1 (ko) | 다단 제어구조를 갖는 고속 비트동기 장치 | |
| US5012494A (en) | Method and apparatus for clock recovery and data retiming for random NRZ data | |
| CA1070395A (en) | Versatile phase-locked loop phase detector | |
| JP2003526984A (ja) | データクロックト回復回路 | |
| JPS6145645A (ja) | タイミング制御回路およびタイミング再生回路 | |
| US5550878A (en) | Phase comparator | |
| US4580278A (en) | Read clock producing system | |
| US4831338A (en) | Synchronizing clock signal generator | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| JP2613256B2 (ja) | ディジタル復調装置 | |
| US4628271A (en) | Differential phase shift keying demodulator | |
| US4672329A (en) | Clock generator for digital demodulators | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| JPS64859B2 (ja) | ||
| US5612938A (en) | Correcting recorded marks and land lengths taken from an optical disk | |
| US6066970A (en) | Circuit for producing clock pulses from an inputted base band signal | |
| JPH0896516A (ja) | クロック発生装置 | |
| JPS5829113A (ja) | デジタル信号処理装置の同期回路 | |
| JP3309498B2 (ja) | ディジタルクロック再生装置 | |
| JPS6058620B2 (ja) | 位相同期回路 | |
| JPH0247653Y2 (ja) | ||
| JPS6247030B2 (ja) | ||
| JPH05135510A (ja) | 情報処理システム |