JPS6145645A - タイミング制御回路およびタイミング再生回路 - Google Patents

タイミング制御回路およびタイミング再生回路

Info

Publication number
JPS6145645A
JPS6145645A JP60123468A JP12346885A JPS6145645A JP S6145645 A JPS6145645 A JP S6145645A JP 60123468 A JP60123468 A JP 60123468A JP 12346885 A JP12346885 A JP 12346885A JP S6145645 A JPS6145645 A JP S6145645A
Authority
JP
Japan
Prior art keywords
timing
signal
data signal
circuit
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60123468A
Other languages
English (en)
Inventor
ステイーブン・ウイツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of JPS6145645A publication Critical patent/JPS6145645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタイミング制御回路およびタイミング再生回路
に関する。特にディジタル信号のタイミングの制御に関
する。
〔概要〕
本発明は、入力データ信号から抽出されたタイミング信
号または局所クロック信号により上記入力データ信号の
タイミングを制御するタイミング制御回路またはタイミ
ング再生回路において、ゲート回路および負帰還回路を
用いて、上記入力データ信号の位相を上記タイミング信
号により制御することにより、 遅延線を用いずに、タイミング抽出回路または局所クロ
ック信号と入力データ信号との位相差による影響を除去
するものである。
〔従来の技術〕
ディジタル信号の伝送、記憶または処理を行うには、時
間軸上の所定の信号位置にデータ要素が発生しているか
否かという信号フォーマントを利用するのが最も一般的
である。データ要素としては、ディジタル値またはディ
ジクル値の変化のどちらを用いることもできる。信号と
しては、例えばパルスやパルスの遷移を用いることがで
きる。
時間軸上の信号位置は、規則的なりロック信号を参照し
て、またはこのクロック信号との位相関係により定義さ
れる。通常は自己クロック信号フォーマットが用いられ
る。自己クロック信号フォーマントでは、外部クロック
信号に従うのではなく、データ信号シーケンス自体にク
ロック信号を含んでいる。
ディジタル信号により伝達されたデータ情報を正しく抽
出するためには、クロック信号とデータ信号との位相関
係が正確であることが基本となる。
しかし、伝送中にこの位相関係が劣化し、ディジタル信
号の形状および強度が劣化する。信号の劣化は、主に、
伝送チャネルの雑音、分散および帯域幅の制限によって
生じる。したがって、処理、誤り訂正、または特に長距
離通信装置の場合には中継器または再生器から送出する
前に、信号を再生する必要がある。
従来は、入力データ信号シーケンスからクロック信号を
抽出して正しい信号タイミングを再生し、適当なゲート
回路を用いて、再生されたクロック信号をデータ信号の
クロック信号として供給する。
クロック信号の抽出方法としては、例えば、適当なフィ
ルタを用いた受動抽出方法や、電圧制御発振器を用いた
位相ロックループによる能動抽出方法等の種々の方法が
ある。
中継器のタイミング再生回路については、ローゼンハー
グ（Ｒ，Ｌ、Ｒｏｓｅｎｂｅｒｇ　）等により、［表面
音響波フィルタを用いた光フアイバ中継伝送装置（Ｏｐ
ｔｉｃａｌ　Ｆｉｂｅｒ　Ｒｅｐｅａｔｅｒｅｄ　Ｔｒ
ａｎｓｍｉｓｓｉｏｎ　Ｓｙｓ−ｔｅｍｓ　Ｕｔｉｌｉ
ｚｉｎｇ　ＳＩＶ　Ｆｉｌｔｅｒｓ）　Ｊ　、ＩＥＥＥ
超音波シンポジウム１９８２年会報（Ｐｒｏｃ、ＩＥＥ
Ｅ　ＵｌｔｒａｓｏｎｉｃｓＳｙｍｐｏｓｉｕｍ　１９
８２）第１巻第２３８−２４６頁に、その要求される特
性および解決法について総括的に説明されている。
〔発明が解決しようとすする問題点〕
データ信号に関連する正しい位相をゲート回路に供給す
るためには、クロック抽出回路の信号遅延を相殺する必
要がある。従来は、クロック抽出回路の信号遅延を相殺
するために、クロック抽出とゲート回路との間に同軸ケ
ーブル等の遅延線を挿゛大していた。しかし、クロック
抽出回路内での遅延はその回路毎に異なるため、回路製
造時にその回路に合わせて別々に遅延線を調節する必要
があった。これは、製造時間がかかり、製造コストが高
く、しかも短時間の温度変化による影響や、経年変化に
よる長時間変化等による影響を除去できない欠点があっ
た。
本発明は、以上の問題点を解決し、回路毎に遅延線を調
節する必要のないタイミング制御回路を提供することを
目的とする。さらに、ディジタル信号用の改良されたタ
イミング再生回路を提供することを目的とする。
〔問題点を解決するための手段］ 本発明の第一の発明はタイミング再生回路であり、入力
されたタイミング信号の位相を調節する位相調節手段と
、この位相調節手段の出力信号により入力データ信号（
φｉ）の位相を制御し、タイミング再生された出力デー
タ信号（φ０）を出力するゲート回路と、上記位相調節
手段を制御し、上記入力データ信号（φｉ）と上記出力
データ信号（φ０）との相対的な位相差に基づいて上記
位相調節手段を制御する負帰還回路とを備えたことを特
徴とする。タイミング信号と出力データ信号との位相差
は、入力データ信号き出力データ信号との位相差を検出
することよにり、容易に測定できる。
帰還回路は参照信号に応答できることが望ましい。
タイミング信号は規則正しいクロック信号であり、入力
データ信号から抽出してもよく、入力データ信号と独立
にタイミング制御回路の内部で局所的に発生させてもよ
い。
本発明の第二の発明はタイミング再生回路であり、入力
データ信号から抽出したタイミング信号を用いて入力デ
ータ信号のタイミング制御を行う。
すなわち、タイミング信号を抽出するタイミング抽出回
路と、このタイミング抽出回路の出力したタイミング信
号の位相を調節する位相調節手段と、この位相調節手段
の出力信号により入力データ信号（φｉ）の位相を制御
し、タイミング再生された°出力データ信号（φ０）を
出力するゲート回路と、上記位相ｍ節手段を制御し、上
記入力データ信号（φｉ）と上記出力データ信号（φ０
）との相対的な位相差に基づいて上記位相調節手段を制
御する負帰還回路とを備えたことを特徴とする。
クロック信号を抽出するには、例えば表面音響波フィル
タのような、ディジタル信号のクロック信号成分を分離
できるフィルタを用いた受動素子を用いてもよく、また
、例えばディジタル信号のクロック信号成分に同期して
種々の周波数で発振する位相ロックループのような、能
動素子を用いてもよい。
タイミング信号は、入力データ信号と位相の異なる第二
のディジタル信号のシーケンス、すなわち出力データ信
号から抽出してもよい。
入力データ信号と、クロック信号またはタイミング再生
された出力データ信号との相対的なタイミングまたは位
相差は、位相検出器により検出される。位相検出器とし
ては従来用いられているものを用いることができる。た
だし、通常は、出力データ信号の位相が入力データ信号
の位相に対して相対的に遅延し、この順序が変化しない
ので、位相検出器の検出する位相角を、通常の２πラジ
アンに制限せず、４πラジアンの範囲の位相で動作する
ように設定できる。。
参照信号は制御された電流源または電圧源により供給さ
れる。しかし、参照信号の少なくとも一つの成分が入力
デヒータ信号から生成されることが望ましい。これは、
例えば遅延時間が任意に一定の遅延線を用い、入力デー
タ信号とこの信号を遅延させたものとを位相検出器に入
力し、位相検出器の出力信号を積分して参照信号を得る
ことができる。
〔作用〕
本発明のタイミング制御回路およびタイミング再生回路
は、入力データ信号とタイミング信号との位相差を積分
し、この値をフィードパ・ツクしてタイミング信号の位
相を制御する。これにより、入力データ信号とタイミン
グ信号との位相差を所定の値に保つことができる。本発
明は、特に入力デ°−タ信号からタイミング信号を抽出
して、これにより入力データ信号のタイミングを制御す
るタイミング再生回路に適するが、入力データ信号から
タイミング信号を抽出するのではなく、局所クロ、ツタ
信号を用いて入力データ信号のタイミングを調節するこ
ともできる。
〔実施例〕
第１図は本発明の第一の発明実施例タイミング制御回路
のブロック構成図である。
タイミング制御回路１は入力データ信号φｉのタイミン
グ再生を行う。ここで、入力データ信号φｉはノンリタ
ーンゼロ（以下ｒＮＲＺＪという）二値ディジタル信号
である。タイミング制御回路１は、タイミング再生を行
うゲート回路２０、参照電圧Ｖ　ｒ　ｅ　ｆを出力する
電源８および負帰還回路を備えている。負帰還回路には
、位相検出器３０、積分器３５、比較器５０、帰還増幅
器５５および移相器６０が含まれている。
ゲート回路２０は、入力信号の立ち上がりでトリガがか
けられるＤ型フリップフロップである。このゲート回路
２０のデータ入力端子りは入力端子１０に接続され、デ
ィジタルの入力信号φｉが入力される。ゲート回路２０
のデータ出力端子Ｑは出力端子４０に接続され、タイミ
ング再生された出力データ信号を出力する。
入力端子１０および出力端子４０は、それぞれ位相検出
器３０の入力端子３１および３２に接続される。位相検
出器３０の出力端子３３は、積分器３５０入力端子に接
続される。積分器３５は、位相検出器３０の出力端子３
３から出力された位相誤り信号を時間積分し、比較器５
０の第一の入力端子５１に電圧Ｖ□、を供給する。
比較器５０の第二の入力端子５２には、電源８からの参
照電圧Ｖ　ｒｅｆが供給される。比較器５０の出力端子
５３から出力された信号は、帰還増幅器５５で増幅され
、移相器６０の制御入力端子６２に供給される。
移相器６０の信号入力端子６１には、クロック信号入力
端子７０から、規則正しいクロック信号が供給される。
このクロック信号の周波数は、入力端子１゜に供給され
た入力データ信号φｉのビットセル速度゛の二倍に対応
している。このクロック信号は、移相器６０を経由して
ゲート回路２０のクロック入力端子ＣＫに入力され、入
力データ信号φｉの出力タイミングを調節する。
位相検出器３０、積分器３５、比較器５０、帰還増幅器
５５および移相器６０は負帰還回路を形成し、クロック
信号とあらかじめ定められた位相関係でタイミング再生
されたＮＲＺ信号を、出力データ信号φ。とじて出力す
る。
タイミング制御回路１は、入力データ信号φ。
の位相を、クロック信号に同期させることができる。Ｎ
ＲＺ二値信号である入力データ信号φｉは、必要な場合
にはレベル判定回路を通過した信号であり、入力端子１
０を経由して、ゲート回路２０のデータ入力端子りおよ
び位相検出器３０の入力端子３１に供給される。クロッ
ク信号は、電圧により制御された移相器６０を経由して
ゲート回路２０のクロック入力に供給され、データ信号
のタイミングを調節する。移相器６０によるクロック信
号の移相量は、比較器５０の出力電圧により制御される
。比較器５０の出力電圧は、比較器５０の二つの入力端
子に供給された電圧Ｖ　ｖ＋ｔｒおよび参照電圧Ｖｒａ
ｆＯ差により決定される。
比較器５０に入力される電圧Ｖ　ｗ　ｍ　ｒは、位相検
出器３０からの移相誤り出力を積分器３５で時間積分す
ることにより得られる。移相誤り出力の瞬間値は、入力
データ信号φｉと出力データ信号φ。との移相差に比例
する。
第２図は位相検出器の回路図を示す。
位相検出器３０は、交差接続された一対のＯＲ／ＮＯＲ
論理回路で構成された、−ａ的なセント・リセットフリ
ップフロップを備えている。位相検出器３０の入力端子
３１はセント端子であり、タイミング再生されていない
入力データ信号φｉの立ち上がりで、このフリップフロ
ップをセントする。
これにより位相検出器３０の出力端子３３が高電位とな
る。入力端子３２はリセット端子であり、タイミング再
生された出力データ信号φ０の立ち上がりで、出力端子
３３を低電位とする。二つのＯＲ／ＮＯＲ論理回路の交
差接続は、セット信号またはリセット端子の最後に入力
された信号に対応したレベルに出力端子３３を保持する
。
第３図は本発明の第二の発明実施例タイミング再生回路
のブロック構成図である。
本実施例はＮＲＺ二値ディジタル信号のためのタイミン
グ再生回路である。本実施例は、タイミング抽出回路２
およびタイミング制御回路ｌを備えている。
タイミング抽出回路２は入力端子１０’を備え、この入
力端子１０’　は、タイミング制御回路１の入力端子１
０に直接に接続され、非線形回路９０の入力に接続され
る。非線形回路９０はＮＲＺ信号をその遅延した信号と
乗算する二乗回路であり、クロック周波数を再生する。
この非線形回路９０は隣接するスペクトル成分の周波数
も再生するので、高Ｑ値の受動フィルタ９２により、望
ましくないスペクトル成分をすべて除去する。これによ
り、比較的スペクトルが純粋なりロック信号を得ること
ができる。
スペクトルの純粋なりロック信号を得るためには、帯域
幅のできるだけ狭いフィルタが必要であるが、受信した
ＮＲＺ信号のクロック周波数のわずかの変化を調節しよ
うとすれば、広い帯域幅が必要になるという両立しない
問題点がある。この問題点は、Ｑ値が５０ないし２００
、望ましくは１５０程度の表面音響波（ＳＡＷ）フィル
タを用いることにより解決できることが公知である。特
性的に同等の他のフィルタ、例えばＲ−Ｌ−Ｃフィルタ
または水晶フィルタでも、表面音響波フィルタの代わり
に用いることができる。
受動フィルタ９２の出力は、増幅器９４で増幅されてタ
イミング制御回路１のクロック信号入力端子７０に供給
される。
タイミング制御回路１は、本発明の第一の発明の詳細な
説明したタイミング制御回路１と実質的に同じである。
ここでは特に、参照電圧Ｖ４ｆを出力する電源８の望ま
しい回路配列を詳細に示す。電源８は、位相検出器８０
、遅延線８４および積分器８５を備えている。電源８は
、タイミング制御回路１０入力端子ｌＯに供給される入
力データ信号、す°なわちＮＲＺ二値信号のシーケンス
から、参照電圧Ｖ　ｒａｆを出力する。位相検出器８０
の一方の入力端子８１には、タイミング制御回路１の入
力端子１０に供給された入力データ信号が、そのまま直
接に供給される。位相検出器８０の他方の入力端子８２
には、入力データ信号φｉが遅延して入力される。
遅延線８４の遅延量を任意に選択できる。遅延線８４に
より入力データ信号φｉを遅延させたことにより、位相
検出器８０が位相誤り信号を出力端子８３から出力する
。この出力を積分器で時間積分することにより、安定な
直流値の参照電圧Ｖ　ｒａｆが得られる。遅延線８４は
、位相検出器８０の二つの入力端子８１．８２に入力さ
れるＮＲＺ信号を、入力データ信号φｉのシーケンスと
は無関係な一定の位相関係に保つ。このため、位相検出
器８０の出力は入力データ信号φｉのすべての遷移に対
して同じ電圧を出力する。ＮＲＺ信号では、すべての遷
移が多数のピットセル時間にランダムに発生する。した
がって、積分時間を十分に長くとり、積分器８５の出力
が統計的に平衡な状態になるまで十分な数のビットにわ
たって積分することにより、積分器８５の出力が実質的
に一定の直流電圧とすることができる。
この直流電圧を参照電圧Ｖ　ｒｌｌｆとし、差動増幅器
５６の反転入力に供給する。差動増幅器５６は、比較器
５０および帰還増幅器５５が連結されたものである。タ
イミング制御回路１では、位相器６０から出力されたク
ロック信号を、ゲート回路２０のクロック入力ＧＫに供
給する前に、増幅器６５でさらにもう一度増幅する。
電源８内に、温度の変動、部品の経年変化等により影響
を除去するための手段を備え、これによりクロック信号
と入力データ信号との位相関係を所定の値に保つことも
できる。このような手段は電子回路により容易に実施で
きる。
本実施例のタイミング再生回路の動作を理解するため、
ディジタルデータ信号のタイミング再生に必要な問題を
簡単に説明する。
第４図に示すように、送信器３０１から伝送チャネル３
０２を経由して中継器３０３にディジタル情報を゛伝送
しているとする。このとき、二値信号、すなわちパルス
または二値ディジットに対応する遷移を含んだ信号が、
クロック信号に関連して定義されている時間軸上の位置
と相対的な位置だけでなく、その強度も劣化することが
ある。このような劣化を引き起こす原因としては、雑音
、分散および伝送チャネル上の帯域幅の制限等がある。
これらの劣化を観測するために通常用いられる技術は、
「アイダイアグラム」と呼ばれる方法であり、信号の強
度およびタイミングの余裕（マージン）を図形的に示す
。アイダイアグラムは、例えばオシロスコープで、デー
タの流れで生じる可能性のあるすべてのパルスシーケン
スを重ね合わせることにより得られる。送信器３０１か
ら出力される信号のアイの水平開口は、第５図Ｆａ）に
示すように、遷移の間の最も短い周期に対応する。これ
に対して、最大の垂直幅は、パルスの高さに対応する。
第５図（ｂｌに示すように、中継器３０３で実際に観測
されるアイ開口は、水平および垂直の双方向の大きさが
上述の劣化により減少する。垂直方向の開口の減少は信
号強度の損失により生じ、水平方向の開口はジッタ、す
なわち時間軸上の位置がずれたパルスによる。実際に観
測されるアイ開口は、どのような条件の存在の下でも、
その部分には信号が軌道を形成することのできない境界
を示す。
アイ開口が大きくなるほど信号の劣化が小さい。
受信信号を再伝送または処理するため、中継器３０３は
観測された信号を再生する必要がある。第６図に示した
ように、レベル判定回路を用いて信号の論理レベルを判
定することにより、信号強度の不明確さを除去できる。
レベル判定回路の出力した信号は、論理レベルが十分に
定義されているが、遷移のタイミングはまだ十分には定
義されてない。
データ信号に対してクロック信号がずれていると、その
アイパターンは第５図（ｂ）に示すようになり、データ
検出の誤りの原因となる。したがって、このような誤り
を防ぐように、ディジタル二値信号のタイミング再生を
行う必要がある。
上述のように、クロック信号はタイミング抽出図゛路２
により再生される。ＮＲＺ信号からクロック信号の周波
数を非常に正確に再生することは可能であるが、クロッ
ク信号とデータ信号との正しい位相関係は抽出の過程で
失われてしまう。従来のタイミング再生回路では、タイ
ミング抽出回路２の出力とタイミング再生を行うゲート
回路２０との間に固定遅延線を挿入し、これにより正し
い位相関係を確立していた。タイミング抽出回路２によ
り生じる位相遅延は、この回路を構成する素子の精度に
決定的に依存するので、従来はそれぞれの回路を製造す
るときに遅延線を個々に調整する必要があり、製造に時
間カンかかり製造コストが高価であった。さらに、一度
設置すると遅延量を変化させることができず、素子の経
年変化や、温度変化等による短時間変化による影響を除
去することができなかった。このような変化は、アイ開
口の中心からクロック信号の位置を移動させる傾向があ
り、特性劣化の原因となる。
本発明で用いられたタイミング制御回路は、以上の問題
を、負帰還回路を用いて解決する。負帰還回路は、既に
述べたように、回路の動作に短時間変化または長時間変
化が生じても、クロック信号とデータ信号との位相関係
を、参照電圧Ｖｒ、ｆにより選択される所望の位相関係
に保つ。
本発明の第二の発明実施例タイミング再生回路では、遅
延線８４による遅延量を基本的には任意に選択できるが
、送信側が出力したビット周期またはクロック速度（Ｎ
ＲＺ信号の場合には両者は等しい）に等しい遅延量を選
択することが便利である。このような遅延量にすること
により、クロック信号が入力データ信号φｉからπラジ
アン遅れたときに電圧■ｖ□と参照電圧Ｖ□、とが等し
くなるように設定することができ、特に回路構成を簡単
にできる。したがって、クロック信号は、他の参照電圧
を用いなくとも、正確にアイ開口の中心で、ゲート回路
２０のデータ入力端子りに入力された入力データ信号φ
ｉをデータ出力端子Ｑへ出力するトリガとなる。
従来技術と比較して、遅延線８４により生じる信号遅延
は、タイミング抽出回路２による総位相遅延量と整合さ
せる必要はなく、製造が容易になりしかも製造コストを
削減できる。
位相検出器３０および８０、積分器３５および８５は、
それぞれ同一の回路構成であることが望ましく、同一集
積回路チップに配置することが望ましい。
同一集積回路チップに配置されている場合には、温度変
化等の環境変化があっても両者の回路に同じ影響が生じ
る。この影響はクロック信号のタイミングに対して反対
の効果を生じるので、負帰還回路により両者の影響が相
殺される。
タイミング制御回路１の負帰還回路は、通常は、例えば
タイミング抽出回路２の応答時間に比較して、比較的低
速で動作するように選択される。処理速度が５６５Ｍｂ
ｉ　をへの場合に、以下のような帯域幅の回路素子を用
いて満足できる結果が得られた。
移相器６０は、ＮＲＺ信号のビットセル周波数の二倍の
クロック周波数までの周波数に対して、低域伝達応答を
有していた。低域通過特性ではなく、クロック周波数を
ほぼその、中心とする帯域通過特性でも本発明を同様に
実施できる。
移相器６００制御応答帯域幅は、約５０ｋｌＬｚで１０
ないし１００ｋＨｚの間の値が通していた。
帰還増幅器５５および差動増幅器５６は１０ｋＨｚのオ
ーダの帯域幅であり、積分器３５は１０ｋＨｚのオーダ
の帯域幅であった。
これらを満足する回路素子を用いた場合には、タイミン
グ制御回路１は、１７７２以上の周波数ではシックの利
得がほとんどなく、これ以下の周波数ではジッタを制限
できた。ここでｆ、、は負帰還回路の自然共振周波数で
ある。ジッタ利得が小さいことは、５０台以上の中継器
および再生器を連結する長距離通信の場合に非常に重要
である。
第７図は本発明応用例情報伝送装置のプロ・ツク構成図
である。
本発明タイミング制御装置は、ジッタ利得が小さいこと
から、参照電圧Ｖ、、、を利用して低速でクロック速度
の位相変調を施し、監視または制御のための情報の送出
や、遠隔地の中継器からの信号の受信に用いることもで
きる。海底中継器からの制御情報に位相変調を施す技術
は、例えば、公開されたヨーロッパ特許出願第８１３０
２３８１．９号［ディジタル伝送装置のまたはこれに関
連した改良（Ｉｍｐｒｏｖｅｍｅｎｔｓ　ｉｎ　ｏｒ　
Ｒｅｌａｔｉｎｇ　ｔｏ　Ｄｉｇｉｔａｌ　Ｔｒａｎｓ
−＋ｌ１ｉｓｓｉｏｎ　Ｓｙｓｔｅｍ）　Ｊ　　（出願
人ポストオフィス）に開示されている。
本発明によるタイミング再生回路を用いた情報伝送装置
１００は、第一のデータ路１０１、この第一のデータ路
１０１に平行な第二のデータ路１０２、位相検出器３０
、負帰還回路２００および位相器６０を備えている。位
相検出器３０の入力端子３１．３２にデータ信号Ｄ＋お
よびＤ２が入力される。
情報伝送装置１００では、例えば伝送され局所的に生成
された擬ランダムピットシーケンスのような、通常の識
別できるデータ信号シーケンスを、負帰還回路により同
期化する。これは、本来の位相に同期させてもよく、相
対的に遅延した位相に同期させてもよい。位相器６０は
、上述のように、位相検出器３０が出力した位相誤り信
号により制御される。
〔発明の効果〕
以上説明したように、本発明のタイミング制御回路およ
びタイミング再生回路は、遅延線を用いずにデータ信号
のタイミングを制御できる。したがって、遅延線による
遅延量を調節する必要がなく、製造が容易で、製造コス
トを削減できる効果がある。さらに、本発明のタイミン
グ制御回路およびタイミング再生回路は、経時変化や温
度変化等の短時間変化の影響を受けにくいので、メンテ
ナンスが容易になる効果がある。
【図面の簡単な説明】
第１図は本発明の第一の発明実施例タイミング制御回路
のブロック構成図。 第２図は位相検出器の回路図。 第３図は本発明の第二の発明実施例タイミング再生回路
のブロック構成図。 第４図はデータ伝送の説明図。 第５図はアイダイアグラムを示す図。 第６図はアイダイアグラムの変化を示す図。 第７図は本発明応用例情報伝送装置のブロック構成図。 １・・・タイミング制御回路、２・・・タイミング抽出
回路、８・・・電源、１０・・・入力端子、２０・・・
ゲート回路、３０・・・位相検出器、３５・・・積分器
、４０・・・出力端子、５゜・・・比較器、５５・・・
帰還増幅器、５６・・・差動増幅器、６０・・・移相器
、６５・・・増幅器、７０・・・クロック信号入力端子
、８０・・・位相検出器、８４・・・遅延線、８５・・
・積分器、９０・・・非線形回路、９２・・・受動フィ
ルタ、９４・・・増幅器、１００・・・情報伝送装置、
２００・・・負帰還回路。

Claims (16)

    【特許請求の範囲】
  1. （１）入力されたタイミング信号の位相を調節する位相
    調節手段（６０）と、 この位相調節手段の出力信号により入力データ信号（φ
    ＿ｉ）の位相を制御し、タイミング再生された出力デー
    タ信号（φ＿０）を出力するゲート回路と、 上記位相調節手段を制御し、上記入力データ信号（φ＿
    ｉ）と上記出力データ信号（φ＿０）との相対的な位相
    差に基づいて上記位相調節手段を制御する負帰還回路と を備えたタイミング制御回路。
  2. （２）タイミング信号を抽出するタイミング抽出回路（
    ２）と、 このタイミング抽出回路の出力したタイミング信号の位
    相を調節する位相調節手段（６０）と、この位相調節手
    段の出力信号により入力データ信号（φ＿ｉ）の位相を
    制御し、タイミング再生された出力データ信号（φ＿０
    ）を出力するゲート回路と、 上記位相調節手段を制御し、上記入力データ信号（φ＿
    ｉ）と上記出力データ信号（φ＿０）との相対的な位相
    差に基づいて上記位相調節手段を制御する負帰還回路と を備えたタイミング再生回路。
  3. （３）負帰還回路は、入力データ信号と出力データ信号
    との位相差を参照信号と比較する比較器を含む特許請求
    の範囲第（２）項に記載のタイミング再生回路。
  4. （４）負帰還回路は、入力データ信号および出力データ
    信号の相対タイミングに応答する構成である特許請求の
    範囲第（２）項または第（３）項に記載のタイミング再
    生回路。
  5. （５）タイミング抽出回路は入力データ信号（φ＿ｉ）
    からタイミング信号を抽出する構成である特許請求の範
    囲第（２）項ないし第（４）項のいずれかに記載のタイ
    ミング再生回路。
  6. （６）タイミング信号は規則正しいクロック信号である
    特許請求の範囲第（２）項ないし第（５）項のいずれか
    に記載のタイミング再生回路。
  7. （７）タイミング抽出回路は、入力データ信号からクロ
    ック信号を抽出する受動回路（９０、９２）を含む特許
    請求の範囲第（６）項に記載のタイミング再生回路。
  8. （８）受動回路は、非線形回路（９０）と、高Ｑ値のフ
    ィルタ回路（９２）とを含む特許請求の範囲第（７）項
    に記載のタイミング再生回路。
  9. （９）フィルタ回路は表面音響フィルタ回路である特許
    請求の範囲第（８）項に記載のタイミング再生回路。
  10. （１０）フィルタ回路は、そのＱ値が実質的に５０ない
    し２００である特許請求の範囲第（８）項または第（９
    ）項に記載のタイミング再生回路。
  11. （１１）タイミング抽出回路は、入力データ信号からク
    ロック信号を抽出する能動回路を含む特許請求の範囲第
    （６）項に記載のタイミング再生回路。
  12. （１２）能動回路は位相ロックループである特許請求の
    範囲第（１１）項に記載のタイミング再生回路。
  13. （１３）帰還回路は、参照信号（Ｖ＿ｒ＿ｅ＿ｆ）を入
    力データ信号およびまたは出力データ信号から導き出す
    手段を含む特許請求の範囲第（４）項に記載のタイミン
    グ再生回路。
  14. （１４）帰還回路は、参照信号に情報信号を付加し、出
    力データ信号（φ＿０）のタイミングを位相変調する手
    段を含む特許請求の範囲第（４）項に記載のタイミング
    再生回路。
  15. （１５）情報信号は、信号再生器に対する問い合わせお
    よびまたは監視およびまたは制御情報である特許請求の
    範囲第（１４）項に記載のタイミング再生回路。
  16. （１６）入力データ信号はノンリターンゼロ符号である
    特許請求の範囲第（２）項に記載のタイミング再生回路
    。
JP60123468A 1984-06-07 1985-06-06 タイミング制御回路およびタイミング再生回路 Pending JPS6145645A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8414517 1984-06-07
GB848414517A GB8414517D0 (en) 1984-06-07 1984-06-07 Signal timing circuits

Publications (1)

Publication Number Publication Date
JPS6145645A true JPS6145645A (ja) 1986-03-05

Family

ID=10562059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60123468A Pending JPS6145645A (ja) 1984-06-07 1985-06-06 タイミング制御回路およびタイミング再生回路

Country Status (7)

Country Link
US (1) US4881243A (ja)
EP (1) EP0168943B1 (ja)
JP (1) JPS6145645A (ja)
AT (1) ATE46414T1 (ja)
CA (1) CA1265849A (ja)
DE (1) DE3573052D1 (ja)
GB (1) GB8414517D0 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK163397C (da) * 1988-06-24 1992-07-13 Nordiske Kabel Traad Fremgangsmaade ved regulering af en taktgenerators fase i forhold til et datasignal
US5052026A (en) * 1989-02-07 1991-09-24 Harris Corporation Bit synchronizer for short duration burst communications
US4980898A (en) * 1989-08-08 1990-12-25 Siemens-Pacesetter, Inc. Self-oscillating burst mode transmitter with integral number of periods
US5090025A (en) * 1990-07-24 1992-02-18 Proteon, Inc. Token ring synchronization
US5148113A (en) * 1990-11-29 1992-09-15 Northern Telecom Ltd. Clock phase alignment
US5689692A (en) * 1992-12-23 1997-11-18 Honeywell Inc. Method and apparatus for decoding an encoded NRZ signal
CA2132442C (en) * 1993-01-22 1999-02-23 Seizo Nakamura Instantaneous phase detecting circuit and clock recovery signal generating circuit incorporated in differential demodulator
JP2561037B2 (ja) * 1994-08-30 1996-12-04 日本電気株式会社 クロック信号分配回路
US6334219B1 (en) 1994-09-26 2001-12-25 Adc Telecommunications Inc. Channel selection for a hybrid fiber coax network
US7280564B1 (en) 1995-02-06 2007-10-09 Adc Telecommunications, Inc. Synchronization techniques in multipoint-to-point communication using orthgonal frequency division multiplexing
USRE42236E1 (en) 1995-02-06 2011-03-22 Adc Telecommunications, Inc. Multiuse subcarriers in multipoint-to-point communication using orthogonal frequency division multiplexing
EP1122650A3 (en) * 1996-01-24 2002-01-16 ADC Telecommunications, Inc. Communication system with multicarrier telephony transport
US6081550A (en) * 1997-02-26 2000-06-27 Alcatel Method of testing clock paths and network elements for carrying out the method
US6028898A (en) * 1997-04-24 2000-02-22 Nortel Networks Corporation Signal regenerator
JP2000106565A (ja) * 1998-07-31 2000-04-11 Nec Eng Ltd バス接続拡張方式におけるネットワーク同期および無瞬断クロック切替方式
US6316966B1 (en) 1999-07-16 2001-11-13 Conexant Systems, Inc. Apparatus and method for servo-controlled self-centering phase detector
US7263151B2 (en) * 2002-03-04 2007-08-28 Broadcom Corporation High frequency loss of signal detector
DE10354818B3 (de) * 2003-11-24 2005-02-17 Infineon Technologies Ag Taktsignsal-Ein-/Ausgabevorrichtung, insbesondere zur Korrektur von Taktsignalen
US8451883B1 (en) * 2009-12-03 2013-05-28 Altera Corporation On-chip full eye viewer architecture
US8744012B1 (en) 2012-02-08 2014-06-03 Altera Corporation On-chip eye viewer architecture for highspeed transceivers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209252A (ja) * 1982-05-31 1983-12-06 Nec Corp 符号識別再生回路
JPS59119521A (ja) * 1982-12-27 1984-07-10 Hitachi Ltd デ−タ再生装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546383A (en) * 1968-07-05 1970-12-08 Itt Repeater terminal
US3617774A (en) * 1970-03-04 1971-11-02 Ibm Automatic phase control circuit
FR2098925A5 (ja) * 1970-07-31 1972-03-10 Trt Telecom Radio Electr
US3781470A (en) * 1971-10-27 1973-12-25 Tektronix Inc Phase control system for signal conditioning circuits
GB1425572A (en) * 1972-03-14 1976-02-18 Post Office Digital signal regenerators
US3984777A (en) * 1973-04-20 1976-10-05 Nippon Electric Company, Ltd. Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave
DE2331601C2 (de) * 1973-06-20 1975-08-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur phasenregelung eines Taktsignals
US3908091A (en) * 1974-02-13 1975-09-23 Gte Automatic Electric Lab Inc Dial pulse correction circuit for telephone signaling system
NL7408243A (nl) * 1974-06-20 1975-12-23 Philips Nv Transmissiesysteem voor pulssignalen van vaste klokfrequentie.
US3986126A (en) * 1975-05-15 1976-10-12 International Business Machines Corporation Serial pulse-code-modulated retiming system
US3992581A (en) * 1975-09-02 1976-11-16 Sperry Rand Corporation Phase locked loop NRZ data repeater
FR2473235A1 (fr) * 1980-01-08 1981-07-10 Schirlin Marcel Dispositif de restitution de signal de rythme pour systeme de synchronisation maitre-esclave, notamment pour systeme de synchronisation d'un reseau de telecommunications par voies numeriques
US4384358A (en) * 1980-01-28 1983-05-17 Nippon Electric Co., Ltd. Space-diversity broad-band digital radio receiver
DE3017237C2 (de) * 1980-05-06 1985-05-02 ANT Nachrichtentechnik GmbH, 7150 Backnang Schaltungsanordnung zur Taktrückgewinnung mit einer Phasenregelschleife (PLL)
DE3167165D1 (en) * 1980-06-16 1984-12-20 Post Office Digital transmission systems
US4385396A (en) * 1981-06-05 1983-05-24 Phillips Petroleum Company NRZ Digital data recovery

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209252A (ja) * 1982-05-31 1983-12-06 Nec Corp 符号識別再生回路
JPS59119521A (ja) * 1982-12-27 1984-07-10 Hitachi Ltd デ−タ再生装置

Also Published As

Publication number Publication date
CA1265849A (en) 1990-02-13
GB8414517D0 (en) 1984-07-11
EP0168943B1 (en) 1989-09-13
US4881243A (en) 1989-11-14
EP0168943A1 (en) 1986-01-22
DE3573052D1 (en) 1989-10-19
ATE46414T1 (de) 1989-09-15

Similar Documents

Publication Publication Date Title
JPS6145645A (ja) タイミング制御回路およびタイミング再生回路
US6316966B1 (en) Apparatus and method for servo-controlled self-centering phase detector
CA1070395A (en) Versatile phase-locked loop phase detector
US4742532A (en) High speed binary data communication system
US4535459A (en) Signal detection apparatus
US5012494A (en) Method and apparatus for clock recovery and data retiming for random NRZ data
US5903605A (en) Jitter detection method and apparatus
US4449102A (en) Adaptive threshold circuit
EP0412427A2 (en) Sample-and-hold digital phase-locked loop for ASK signals
TWI405447B (zh) Clock data recovery device
US4215430A (en) Fast synchronization circuit for phase locked looped decoder
US3818347A (en) Receiver for amplitude modulated quadrature carrier signals
CA2045166A1 (en) Method and apparatus for clock recovery in digital communication systems
EP0342010B1 (en) Digital signal regenerator
US4933959A (en) Tracking bit synchronizer
US8208596B2 (en) System and method for implementing a dual-mode PLL to support a data transmission procedure
US4752942A (en) Method and circuitry for extracting clock signal from received biphase modulated signal
JP3351407B2 (ja) 光受信器用ｃｄｒ回路
US4847874A (en) Clock recovery system for digital data
EP1006660B1 (en) Clock reproduction and identification apparatus
JPS63167542A (ja) 位相ロックループ
JPS63114412A (ja) 位相弁別器
JP4312163B2 (ja) クロック及びデータ再生回路
CN100555931C (zh) 调节信号采样点的装置、系统和方法
US5058131A (en) Transmitting high-bandwidth signals on coaxial cable