KR910000645B1 - 디지탈정보 재생장치 - Google Patents

디지탈정보 재생장치 Download PDF

Info

Publication number
KR910000645B1
KR910000645B1 KR1019870000992A KR870000992A KR910000645B1 KR 910000645 B1 KR910000645 B1 KR 910000645B1 KR 1019870000992 A KR1019870000992 A KR 1019870000992A KR 870000992 A KR870000992 A KR 870000992A KR 910000645 B1 KR910000645 B1 KR 910000645B1
Authority
KR
South Korea
Prior art keywords
signal
control means
threshold
digital
control
Prior art date
Application number
KR1019870000992A
Other languages
English (en)
Other versions
KR870008306A (ko
Inventor
싱이찌 다나까
도시까즈 고오도
도오루 구시사까
Original Assignee
미쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61026408A external-priority patent/JPH0777385B2/ja
Priority claimed from JP3232186A external-priority patent/JPH0634307B2/ja
Priority claimed from JP26799486A external-priority patent/JPH0682494B2/ja
Application filed by 미쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 미쯔시다덴기산교 가부시기가이샤
Publication of KR870008306A publication Critical patent/KR870008306A/ko
Application granted granted Critical
Publication of KR910000645B1 publication Critical patent/KR910000645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

디지탈정보 재생장치
제1도는 본 발명의 바람직한 실시예의 블록도.
제2도는 제1도의 실시예에 있어서의 각 부분의 신호파형도.
제3도는 본 발명의 다른 실시예의 블록도
제4도는 기록매체의 서식을 표시한 개념도.
제5도는 본 발명의 또 다른예의 실시예의 블록도.
제6도는 제5도의 실시예에 있어서의 임계치제어루우프의 이득 특성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 비교기 2 : 위상비교기
3 : 전압제어발진기 4 : D플립플롭
5 : 트랜스퍼게이트 6 : 전압원
7 : 저항 8, 9 : 저역통과필터
10 : 차동증폭기 11 : 가변이득증폭기
12 : 클록추출회로 13 : 필터
20 : 갭 21 : SYNC신호
22 : ID영역 23 : 데이터영역
30 : 적분기 32 : 차동증폭기
40 : 제1위상비교기 41 : 제2위상비교기
42 : 가산기 44 : 차동증폭기
45 : 저역통과필터 50 : 제어기
본 발명은, 대역이 제한된 전송로를 통과한 디지탈신호로부터 정보를 판독하는 디지탈정보 재생장치, 특히 상기 디지탈신호를 정확하게 판독할 수 있도록 파형정형장치의 임계치를 제어할 수 있는 디지탈정보 재생장치에 관한 것이다.
최근, 디지탈신호를 고전송레이트로 전송 혹은 고밀도로 기록하기 위하여, 디지탈 신호를 기저(基底) 대역에서 전송 혹은 기록하는 디지탈 변조가 잘 사용된다. 이와같이 기저대역에서 전송하는 경우에는, 일반적으로 전송로는 직류를 포함하는 저주파까지 전송할 필요가 있으며, 또 전송로에서 둔화된 파형을 소정의 임계치로 파형정형할 필요가 있다.
그런데, 회로의 온도드리프트나 기록매체의 불균일성등에 의해서 입력신호에 저주파잡음이 혼입하기 쉽기 때문에 최적의 임계치가 드리프트된다고 하는 문제가 있다. 그리하여, 이와같은 저주파잡음에 의한 임계치의 드리프트의 영향을 제거하기 위하여 이 임계치를 최적의 값으로 제어하는 방법이 이미 공지되어 있다.
전송되는 신호가 직류까지 변조되지 않도록, 소위 DC프리의 변조방식에 의하여 변조된 채널코우드신호의 경우에는, 전송된 입력신호를 파형정형한 정형신호의 직류치가 소정의 값으로 되게 임계치를 제어하므로서 최적의 임계치를 얻을 수 있다. 이와같이 해서 임계치를 제어하는 파형정형장치는 예를들면 일본국 특개소 57-78611호 공보로 이미 개시되어 있다.
이와같은 종래의 파형정형장치에서는, 입력신호가 DC프리의 변조방식에 의해서 변조된 채널코우드신호가 아닐때에는 임계치를 최적하게 제어하는 것이 불가능하였다. 예를들면, 최근의 자기디스트 장치등에서 잘 사용하게된 2-7 코우드변조라 호칭되는 변조방식에서는 변조된 채널오쿠드신호의 DC성분을 변동하기 때문에, 상기한 바와같은 방법으로는 임계치를 최적하게 제어하는 것이 불가능하였다. DC프리가 아닌 변조방식에 의해서 변조된 채널코우드신호에 대해서도, 이 채널코우드신호로부터 추출된 판독클록을 참조하므로서 임계치의 오차를 검출하고, 이에 의해서 임계치를 최적하게 제어하는 일이 가능하다. 이와같이해서 임계치를 제어하는 파형정형장치로서, 예를들면, 입력신호를 파형정형한 정형신호의 상승에지와 판독클록의 위상차 및 하강에지와 판독클록의 위상차와의 차에 대응해서 임계치를 제어하는 파형정형장치가 일본국 특개소 59-113529호 공보로 이미 개시되어 있다.
그러나 상기한 바와같이, 판독클록을 참조하여 임계치의 오차를 검출하는 방법에서는, 펄스폭이 판독클록의 주기의 정수배의 길이만큼 변화하도록 임계치가 어긋났을 경우에는, 그와같이 펄스폭이 변화한 신호가 본래의 신호와 동일한 것으로 오인하는 일이있다.
그 경우에는, 임계치가 그와같은 정확하지 않은 값으로 제어되는 의사로크(疑似lock)의 상태로 빠지게 된다.
본 발명의 목적은, 변조방식이 DC프리인지 아닌지에 상관없이, 변조된 채널코우드신호를 파형정형하기 위한 임계치를 최적하게 제어할 수 있고, 또 임계치의 제어가 의사로크하지 않도록 할 수 있는 디지탈정보 재생장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 입력신호를 파형정형할 때의 임계치를 제어하는 임계치 제어수단을 가지며, 이 임계치 제어수단은, 입력신호로부터 추출한 판독클록을 참조해서 상기 임계치를 제어하는 제1의 제어수단과, 상기 입력신호를 파형정형한 후의 정형신호의 직류성분이 소정의 값으로 되게 상기 파형정형의 임계치를 제어하는 제2의 제어수단이 협력작용해서 임계치를 제어하도록 구성한 것이다.
상기 구성에 의해서, 제1제어수단은, 입력신호가 직류성분이 변동하게 되는 변조방식에 의해서 변조되게된 신호라도 임계치를 최적하게 제어할 수 있고, 제2의 제어수단은 제1의 제어수단이 의사로크되는 것을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예에 대해서 첨부도면을 참조하면서 상세히 설명한다.
제1도에 있어서, 비교기(1)에는 대역이 제한된 전송로에 의해서 파형이 둔화된 디지탈신호가 입력된다.
상기 전송로란, 통신에서의 전송로라도 좋고, 기록재생계라도 좋다.
여기서는, 기록재생계의 경우를 예로들어서 설명한다. 비교기(1)는 상기 입력신호를 파형정형해서 정형신호를 출력한다. 클록추출회로(12)는 이 정형신호로부터 판독클록을 추출한다. 클록추출회로(12)는, 위상비교기(2), 필터(13) 및 전압제어발진기(3)로 이루어지는 PLL루우프에 의해 구성된다. D-플립플롭(4)은, 이 정형신호를 상기 판독클록에 동기해서 래치한다. 이와같이해서 D-플립플롭(4)으로부터 출력되는 동기화된 판독신호는, 기록매체에 기록되어 있는 본래의 신호와 같은 것으로 된다. 판독신호와 판독클록은 제어기(50)에 보내게 된다. 제어기(50)는 모우드 선택신호를 트랜스퍼게이트(5)에 부여한다. 모우드선택신호가 "H"상태일 때, 트랜스퍼게이트(5)는 판독신호를 통과시킨다. 저역통과필터(8) 및 (9)는 정형신호 및 판독신호로부터 각각 저역성분을 추출한다. 차동증폭기(10)는 이들 저역성분의 차를 검출하고, 가변이득증폭기(11)는 이 차를 증폭해서 비교기(1)의 임계치에 귀환한다.
이와같이, 판독클록을 참조해서 임계치를 최적치로 제어하는 제어루우프는 제1의 제어수단을 구성한다.
다음에 제2도의 신호파형도를 참조하면서 상기 제1의 제어수단의 동작을 더욱 상세하게 설명한다.
제2도에 있어서 (A)는 기록클록이다. (B)는 기록되는 본래의 디지탈신호로서, 기록클록(A)에 동기하고 있다. 신호(C), (D), (E), (F) 및 (G)는 각각 제1도의 점(c), (d), (e), (f) 및 (g)에 있어서의 신호를 표시하는 것이다. 디지탈신호(B)를 기록해서 이것을 재생하면, 일반적으로 재생신호는 (C)와 같이 둔화된 것으로 된다.
이 재생신호(C)의 최적의 임계치를 (S1)이라 하면, 이 임계치(S1)로 재생신호(C)를 파형정형하여 얻게되는 정형신호(D)는 디지탈신호(B)와 동일한 파형으로 된다. 클록추출회로(12)는, 이 정형신호(D)로부터 판독클록(F)을 추출한다. 이 판독클록(F)은, 기록클록(A)에 대해서 실질적으로 반대상(相)이 된다. D플립플롭(4)에 의해서 정형신호(D)를 판독클록(F)으로 동기화해서 얻게되는 판독신호(G)는, 정형신호(D)를 지연시킨 것과 등가(等價)가 된다. 따라서, 저역통과 필터(8) 및 (9)의 출력은 서로 차가 없어진다. 그런데, 임계치가 최적의 임계치(S1)보다도 높은 임계치(S2)로 되었다고 하면, 비교기(1)로부터 출력되는 정형신호는 도면의 (E)에 표시한 바와같이, 듀리비가 디지탈신호(B)보다도 작아진다. 임계치의 오차가 판독에러를 발생시킬 정도로 크지 않을 때에는, 이 정형신호(E)를 판독클록(F)으로 동기화하면, 임계치(S1)의 경우와 마찬가지로 판독신호(G)를 얻게 된다. 따라서, 이 경우에는 저역통과필터(8)의 출력은 저역통과필터(9)의 출력보다도 작아져서, 비교기(1)의 임계치는 마이너스방향으로 변화할려고 한다. 이와같이 해서 비교기(1)의 임계치는 부(負)귀환 제어된다.
제1의 제어수단에 의해서 임계치의 제어를 행하는 본 발명의 다른 실시예를 제3도에 표시한다. 제1의 위상비교기(40) 및 제2의 위상비교기(41)는, 비교기(1)로부터 출력되는 정형신호의 상승에지 및 하강에지를 각각 전압제어발진기(3)로부터 출력되는 판독클록과 위상 비교한다. 가산기(42)는 제1의 위상비교기(40) 및 제2의 위상비교기(41)의 출력을 가산한다. 이들 제1의 위상비교기(40), 제2의 위상비교기(41) 및 가산기(42)는 제1도의 위상비교기(2)와 등가이며, 필터(13) 및 전압제어발진기(3)와 함께 PLL루우프를 구성한다.
제1도의 경우와 마찬가지로 전압제어발진기(3)의 출력은 판독클록으로 된다. 만약 임계치가 높아졌다고 하면, 제2도의 정형신호(D)와 정형신호(E)를 비교하면 명백한 바와같이, 상승에지는 지연되고, 하강에지는 전진한다. 임계치가 낮아지면 그 반대이다. 그래서 차동증폭기(44)에 의해서 제1의 위상비교기(40)와 제2의 위상비교기(41)의 출력의 차를 취한다음, 저역통과필터(45)에 의해서 저주파성분을 추출하므로서 임계치의 오차를 검출할 수 있다. 이 오차를 귀환시키므로서 비교기(1)의 임계치를 제어할 수가 있다.
이상과 같이 판독클록을 참조하면, 입력신호의 본래의 신호가 DC프리가 아닌 변조방식에 의해서 변조된 채널코우드신호라도 임계치를 최적으로 제어할 수 있다. 그런데, 임계치가 최적치로부터 크게 어긋나서, 정형신호의 펄스폭이 본래의 디지탈신호에 비해서 1클록정도 변화하면, 판독에러가 발생하여 판독신호(G)의 펄스폭이 본래의 디지탈신호의 그것에 비해서 1클록 변화한 상태에서 임계치의 제어가 안정되게 된다. 이와같은 상태를 의사로크라 부르기로 한다. 한번 임계치가 정확한 값으로 제어되면, 이와같은 의사로크의 상태에 빠지는 일은 거의 없으나, 제어를 개시할 때에 이와같은 의사로크의 상태에 때때로 끌려들어가게 되는 것이 있다. 제1도의 실시예에서는, 이와같은 의사로크를 방지하기 위하여, 제어기(50)로부터의 모우드선택신호를 "L"로 해서 트랜스퍼게이트(5)를 고임피이던스상태로 한다. 저역통과필터(9)의 입력단자는 저항(7)을 개재해서 전압(V)의 전압원(6)에 접속되어 있으므로, 이 저역통과필터(9)는 이 전압(V)에 대응한 DC전압을 출력한다. 차동증폭기(10)는, 저역통과필터(8)의 출력을 상기 저역통과필터(9)가 출력하는 DC전압과 비교해서, 그 차를 임계치에 귀환시킨다. 따라서, 정형신호의 DC치가 소정의 값으로 되게 임계치는 끌려들어간다. 이 경우에 정형신호의 저주파성분이 DC전압(V)과 비교해서 임계치를 제어하는 폐루우프는 제2의 제어수단을 구성한다. 이 제2의 제어수단에 있어서는 의사로크는 하지 않으나, 반드시 임계치는 최적의 값으로 제어되지 않는다. 왜냐하면, 일반적으로 정보를 담당한 디지탈신호의 저주파성분이 항상 일정한 전압으로 된다고는 할 수 없기 때문이다. 그러나, DC치가 일정하고 저주파성분을 포함하지 않는 특수한 디지탈신호가 기록되어 있는 경우에는, 상기한 제2의 제어수단에 의해서 임계치를 최적한 값으로 끌어넣을 수가 있다.
다행히도 기록매체를 복수개의 섹터로 분할하여 정보를 기록하는 경우에는, 종종 데이터신호의 선두에 소정패턴의 반복신호가 기록된다.
클록추출회로의 동기를 행하기 때문이다. 그리하여, 이 반복신호를 SYNC신호라 호칭하는 것으로 한다. 이 SYNC신호부분에서는, 상기 제2의 제어수단에 의해서 임계치를 최적의 값으로 끌어넣는 일이 가능하다. 제4도에 그와 같은 서식의 일례를 도시한다. 동도면에 표시한 바와같이, 각 섹터는 번지등을 기록하는 ID영역(22)과, 기록해야 할 정보를 담당한 데이터 신호를 기록하는 데이터영역(23)을 포함하고, 각 영역은 갭(20)에 의해서 분리된다. 이들 영역에 ID신호 혹은 데이터 신호를 기록할 때에는, 이들 앞에 SYNC신호(21)를 부가하고, 이 SYNC신호(21)와 이에 계속되는 ID신호 혹은 데이터신호를 연속해서 기록한다. 이와같이해서 기록된 기록매체로부터 정보를 판독할 때에는, 먼저 모우드 선택신호를 "L"로해서 제2의 제어수단을 능동상태로 한다.
이때, 모우드선택신호에 의해서 가변이득증폭기(11)의 이득은 크게되어 있으며, 임계치의 제어루우프는 고속으로 응답할 수 있도록 되어있다. SYNC신호(21) 부분에 다다르면, 클록추출회로(12)의 PLL루우프와 임계치제어루우프는 신속히 끌려들어가고, SYNC신호(21)의 소정의 패턴이 제어기(50) 내부에서 검출된다. 그후, 제어기(50)에 의해 모우드선택신호를 "H"로하여 제1의 제어수단으로 임계치를 제어하면, 데이터신호 혹은 ID신호의 저주파성분이 변동하여도, 최적의 임계치로 정형신호를 얻을 수 있다. 또, 이때에는, 모우드선택신호에 의해서 가변이득증폭기(11)의 이득이 작은 상태로 절환되어 있으므로, 임계치는 잡음등의 영향을 잘 받지 않고, 안정적으로 정확한 정보를 판독하는 것이 가능하다.
제5도는, 입력신호의 본래의 신호가 DC치가 소정의 값이 되도록 제어하는 DC프리의 변조방식에 의해서 변조된 채널코우드신호에 대하여 유효한 것이다. 제5도에 있어서, 차동증폭기(10)는, 정형신호의 저주파성분을 추출한 저역통과필터(8)의 출력을, 판독신호의 저주파성분을 추출한 저역통과필터(9)의 출력과 비교해서 제1의 제어수단에서의 임계치의 오차검출을 행한다. 차동증폭기(32)는, 상기 저역통과필터(8)의 출력을 소정의 전압(V)과 비교해서 제2의 제어수단에서의 임계치의 오차검출을 행한다. 비교기(1)의 임계치는, 상기 제2의 제어수단에 있어서 검출된 임계치의 오차를 적분기(30)로 적분한 겻과, 제1의 제어수단에 있어서 검출된 임계치의 오차를 가산한 값에 대응해서 제어된다. 이때의 각 모우드의 제어루우프의 이득특성의 일례를 제6도에 표시한다. 제6도에서 (A)는 제1의 제어수단, (B)는 제2의 제어수단의 이득특성이다. 동도면에 표시한 바와같이 DC에 있어서는 제2의 제어수단이 지배적이며, 제1의 제어수단의 개(開) 루우프 이득이 0dB이 되는 교차주파수(fo)에 있어서는, 이 제1의 제어수단이 지배적으로 되게 구성된다. 이득특성(A)과 이득특성(B)이 교차하는 주파수를 (fc)라고하면 주파수(fc)로부터 주파수(fo)까지의 사이는 제1의 제어수단에 의해서 임계치가 제어되므로, 본래의 디지탈 신호가 이 대역의 주파수성분을 포함하고 있어도 항상 최적의 값으로 임계치를 제어할 수 있다. 또, (fc) 이하의 주파수 대역에서는, 제2의 제어수단이 지배적이므로, 제1의 제어수단에 의한 임계치제어가 어떠한 원인으로 의사로크되어도 그 상태가 장시간 지속하는 일은 없으며, 제2의 제어수단에 의해서 이 의사로크가 신속히 해소되고, 임계치는 정상적인 값으로 되돌려진다.
이상 설명한 바와같이, 본 발명에 의하면, 입력신호로부터 추출한 판독클록을 참조하므로서, 본래의 채널 코우드신호가 DC프리가 아니라도, 이것을 파형정형할때의 임계치를 최적으로 제어할 수 있고, 또, 이와같은 임계치제어루우프가 의사로크되기 쉽다고 하는 결점을, 제2의 제어수단에 의한 임계치제어를 병용하므로서 해소하는 것이다. 또, 모우드선택신호는 SYNC신호를 검출하여 제어하는 방법으로 한정되는 것은 아니고, 다른 여러가지의 방법으로 제어해도 되는 것은 말할 것도 없다.
또한, 상기 설명에 있어서, 제1의 제어수단이 의사로크되기 쉽다고 하는 결점은 상기 구성에 고유한 것은 아니고, 본질적으로는 판독클록을 참조하는데에 기인되는 것이다. 따라서, 상기 실시예에 있어서의 제1의 제어수단은, 그 바람직한 구성예를 표시한 것에 불과하며, 다른 어떠한 구성이라도 본 발명이 유효한 것은 명백하다.

Claims (9)

  1. 입력신호를 파형정형하기 위한 임계치를 제어하는 임계치 제어수단(제1도의 (4)~(11)(50), 제3도의 (6)(32)(40)(41)(44)(45)(50), 제5도의 (4)(6)(8)~ (10)(30)~(32)과, 이 임계치제어수단이 출력하는 임계치에 대응해서 상기 입력신호를 파형정형해서 재생디지탈신호를 출력하는 파형정형수단(1)과, 상기 입력신호로부터 데이터를 판독하기위한 클록을 추출하는 클록추출수단(제1도 및 제5도의 (12), 제13도의 (42), (13), (3))을 구비하고, 상기 임계치제어수단은, 상기 판독클록을 참조해서 재생디지탈신호로부터 임계치의 오차를 검출하고, 이 오차를 없애도록 임계치를 제어하는 제1의 제어수단(제1도의 (4)~(11), 제3도의 (40)(41)(44)(45), 제5도의 (4)(9)(10))과, 상기 재생디지탈신호의 DC성분이 소정의 값으로 되게하므로써 상기 제1제어수단과 협력작용하여 상기 임계치를 제어하는 제2의 제어수단(제1도의 (6)~(11), 제3도의 (6)(32)(45), 제5도의 (6)(8)(32)(30)으로 구성되는 것을 특징으로 하는 디지탈정보 재생장치.
  2. 제1항에 있어서, 상기 제1제어수단(4)~(11)은 재생 디지탈 신호를 판독클록으로 동기화해서 재생 디지탈 신호로부터 동기화된 신호를 발생하는 수단(4)과, 임계치를 제어하는 재생디지탈신호와 동기화된 신호 사이의 차신호를 발생하는 수단(10)을 가진 것을 특징으로 하는 디지탈정보 재생장치.
  3. 제1항에 있어서, 상기 제1제어수단(40)(41)(44)(45)은 재생디지탈 신호의 상승에지의 위상과 판독클록의 위상을 비교하는 제1위상 비교기(40)와, 재생디지탈 신호의 하강에지의 위상과 판독클록의 위상을 비교하는 제2위상 비교기(41)와, 임계치를 제어하기 위한 상기 제1 및 제2위상 비교기의 출력사이의 차신호를 발생하는 수단(44)을 가진 것을 특징으로 하는 디지탈정보 재생장치.
  4. 제3항에 있어서, 상기 클록추출수단(42)(13)(3)은, 상기 제1 및 제2의 위상 비교기의 출력을 실질적으로 가산하는 가산기(42)의 출력신호에 따라서 발진주파수가 제어되는 발진기(3)를 가지고 이루어진 것을 특징으로 하는 디지탈정보 재생장치.
  5. 제1항에 있어서, 임계치제어수단(4)~(11)(50) 및 (6)(32)(40)(41)(44) (45)(50)은, 임계치를 제어하기 위하여 상기 제2의 제어수단(6)~(11) 및 (6)(32) (45) 또는 상기 제1의 제어수단(4)~(11) 및 (40)(41)(44)(45) 중 어느 한쪽을 선택하는 선택수단(50)을 가지고 이루어진 것을 특징으로 하는 디지탈정보 재생장치.
  6. 제5항에 있어서, 상기 선택수단(50)은 모우드 선택신호에 의하여 입력신호의 정보를 담당한 부분에 앞서서 입력되는 소정패턴이 반복되는 헤더영역에서는 제2의 제어수단(6)~(11) 및 (6)(32)(45)을 선택하고, 상기 헤더영역의 입력신호를 파형정형한 재생디지탈신호로부터 상기 소정패턴을 인식한 후에는 상기 제1의 제어수단(4)~(11) 및 (40)(41)(44)(45)을 선택하도록 구성하는 것을 특징으로 하는 디지탈정보 재생장치.
  7. 제6항에 있어서, 선택수단(50)의 모우드선택신호에 의해서 상기 제2의 제어수단(6)~(11) 및 (6)(32)(45)은 제1의 제어수단(4)~(11) 및 (40)(41)(44)(45)보다도 응답이 신속하게 구성하는 것을 특징으로 하는 디지탈정보 재생장치.
  8. 제6항에 있어서, 그 출력단자가 저항기로 소정의 전압의 전압원에 접속되어 재생디지탈신호를 판독클록으로 동기화한 신호를 출력하는 3스테이트의 게이트(5)를 가지고, 상기 제1 및 제2의 제어수단(4)~(11) 및 (6)~(11)은 상기 재생디지탈신호와 상기 게이트로부터의 출력신호와의 차의 저역성분에 따라서 임계치를 제어하며, 상기 선택수단(50)은 상기 제1의 제어수단(4)~(11)을 선택할 때에는 상기 게이트(5)를 능동상태로하고 상기 제2의 제어수단(6)~(11)을 선택할 때에는 상기 게이트(5)를 고임피이던스상태로 하는 것을 특징으로 하는 디지탈정보 재생장치.
  9. 제1항에 있어서, 상기 제1 및 제2의 제어수단은 (4)(9)(10) 및 (6)(8)(32) (30) 동시에 동작하고, 직류에 있어서는 상기 제2의 제어수단(6)(8)(32)(30)이 상기 제1의 제어수단(4)(9)(10) 보다도 개루우프이득이 높게되어 제2의 제어수단이 지배적이며, 상기 제1의 제어수단의 개루우프이득이 1이되는 교차주파수에 있어서는 상기 제2의 제어수단의 개루우프이득은 1보다도 작게 되어 제1의 제어수단이 지배적으로 구성되는 것을 특징으로 하는 디지탈정보 재생장치.
KR1019870000992A 1986-02-07 1987-02-07 디지탈정보 재생장치 KR910000645B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP26408 1986-02-07
JP61-26408 1986-02-07
JP61026408A JPH0777385B2 (ja) 1986-02-07 1986-02-07 デイジタル情報再生装置
JP3232186A JPH0634307B2 (ja) 1986-02-17 1986-02-17 デイジタル情報再生装置
JP61-32321 1986-02-17
JP32321 1986-02-17
JP26799486A JPH0682494B2 (ja) 1986-11-11 1986-11-11 デイジタル情報再生装置
JP267994 1986-11-11
JP61-267994 1986-11-11

Publications (2)

Publication Number Publication Date
KR870008306A KR870008306A (ko) 1987-09-25
KR910000645B1 true KR910000645B1 (ko) 1991-01-31

Family

ID=27285389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000992A KR910000645B1 (ko) 1986-02-07 1987-02-07 디지탈정보 재생장치

Country Status (4)

Country Link
US (1) US4852126A (ko)
EP (1) EP0232181B1 (ko)
KR (1) KR910000645B1 (ko)
DE (1) DE3781698T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025456A (en) * 1989-02-02 1991-06-18 At&T Bell Laboratories Burst mode digital data receiver
JPH0812979B2 (ja) * 1989-11-21 1996-02-07 日本電気株式会社 自動利得制御装置
US5097486A (en) * 1990-07-31 1992-03-17 Ampex Corporation Pipelined decision feedback decoder
US5146476A (en) * 1990-12-03 1992-09-08 Reliance Comm/Tec Corporation High gain amplifier for reception of low level pulse code modulation nonreturn-to-zero signals
EP0531549B1 (en) * 1991-03-25 1997-09-10 Matsushita Electric Industrial Co., Ltd. Circuit for slicing data
US5295161A (en) * 1991-05-10 1994-03-15 International Business Machines Corporation Fiber optic amplifier with active elements feedback circuit
US5179577A (en) * 1991-06-06 1993-01-12 Digital Equipment Corporation Dynamic threshold data receiver for local area networks
US5204848A (en) * 1991-06-17 1993-04-20 International Business Machines Corporation Adjusting amplitude detection threshold by feeding back timing-data phase errors
JP2807362B2 (ja) * 1991-09-30 1998-10-08 株式会社東芝 情報再生装置
EP0594894B1 (en) * 1992-10-28 1999-03-31 Alcatel DC offset correction for direct-conversion TDMA receiver
GB2274759B (en) * 1993-02-02 1996-11-13 Nokia Mobile Phones Ltd Correction of D.C offset in received and demodulated radio signals
US5389839A (en) * 1993-03-03 1995-02-14 Motorola, Inc. Integratable DC blocking circuit
JP3184688B2 (ja) * 1993-12-10 2001-07-09 キヤノン株式会社 光学的情報再生装置
WO1999026290A1 (en) * 1997-11-13 1999-05-27 Seiko Epson Corporation Semiconductor integrated circuit, operating status detector, and electronic equipment
US6249556B1 (en) * 1998-05-27 2001-06-19 Intel Corporation Dynamic thresholding for input receivers
JP3502618B2 (ja) * 2001-07-19 2004-03-02 松下電器産業株式会社 位相同期ループ回路、及びデータ再生装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5125283B1 (ko) * 1971-04-30 1976-07-30
US4071829A (en) * 1976-11-09 1978-01-31 Harris Corporation Coherent phase detector using a frequency discriminator
US4191976A (en) * 1978-09-26 1980-03-04 Data General Corporation Circuit indicating phase relationship
CA1175919A (en) * 1980-02-20 1984-10-09 Toshitaka Tsuda Device for discriminating between two values of a signal with dc offset compensation
JPS5753809A (en) * 1980-09-16 1982-03-31 Toshiba Corp Waveform shaping circuit of digital signal processor
JPS5778611A (en) * 1980-10-31 1982-05-17 Matsushita Electric Ind Co Ltd Digital signal reproducing method
FR2497360A1 (fr) * 1980-12-31 1982-07-02 Schlumberger Prospection Mesure de phase et d'amplitude pour un systeme de diagraphie des proprietes dielectriques
JPS595740A (ja) * 1982-06-30 1984-01-12 Mitsubishi Electric Corp 波形整形回路
JPS59113529A (ja) * 1982-12-20 1984-06-30 Nec Corp 記憶装置の読出し回路
US4602374A (en) * 1984-02-27 1986-07-22 Nippon Telegraph & Telephone Public Corporation Multi-level decision circuit
JPS60260223A (ja) * 1984-06-06 1985-12-23 Matsushita Electric Ind Co Ltd 自動スライス回路
US4619002A (en) * 1984-07-02 1986-10-21 Motorola, Inc. Self-calibrating signal strength detector
US4625240A (en) * 1984-07-25 1986-11-25 Eeco, Inc. Adaptive automatic gain control

Also Published As

Publication number Publication date
EP0232181A3 (en) 1989-03-29
EP0232181A2 (en) 1987-08-12
DE3781698D1 (de) 1992-10-22
KR870008306A (ko) 1987-09-25
EP0232181B1 (en) 1992-09-16
DE3781698T2 (de) 1993-02-11
US4852126A (en) 1989-07-25

Similar Documents

Publication Publication Date Title
KR910000645B1 (ko) 디지탈정보 재생장치
US6154071A (en) PLL circuit
EP0455749B1 (en) Read channel detector for use in digital magnetic recording systems
KR950010327B1 (ko) 광자기 디스크의 정보 재생장치
JP2661062B2 (ja) データ再生装置
KR100221885B1 (ko) 클럭 추출 회로
US4912573A (en) Digital data reproducing apparatus having recording modulation mode detection
JP2800772B2 (ja) クロック抽出回路
KR0183662B1 (ko) 디지탈 기록재생장치에 있어서 재생신호검출회로
JP2675096B2 (ja) 再生信号補正方法
JPS6356871A (ja) デジタルデ−タ生成装置
JPH0682494B2 (ja) デイジタル情報再生装置
KR100226825B1 (ko) 데이터 복원장치
KR100197095B1 (ko) 디지탈 신호의 자기기록 재생장치
JPH09214893A (ja) ディジタルｐｌｌ回路
JPH0777385B2 (ja) デイジタル情報再生装置
JPH08180588A (ja) 再生データの抜き出し装置
JPH06338790A (ja) 同期クロック再生回路
JPH07296514A (ja) ディジタル信号再生装置
JPH07211010A (ja) クロック再生装置
JPH0727694B2 (ja) クロツク再生位相同期回路
JPS6062241A (ja) 位相制御回路
JPH08111070A (ja) 再生装置
JPS6222195B2 (ko)
JPH03253118A (ja) フェーズロックドループ回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19870207

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19870207

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19900430

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19901227

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19910424

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19910508

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19910508

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19940124

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19950128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19960126

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970227

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19980121

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19990123

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20000128

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20010126

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20020123

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20030123

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20040120

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20050121

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20050121

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee