JPH0634307B2 - デイジタル情報再生装置 - Google Patents

デイジタル情報再生装置

Info

Publication number
JPH0634307B2
JPH0634307B2 JP3232186A JP3232186A JPH0634307B2 JP H0634307 B2 JPH0634307 B2 JP H0634307B2 JP 3232186 A JP3232186 A JP 3232186A JP 3232186 A JP3232186 A JP 3232186A JP H0634307 B2 JPH0634307 B2 JP H0634307B2
Authority
JP
Japan
Prior art keywords
phase difference
signal
threshold value
falling
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3232186A
Other languages
English (en)
Other versions
JPS62189674A (ja
Inventor
伸一 田中
俊和 神門
徹 串阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3232186A priority Critical patent/JPH0634307B2/ja
Priority to US07/011,916 priority patent/US4852126A/en
Priority to DE8787301048T priority patent/DE3781698T2/de
Priority to EP87301048A priority patent/EP0232181B1/en
Priority to KR1019870000992A priority patent/KR910000645B1/ko
Publication of JPS62189674A publication Critical patent/JPS62189674A/ja
Publication of JPH0634307B2 publication Critical patent/JPH0634307B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、帯域の制限された伝送路を通過したディジタ
ル信号から情報を読み取るディジタル情報再生装置、特
に上記ディジタル信号を正しく読み取るように波形整形
手段の閾値を制御し得る情報再生装置に関するものであ
る。
従来の技術 近年、ディジタル信号を高密度で伝送あるいは記録する
ために、ディジタル信号を基底帯域で伝送あるいは記録
することがよく行われる。この場合には一般に伝送路は
直流まで伝送し、伝送された信号を所定の閾値で波形整
形する必要がある。ところが、回路の温度ドリフトや記
録媒体のムラなどによつて信号に低周波雑音が混入し易
いために最適な閾値が変動するという問題がある。そこ
で、このような低周波雑音による閾値の変動の影響を除
去するために、入力したディジタル信号を波形整形した
ディジタル信号と読取クロックとを位相比較し、その結
果に応じて閾値を制御する方法が既に公知である。
以下、図面を参照しながら、上述した従来のディジタル
情報再生装置の一例について説明する。
第2図は従来のディジタル情報再生装置の主要部分のブ
ロック図を示すものである。第3図において、2は波形
整形手段で、入力信号を波形整形してディジタル信号を
出力する。3は立ち上り位相差検出手段で、上記ディジ
タル信号の立ち上りエッジにおいて読取クロックとの位
相比較を行い、その位相差に応じた立ち上り位相差信号
を出力する。4は立ち下がり位相差検出手段で、上記デ
ィジタル信号の立ち下がりエッジにおいて読取クロック
との位相比較を行い、その位相差に応じた立ち下がり位
相差信号を出力する。6は差動増幅器で、上記立ち上り
位相差信号と立ち下がり位相差信号との差に応じた信号
を出力する。11は加算器、12は電圧制御発振器で、加算
器11は立ち上り位相差信号と立ち下がり位相差信号との
加算を行い、その結果に応じた周波数で電圧制御発振器
12は発振する。
以上のように構成されたディジタル情報再生装置につい
て、以下その動作の説明をする。
まず、波形整形手段2は差動増幅器6の出力を閾値とし
て入力信号を波形整形してディジタル信号を出力する。
このときの閾値が正しいとすれば、このディジタル信号
の立ち上りエッジと読取クロックの関係と立ち下がりエ
ッジと読取クロックとの関係は等しく、したがって、立
ち上り位相比較手段3から出力される立ち上り位相差信
号と立ち下がり位相差検出手段4から出力される立ち下
がり位相差信号は等しくなる。ところが、例えば閾値が
高い方向にずれた場合には、立ち上りエッジの位相は遅
れ、立ち下がりエッジの位相は進むため、立ち上り位相
差信号と立ち下がり位相差信号はそれぞれ逆方向に変化
し、差動増幅器6の出力も変化する。そこで、この差動
増幅器6の出力が波形整形手段2の閾値に負帰還される
ように閾値制御ループを構成すれば、元のディジタル信
号が多くの低域成分を含んでいるような場合でも、波形
整形手段2の閾値を最適な値に制御することができる。
また、上記立ち上り位相差信号と立ち下がり位相差信号
との加算を加算器11で行い、その出力に応じた周波数で
電圧制御発振器12で発振させることによって上記読取ク
ロックを得ることができる。(例えば、特開昭59−1135
29号公報参照) 発明が解決しようとする問題点 しかしながら上記のような構成では、ディジタル信号の
パルス幅が、読取クロックの整数倍の長さだけ変化する
ように閾値がずれた場合には、見掛け上立ち上りエッジ
および立ち下がりエッジの位相差は無くなり、立ち上り
位相差信号および立ち下がり位相差信号は零となるた
め、閾値がその値に擬似ロックされるという問題点を有
していた。
本発明は上記問題点に鑑み、簡単な回路構成で波形整形
手段の閾値を最適に制御することのできるディジタル情
報再生装置を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明のディジタル情報再
生装置は、入力信号から高域通過フィルターによって低
域成分を除去した後これを波形整形手段で波形整形した
ディジタル信号の、読取クロックに対する立ち上りエッ
ジの位相誤差と立ち下がりエッジの位相誤差との差に応
じて上記波形整形手段の閾値を制御する閾値制御ループ
を有し、さらにこの閾値制御ループは必要に応じて上記
閾値を接地電位に固定するように動作状態を切り替え得
るように構成したものである。
作用 本発明は上記した構成によって、通常の動作時には入力
信号から低域成分を除去した後に波形整形したディジタ
ル信号の立ち上りエッジの位相差と立ち下がりエッジの
位相差との差から閾値の誤差が検出できるので、入力信
号の低域成分の変動に追従して波形整形の閾値を最適に
制御する閾値制御ループを構成でき、たこの閾値制御ル
ープの引き込み時など必要に応じて上記閾値を接地電位
に固定することによって閾値制御ループの擬似ロックを
防止することができる。
実施例 以下本発明のディジタル情報再生装置の実施例につい
て、図面を参照しながら説明する。
第1図は本発明の実施例におけるディジタル情報再生装
置の主要部分のブロック図を示ものである。第1図にお
いて、2は波形整形手段、3は立ち上り位相差検出手
段、4は立ち下がり位相差検出手段、6は差動増幅器、
11は加算器、12は電圧制御発振器でこれらは第2図の従
来例と同じものである。1は高域通過フィルターで、入
力信号から低域成分を除去し、7は時定数切り替えスイ
ッチで、この高域通過フィルター1の時定数を切り替え
る。8は立ち上り位相差比較器で、ディジタル信号の立
ち上がりエッジと読取クロックとの時間差に応じたパル
スを発生し、10aはこのパルス列から低域成分を抽出す
る低域通過フィルターである。上記立ち上り位相比較器
8と低域通過フィルター10aは立ち上り位相差検出手段
3を構成する。9は立ち下がり位相比較器で、ディジタ
ル信号の立ち下がりエッジと読取クロックとの時間差に
応じたパルスを発生し、10bはこのパルス列から低域成
分を抽出する低域通過フィルターである。上記立ち下が
り位相差比較器9と低域通過フィルター10bは立ち下が
り位相差検出手段4を構成する。5は短絡スイッチで、
外部からの切替信号に応じて低域通過フィルター10aと1
0bの出力を短絡する。
以上のように構成されたディジタル情報再生装置につい
て、以下その動作を説明する。
まず、高域通過フィルター1は入力信号から低域成分を
除去し、その出力を波形整形手段2によって差動増幅器
6の出力を閾値として波形整形してディジタル信号を出
力する。このディジタル信号の立ち上りエッジにおいて
読取クロックとの位相比較を立ち上り位相差検出手段3
によって行って立ち上り位相差信号を出力し、ディジタ
ル信号の立ち下がりエッジにおいて読取クロックとの位
相比較を立ち下がり位相差検出手段4で行って立ち下が
り位相差信号を出力するのは従来例と同じである。ま
た、差動増幅器6によって上記立ち上り位相差信号と立
ち下がり位相差信号の差を演算して閾値を生成する点も
従来例と同じである。読取クロックも従来例と同じよう
に立ち上り位相差信号と立ち下がり位相差信号との和を
加算器11で演算し、その出力で電圧制御発振器12を制御
することによって得ることができる。本実施例ではさら
に、外部からの切替信号に応じて短絡スイッチ5および
時定数切り替えスイッチ7が閉成されるようになってい
る。元のディジタル信号に含まれる直流成分の値が所定
の値となる部分(以下、これをDCフリーの部分と呼
ぶ)で、上記切替信号によって短絡スイッチ5および時
定数切り替えスイッチ7を閉成すると、入力信号に含ま
れる直流成分は速やかに除去され、これを接地電位を閾
値として波形整形するので、ほぼ正確な波形整形が行わ
れることとなる。その後、短絡スイッチ5および時定数
切り替えスイッチ7を閉成して、立ち上り位相差信号と
立ち下がり位相差信号との差から閾値の誤差を検出し、
これを波形整形手段2の閾値に負帰還する閾値制御ルー
プを能動状態にしてやれば、この閾値制御ループは擬似
ロックすることなく、正しい閾値に安定に引き込まれる
ことになる。この閾値制御ループが引き込んで以降は入
力信号はDCフリーである必要はなく、元のディジタル
信号が低域成分を含んでいても、常に最適な閾値で波形
整形することが可能である。上記したようなDCフリー
の部分として、セクターに分割記録する記録媒体の記録
データの前に付加されている、同期用の信号記録部分を
利用することができる。
なお、上記実施例における時定数切り替えスイッチ7
は、閾値制御ループの引き込みを速やかに行い得るよう
にするためのもので、特に急速な引き込みを必要としな
ければ省略しても差支えない。
また、上記実施例では閾値制御ループの引き込みを、元
のディジタル信号がDCフリーの部分で行うものとした
が、これは完全にDCフリーである必要はなく、閾値制
御ループが擬似ロックをおこさない程度に低域成分が少
なければ差支えない。
以上のように本実施例によれば、入力信号から高域通過
フィルターによって低域成分を除去した後これを波形整
形手段で波形整形したディジタル信号の、読取クロック
に対する立ち上りエッジの位相誤差と立ち下がりエッジ
の位相誤差との差に応じて上記波形整形手段の閾値を制
御する閾値制御ループを有し、さらにこの閾値制御ルー
プは必要に応じて上記閾値を接地電位に固定するように
動作状態を切り替え得るように構成したので、元のディ
ジタル信号がDCフリーの部分で、閾値制御ループが擬
似ロックすることなく、引き込みを行うことができる。
発明の効果 以上のように本発明は、入力信号から高域通過フィルタ
ーによって低域成分を除去した後これを波形整形手段で
波形整形したディジタル信号の、読取クロックに対する
立ち上りエッジの位相誤差と立ち下がりエッジの位相誤
差との差に応じて上記波形整形手段の閾値を制御する閾
値制御ループを有し、さらにこの閾値制御ループは必要
に応じて上記閾値を接地電位に固定するような休止状態
に切り替え得るように構成したので、元のディジタル信
号がDCフリーの部分で、閾値制御ループを所定時間休
止状態とした後にこれを能動状態とすることによって、
擬似ロックすることなく閾値制御ループは引き込みを行
うことができ、引き込んだ後には、元のディジタル信号
が低域成分を多く含むような場合でも閾値を常に適正に
制御することができる。
さらに、閾値制御ループが休止状態のときには、高域通
過フィルターの時定数を小さく切り替えることによっ
て、閾値制御ループが正常に引き込むために必要な休止
時間を短くすることができるという効果が得られる。
【図面の簡単な説明】
第1図は本発明の実施例におけるディジタル情報再生装
置の主要部分のブロック図、第2図は従来のディジタル
情報再生装置の主要部分のブロック図である。 1……高域通過フィルター、2……波形整形手段、3…
…立ち上り位相差検出手段、4……立ち下がり位相差検
出手段、5……短絡スイッチ、6……差動増幅器、7…
…時定数切り替えスイッチ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】入力信号から低域成分を除去する高域通過
    フィルターと、この高域通過フィルターからの出力信号
    を所定の閾値で波形整形したディジタル信号を出力する
    波形整形手段と、このディジタル信号の立ち上りエッジ
    と読み取りのタイミングを示す読取クロックとの位相比
    較を行ってその位相差を示す立ち上り位相差検出手段
    と、上記ディジタル信号の立ち下がりエッジと読取クロ
    ックとの位相比較を行ってその位相差を示す立ち下がり
    位相差信号を出力する立ち下がり位相差検出手段と、上
    記立ち上り位相差信号と立ち下がり位相差信号との差に
    応じて上記波形整形手段の閾値を出力する閾値生成手段
    とを具備し、上記閾値生成手段は外部からの切替信号に
    応じて閾値を一時的に接地電位とすることができるよう
    に構成して成ることを特徴とするディジタル情報再生装
    置。
  2. 【請求項2】高域通過フィルターは、閾値生成手段の出
    力が接地電位となるとき、時定数を小さく切り替えるよ
    うに構成して成ることを特徴とする特許請求の範囲第
    (1)項記載のディジタル情報再生装置。
JP3232186A 1986-02-07 1986-02-17 デイジタル情報再生装置 Expired - Lifetime JPH0634307B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3232186A JPH0634307B2 (ja) 1986-02-17 1986-02-17 デイジタル情報再生装置
US07/011,916 US4852126A (en) 1986-02-07 1987-02-05 Digital information reproducing apparatus
DE8787301048T DE3781698T2 (de) 1986-02-07 1987-02-05 Geraet zur wiedergabe von digitalinformationen.
EP87301048A EP0232181B1 (en) 1986-02-07 1987-02-05 Digital information reproducing apparatus
KR1019870000992A KR910000645B1 (ko) 1986-02-07 1987-02-07 디지탈정보 재생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3232186A JPH0634307B2 (ja) 1986-02-17 1986-02-17 デイジタル情報再生装置

Publications (2)

Publication Number Publication Date
JPS62189674A JPS62189674A (ja) 1987-08-19
JPH0634307B2 true JPH0634307B2 (ja) 1994-05-02

Family

ID=12355672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3232186A Expired - Lifetime JPH0634307B2 (ja) 1986-02-07 1986-02-17 デイジタル情報再生装置

Country Status (1)

Country Link
JP (1) JPH0634307B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2070883A1 (en) * 1991-06-10 1992-12-11 Yasunori Kanai Waveform synthesizing circuit

Also Published As

Publication number Publication date
JPS62189674A (ja) 1987-08-19

Similar Documents

Publication Publication Date Title
US4390801A (en) Circuit for reproducing a clock signal
KR940004529A (ko) 크록신호의 자동위상 조정회로
JPH0634307B2 (ja) デイジタル情報再生装置
JPH0428174B2 (ja)
JP2763000B2 (ja) 再生装置
JPH0434768A (ja) クロツク抽出回路
US4876615A (en) Data decoding system
JPH0777385B2 (ja) デイジタル情報再生装置
JPS6285513A (ja) スライスレベル自動設定回路
KR910020692A (ko) 디지틀 신호 검출장치
JPH04246638A (ja) カメラの磁気再生装置
JPH0879059A (ja) 基準クロック発生回路
JP2792054B2 (ja) クロック抽出回路
KR100214623B1 (ko) 디스크 재생기의 위상 동기 보상 회로
JP2502742B2 (ja) 水平同期信号検出装置
JPH028385B2 (ja)
JPH0656698B2 (ja) 再生装置
JPH0682494B2 (ja) デイジタル情報再生装置
JPS6243266B2 (ja)
JPS63220472A (ja) ディスク記録情報再生装置における位相同期回路
JPH087490A (ja) ディジタル信号再生装置
JPH0541040A (ja) 復調装置
JPH0211048B2 (ja)
JPH02137173A (ja) プリアンブル検出回路
JPH07334930A (ja) 再生装置