KR100186394B1 - 광디스크 시스템의 비트클럭 회복장치 - Google Patents

광디스크 시스템의 비트클럭 회복장치 Download PDF

Info

Publication number
KR100186394B1
KR100186394B1 KR1019960000194A KR19960000194A KR100186394B1 KR 100186394 B1 KR100186394 B1 KR 100186394B1 KR 1019960000194 A KR1019960000194 A KR 1019960000194A KR 19960000194 A KR19960000194 A KR 19960000194A KR 100186394 B1 KR100186394 B1 KR 100186394B1
Authority
KR
South Korea
Prior art keywords
output
efmo
bit clock
flop
signal
Prior art date
Application number
KR1019960000194A
Other languages
English (en)
Other versions
KR970060187A (ko
Inventor
이종욱
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960000194A priority Critical patent/KR100186394B1/ko
Publication of KR970060187A publication Critical patent/KR970060187A/ko
Application granted granted Critical
Publication of KR100186394B1 publication Critical patent/KR100186394B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005Reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

본 발명은 광디스크에 기록된 EFM(Eight-Fourteen Modulation) 데이타를 읽기 위하여 필요한 비트클럭을 회복할 수 있는 광디스크 시스템의 비트클럭 회복장치에 관한 것으로, 모든 EFM 데이타의 에지에서 비트클럭과 위상비교를 한다면, 광디스크의 재 생산에 있어서 디스크 표면의 상처나 재생시스템의 잡음으로 인해 EFM 데이타의 오류가 발생하게 되며, 이 오류가 발생된 상태에서도 위상을 비교하는 경우에 정상적인 비트클럭을 비정상적으로 가변시켜 오류를 발생시키는 문제점이 있으나, 본 발명은 이러한 문제점을 감안하여 모든 EFM 데이타의 에지에서 비트클럭과의 위상을 비교하지 않고, EFM 데이타가 2nT(여기서 n은 정수, T는 비트클럭의 한주기 해당시간)일때만 위상을 비교함으로써 오류발생시 비트클럭의 가변횟수를 줄일수 있게 되어 보다 안정되게 비트클럭을 회복시킬 수 있는 효과가 있게 된다.

Description

광디스크 시스템의 비트클럭 회복장치
제1도는 종래 광디스크 시스템의 비트클럭 회복장치를 나타낸 블럭도.
제2도는 제1도 각 단의출력 파형도.
제3도는 본 발명 광디스크 시스템의 비트클럭 회복장치를 나타낸 도.
제4도는 제3도 제어부의 상세 블럭도.
제5도는 제4도 각 단의 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
200 : 래치부 210 : 제어부
220 : 위상비교부 230 : 저역통과 필터부
240 : 저압제어발진부 250 : 주파수 분주부
본 발명은 광디스크 시스템의 데이타 재생장치에 관한 것으로, 특히 광디스크에 기록된 EFM(Eight-Fourteen Modulation) 데이타를 읽기 위하여 필요한 비트클럭을 회복할 수 있는 광디스크 시스템의 비트클럭 회복장치에 관한 것이다.
종래의 광디스크 시스템의 비트클럭 회복장치는 제1도에 도시된 바와같이, EFM신호를 인가받아 비트클럭(PLCK)에 의해 소정시간 래치시켜 출력(EFMO)하는 래치부(100)와, 상기 래치부(100)의 출력(EFMO)과 비트클럭(PLCK)간의 위상을 비교하여 그에 대한 위상비교신호(PDO)를 출력하는 위상 비교부(110)와, 상기 위상비교부(110)의 위상비교신호(PDO)를 필터링하는 저역통과 필터부(120)와, 상기 저역통과 필터부(120) 필터링된 출력을 인가받아 발진주파수를 변화시켜 출력하는 전압제어발진부(130)와, 상기 전압제어발진부(130)의출력을 입력받아 주파수 분주하여 비트클럭(PLCK)을 생성하는 주파수분주부(140)로 구성되며, 이를 상세히 설명한다.
광디스크로부터 읽혀져 알에프 증폭부(미도시)를 거친 제2도 a에 도시된 바와같은 EFM 데이타를 래치부(100)에서 인가받아 c에 도시된 바와같이 주파수 분주부(140)로부터 출력되는 비트클럭(PLCK)에 의해 이를 상승 에지에서 래치하여 b에 도시된 바와같은 래치된 신호(EFMO)를 출력하게 된다.
위상 비교부(110)는 이 래치된 신호(EFMO)를 입력받아 비트클럭(PLCK)과 위상을 비교하여 d에 도시된 바와같은 위상이 비교된 신호(PDO)를 출력하게 되는데, 이 신호(PDO)는 a에 도시된 EFM신호와 b에 도시된 래치된 신호(EFMO)와의 타이밍 차이에서 하이가 되고, 비트클럭(PLCK)의 다음 하강에지와 다음 상승에지만큼의 타이밍에서 로우가 된다.
또한, 그외의 타이밍에서는 하이-임피던스(Z)상태가 되어 3상태 신호가 되는 것이며, 이러한 과정은 EFM 데이타의 모든 에지에서 이루어진다.
이 위상이 비교된 3상태의 신호(PDO)는 저역통과 필터부(120)에 입력되어 필터링된 다음 전압제어발진부(130)와 주파수 분주부(140)를 거쳐 새로운 비트클럭(PLCK)를 만들어져 상기 래치부(100) 및 위상비교부(110)로 인가됨으로써 비트클럭(PLCK)와 EFM 데이타간의 위상을 같게 한다.
그런데, 이와같은 경우에 모든 EFM 데이타의 에지에서 비트클럭과 위상비교를 한다면, 광디스크의 재생상에 있어서 디스크 표면의 상처나 재생시스템의 잡음으로 인해 EFM 데이타의 오류가 발생하게 되며, 이 오류가 발생된 상태에서도 위상을 비교하는 경우에 정상적인 비트클럭을 비정상적으로 가변시켜 오류를 발생시키는 문제점이 있었다.
따라서, 본 발명은 이러한 문제점을 감안하여 모든 EFM 데이타의 에지에서 비트클럭과의 위상을 비교하지 않고, EFM 데이타가 2nT(여기서 n은 정수, T는 비트클럭의 한주기 해당시간)일때만 위상을 비교함으로써 오류발생시 비트클럭의 가변횟수를 줄이는데 목적이 있는 것으로, 이와같은 목적을 갖는 본 발명을 상세히 설명한다.
본 발명 광디스크 시스템의 비트클럭 회복장치는 제3도에 도시한 바와같이, EFM신호를 인가받아 비트클럭(PLCK)에 의해 소정시간 래치시켜 출력(EFMO)하는 래치부(200)와, 상기 래치부(200)의 출력(EFMO)을 인가받아 비트클럭(PLCK)의 소정배수시간일때만 위상비교제어신호(PDO')를 출력하는 제어부(210)와, 상기 제어부(210)의 위상비교제어신호(PDO')에 따라 상기 래치부(200)의 출력(EFMO)과 비트클럭(PLCK)간의 위상을 비교하여 그에대한 위상비교신호(PDO)를 출력하는 위상비교부(220)와, 상기 위상비교부(220)의 위상비교신호(PDO)를 필터링하는 저역통과 필터부(230)와, 상기 저역통과 필터부(230)의 필터링된 출력을 인가받아 발진주파수를 변화시켜 출력하는 전압제어발진부(240)와, 상기 전압제어발진부(240)의 출력을 입력받아 주파수 분주하여 비트클럭(PLCK)을 생성하는 주파수분주부(250)로 구성된다.
한편, 상기 제어부(210)는 제4도에 도시한 바와같이, 래치부(200)의 출력(EFMO)을 입력받아 비트클럭(PLCK)의 상승에지에서 래치하여 래치된 신호(EFMO')를 출력하는 제1 플립플롭(221)과, 상기 제1 플립플롭(221)의 출력(EFMO') 및 래치부(200)의 출력(EFMO)을 인가받아 이를 배타적 오아조합하여 셋팅신호(SETCNT)를 출력하는 익스클루시브 오아게이트(222)와, 반전된 비트클럭(PLCK)을 입력받아 하강에지에서 출력을 (EFMCNT)을 1씩 증가하고, 상기 셋팅신호(SETCNT)의 값이 0이고 반전된 비트클럭(PLCK)이 상승에지일때 다시 셋팅되는 카운터(223)와, 상기 래치부(200)의 출력(EFMO)의 하강에지에서 상기 카운터(223)의 출력(EFMCNT)을 래치하여 출력(LTEFMCNTO)하는 제2 플립플롭(224)과, 상기 제1 플립플롭(221)의 출력(EFMO')의 하강에지에서 상기 제2 플립플롭(224)의 출력(LTEFMCNTO)을 래치하여 출력(LTEFMCNTO')하는 제3 플립플롭(225)과, 상기 제3 플립플롭(225)의 출력(LTEFMCNTO')의 출력을 입력받아 소정배수시간과 비교하여 그 비교결과를 출력(ENPDO)하는 비교부(226)와, 상기 비교부(226)의 출력(ENTPO)에 따라 위상비교제어신호(PDO')의 출력여부를 결정하는 3상태 버퍼(227)로 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
제3도의 기본적인 동작은 종래와 동일하므로 본 발명에서 추가된 제어부(210)를 중심으로 제4도 및 제5도를 참조하여 상세히 설명 한다.
래치부(200)에서 출력되는 제5도 b에 도시한 EFM신호의 래치된 신호(EFMO)를 제1 플립플롭(221)에서 인가받아 c에 도시한 비트클럭(PLCK)의 상승에지에서 그 래치된 신호(EFMO)를 d에 도시한 바와같이 다시 래치시켜 출력(EFMO')하면, 익스클루시브 오아게이트(222)는 이 신호(EFMO')와 상기 래치부(200)의 출력(EFMO)를 인가받아 그 신호(EFMO, EFMO')들의 에지마다 제5도 e에 도시한 바와같은 카운터(223)를 셋팅하는 신호(SETCNT)를 발생한다.
카운터(223)는 상기 익스클루시브 오아게이트(222)로부터 셋팅신호(SETCNT)가 입력되면 제5도 f에 도시한 바와같이 출력(EFMCNT)을 '0001'로 셋팅한 다음 주파수분주부(250)로부터 출력되는 반전된 비트클럭(PLCK)의 하강에지마다 1씩 증가시키며, 상기 익스클루시브 오아게이트(222)로부터 셋팅신호(SETCNT)의 값이 0이고 비트클럭(PLCK)가 상승에지일때 다시 출력(EFMCNT)을 '0001'로 셋팅한다.
이후, 제2 플립플롭(224)에서는 상기 래치부(200)로부터 출력되는 신호(EFMO)의 하강에지에서 상기 카운터(223)의 출력(EFMCNT)을 래치하여 제5도 h에 도시한 바와같은 신호(LTEFMCNTO)를 출력하게 되고, 제3 플립플롭(225)은 상기 제1 플립플롭(221)의 출력(EFMO')의 하강에지에서 상기 제2 플립플롭(224)의 출력신호(LTEFMCNTO)를 다시 래치시켜 제5도 i에 도시한 바와같은 신호(LTEFMCNTO')를 출력하게 된다.
그리고, 이 신호(LTEFMCNTO')는 비교부(226)로 인가되어 2nT(n은 정수, T는 비트클럭의 한주기 해당시간)의 값과 비교되어 제5도 j에 도시한 바와같이 같으면 '1'을 출력하고, 반면에 다르면 '0'이 되는 신호(ENPDO)를 생성하여 출력하게 된다.
그러므로, 3상태 버퍼(227)는 제5도 g에 도시된 위상비교부(220)의 출력(PDO)을 궤환받아 상기 비교부(226)의 출력신호(ENPDO)가 '1'일때는 제5도 k에 도시한 바와같이 출력(PDO')을 내보내고, 반면에 '0'일때는 출력(PDO')를 하이-임피던스상태가 되도록 한다.
이와같이 본 발명은 모든 EFM 데이타의 에지에서 비트클럭과의 위상을 비교하지 않고, EFM 데이타가 2nT(여기서 n은 정수, T는 비트클럭의 한주기 해당시간)일때만 위상을 비교함으로써 오류발생시 비트클럭의 가변횟수를 줄일수 있게 되어 보다 안정되게 비트클럭을 회복시킬 수 있는 효과가 있게 된다.

Claims (2)

  1. EFM신호를 인가받아 비트클럭(PLCK)에 의해 소정시간 래치시켜 출력(EFMO)하는 래치부(200)와, 상기 래치부(200)의 출력(EFMO)을 인가받아 비트클럭(PLCK)의 소정배수시간일때만 위상비교제어신호(PDO')를 출력하는 제어부(210)와, 상기 제어부(210)의 위상비교제어신호(PDO')에 따라 상기 래치부(200)의 출력(EFMO)과 비트클럭(PLCK)간의 위상을 비교하여 그에대한 위상비교신호(PDO)를 출력하는 위상비교부(220)와, 상기 위상비교부(220)의 위상비교신호(PDO)를 필터링하는 저역통과 필터부(230)와, 상기 저역통과 필터부(230)의 필터링된 출력을 인가받아 발진주파수를 변화시켜 출력하는 전압제어발진부(240)와, 상기 전압제어발진부(240)의 출력을 입력받아 주파수 분주하여 비트클럭(PLCK)을 생성하는 주파수분주부(250)로 구성하여 된 것을 특징으로 하는 광디스크 시스템의 비트클럭 회복장치.
  2. 제1항에 있어서, 제어부(210)은 래치부(200)의 출력(EFMO)을 입력받아 비트클럭(PLCK)의 상승에지에서 래치하여 래치된 신호(EFMO')를 출력하는 제1 플립플롭(221)과, 상기 제1 플립플롭(221)의 출력(EFMO') 및 래치부(200)의 출력(EFMO)을 인가받아 이를 배타적 오아조합하여 셋팅신호(SETCNT)를 출력하는 익수클루시브 오아게이트(222)와, 반전된 비트클럭(PLCK)을 입력받아 하강에지에서 출력을(EFMCNT)을 1씩 증가하고, 상기 셋팅신호(SETCNT)의 값이 0이고 반전된 비트클럭(PLCK)이 상승에지일때 다시 셋팅되는 카운터(223)와, 상기 래치부(200)의 출력(EFMO)의 하강에지에서 상기 카운터(223)의 출력(EFMCNT)을 래치하여 출력(LTEFMCNTO)하는 제2 플립플롭(224)과, 상기 제1 플립플롭(221)의 출력(EFMO')의 하강에지에서 상기 제2 플립플롭(224)의 출력(LTEFMCNTO)을 래치하여 출력(LTEFMCNTO')하는 제3 플립플롭(225)과, 상기 제3 플립플롭(225)의 출력(LTEFMCNTO')의 출력을 입력받아 소정배수시간과 비교하여 그 비교결과를 출력(ENPDO)하는 비교부(226)와, 상기 비교부(226)의 출력(ENTPO)에 따라 위상비교제어신호(PDO')의 출력여부를 결정하는 3상태 버퍼(227)로 구성하여 된 것을 특징으로 하는 광디스크 시스템의 비트클럭 회복장치.
KR1019960000194A 1996-01-08 1996-01-08 광디스크 시스템의 비트클럭 회복장치 KR100186394B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000194A KR100186394B1 (ko) 1996-01-08 1996-01-08 광디스크 시스템의 비트클럭 회복장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000194A KR100186394B1 (ko) 1996-01-08 1996-01-08 광디스크 시스템의 비트클럭 회복장치

Publications (2)

Publication Number Publication Date
KR970060187A KR970060187A (ko) 1997-08-12
KR100186394B1 true KR100186394B1 (ko) 1999-04-15

Family

ID=19449112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000194A KR100186394B1 (ko) 1996-01-08 1996-01-08 광디스크 시스템의 비트클럭 회복장치

Country Status (1)

Country Link
KR (1) KR100186394B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661297B2 (ja) * 1996-08-21 2005-06-15 ソニー株式会社 評価信号生成装置、フォーカスバイアス調整方法、スキュー調整方法

Also Published As

Publication number Publication date
KR970060187A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
US4795985A (en) Digital phase lock loop
US4942370A (en) PLL circuit with band width varying in accordance with the frequency of an input signal
TW421921B (en) PLL circuit
KR100243622B1 (ko) 위상 고정 루프
KR100190032B1 (ko) Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프
US20060197564A1 (en) Clock generating apparatus and method in optical storage system
KR900001593B1 (ko) 디지탈신호 재생회로
KR100654736B1 (ko) 기록정보 재생장치
JPH11261412A (ja) 位相比較回路
JP3972868B2 (ja) デジタルpll装置
US6255911B1 (en) PLL circuit protected against noise and missing pulses in a reference signal
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
JP3960271B2 (ja) 位相誤差判定方法、デジタルpll装置
KR100186394B1 (ko) 광디스크 시스템의 비트클럭 회복장치
JP3485088B2 (ja) 信号処理回路及び信号処理方法
JPH10257041A (ja) フェイズロックドループ回路及び再生装置
KR100276198B1 (ko) 전압 제어 발진 회로 및 디스크 재생 장치
KR950013833B1 (ko) 동기데이타 도입방법 및 시스템
US6690631B2 (en) Clock generation circuit and integrated circuit for reproducing an audio signal comprising such a clock generation circuit
KR100524919B1 (ko) 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법
JPH10112141A (ja) Pll回路とこれを具備する光ディスク装置
JPH11191270A (ja) Pll回路
KR900005132Y1 (ko) 디지탈 데이타 재생클럭 발생회로
KR19980043390A (ko) 디스크 재생기의 위상 동기 보상 회로
JPH07169059A (ja) 光ディスク再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee