DE69527861T2

DE69527861T2 - Abtastfrequenzumsetzeinrichtung

Info

Publication number: DE69527861T2
Application number: DE69527861T
Authority: DE
Inventors: Nobuyuki Yasuda
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-01-26
Filing date: 1995-01-25
Publication date: 2009-09-17
Anticipated expiration: 2015-01-26
Also published as: US5835032A; KR950034204A; EP0971351B1; US5748120A; CN1143221A; CN1365051A; EP0665546A3; CN1188780C; EP0971351A3; CN1108564C; EP0971351A2; EP0665546A2; EP0665546B1; US5617088A; DE69527861D1; KR100337764B1; US5996044A

Description

Die Erfindung betrifft einen Abtastfrequenzwandler zur Umwandlung der Abtastfrequenz von Eingangssignalen in eine beliebige Abtastfrequenz durch Neuabtasten.
In jüngerer Zeit haben Wiedergabegeräte für Audiosignale weite Verbreitung gefunden, bei denen die Audiosignale in Form digitaler Signale über ein optisches Kabel oder ein Koaxialkabel übertragen werden und bei denen Wiedergabe der digitalen Audiosignale über ein digitales Audio-Interface erfolgt. Bei diesen Geräten für die Wiedergabe digitaler Audiosignale erzeugt eine aus einem Phasenkomparator und einem spannungsgesteuerten Oszillator (VCO) bestehende phasenverriegelte Schleife (PLL-Schaltung) Takte aus den empfangenen digitalen Audiosignalen. Bei solchen Wiedergabegeräten für digitale Audiosignale besteht jedoch die Tendenz, daß die Eigenschaften der Digital-/Analog-Wandlung (D/A-Umwandlung) durch Jitter beeinträchtigt werden, den der VCO in der PLL-Schaltung verursacht. Bei Geräten zur Wiedergabe von Aufzeichnungsmedien für digitale Audiosignale, z. B. bei Compact-Disc-Playern (CD-Playern) oder bei digitalen Tonbandgeräten (DAT-Playern) gibt es deshalb Gelegenheiten, bei denen zufriedenstellende verzerrungsfreie Audiosignale erzeugt werden können, indem die digitalen Audiosignale durch D/A-Wandlung unter Verwendung von Quarztakten umgewandelt und die resultierenden analogen Audiosignale anschließend übertragen werden.
Nun sind bei Aufzeichnungsmedien, die als Quelle für digitale Audiosignale dienen, z. B. bei einer CD oder einer optischen Platte, die kleinere Abmessungen hat als eine CD, bei einem DAT oder einem digitalen Tonband mit geringerer Größe als DAT, die Abtastfrequenzen bei der Aufzeichnung der digitalen Audiosignale keineswegs vereinheitlicht, sondern sie können irgendeinen beliebigen Wert haben, nämlich 44,1 kHz, 48 kHz oder 32 kHz. Beim Satellitenrundfunk (BS), der zwar kein Aufzeichnungsmedium ist, aber ebenfalls als Quelle für digitale Audiosignale dient, kann die Abtastfrequenz ebenfalls einen der oben angegebenen Werte haben. Deshalb müssen für die Aufzeichnung von digitalen Audiosignalen von DAT oder BS auf einer kleinen optischen Platte mit der Abtastfrequenz 44,1 kHz die Audiosignale von DAT oder BS, die eine Abtastfrequenz von 48 kHz haben, zunächst durch D/A-Wandlung in analoge Signale umgewandelt und anschließend durch Analog/Digital-(A/D)-Wandlung in digitale Audiosignale mit der Abtastfrequenz von 44,1 kHz zurückgewandelt werden, wobei es unvermeidlich ist, daß die Qualität aufgrund von Verzerrungen beeinträchtigt wird.
Beim Mischen und Aufzeichnen von digitalen Audiosignalen mit Hilfe eines DAT müssen die zu mischenden digitalen Audiosignale vor dem Mischen in analoge Signale umgewandelt werden, wenn die einzelnen digitalen Audiosignale unterschiedliche Abtastfrequenz haben oder ihre Synchronisierverfahren unterschiedlich sind.
Um zu verhindern, daß die Wiedergabe von digitalen Audiosignalen aufgrund einer Leistungsbeeinträchtigung durch Taktjitter oder durch unterschiedliche Abtastfrequenzen verschlechtert wird, und um eine freie Abtastfrequenzumwandlung zu ermöglichen, war es wünschenswert, einen Abtastfrequenzwandler vom nichtsynchronen Typ zu entwickeln. Solche Abtastfrequenzwandler arbeiten im allgemeinen mit der Neuabtastung von Zeitadressen, um Neuabtastpunkte zu spezifizieren und ein mit einer Abtastfrequenz F_si zugeführtes Signal einer Neuabtastung mit der Abtastfrequenz F_so zu unterziehen. Die Neuabtast-Zeitadressen werden in Abhängigkeit von dem Verhältnis der Abtastfrequenz der Eingangssignale (Eingangsabtastfrequenz) F_si zur Abtastfrequenz der neu abgetasteten Signale (Ausgangsabtastfrequenz) F_so erzeugt.
Der vorliegende Abtastfrequenzwandler benutzt im allgemeinen Neuabtast-Zeitadressen, um die Neuabtastpunkte für das Neuabtasten des Eingangssignals mit der Abtastfrequenz F_si festzulegen. Dabei werden die Neuabtast-Zeitadressen in Abhängigkeit von dem Verhältnis der Abtastfrequenz des Eingangssignals (Eingangsabtastfrequenz) F_si zu der Abtastfrequenz der neu abgetasteten Signale (Ausgangsabtastfrequenz) F_so erzeugt.
Die Periode t (= N·T_so), die gleich dem N-fachen der Periode der Ausgangsabtastfrequenz F_so (Ausgangsabtastfrequenz) ist, wird mit Hilfe von Eingangsreferenztakten gezählt, die gleich dem M-fachen der Eingangsabtastfrequenz F_si (Eingangs-Haupttakte) oder gleich MCK_i (= M·F_si) sind, um das Abtastfrequenzverhältnis R zwischen Eingangsabtastfrequenz F_si und der Ausgangsabtastfrequenz F_so zu ermitteln, während gleichzeitig Jitter-Komponenten, wie in F_si, MCK_i oder F_so durch die Mittelwertbildung beseitigt werden. Das Abtastfrequenzverhältnis R und die Neuabtastzeit werden kumulativ addiert, um die Neuabtast-Zeitadresse zu erzeugen. Zur Umwandlung der Abtastfrequenz werden die in dem Neuabtast-Pufferspeicher gespeicherten Neuabtastpunkte den Neuabtast-Zeitadressen entsprechend ausgelesen.
Bei Anwendungen, bei denen sich die Eingangsabtastfrequenz F_si oder die Ausgangsabtastfrequenz F_so ändert, tritt nun der Nachteil auf, daß vorübergehend ein tendenzieller Fehler zwischen dem Wert des Abtastfrequenzverhältnisses R und dem tatsächlichen Verhältnis F_si/F_so erzeugt wird.
Deshalb ist es für eine hochpräzise Umwandlung erforderlich, daß die Eingangsabtastfrequenz F_si konstant ist oder die Ausgangsabtastfrequenz F_so konstant ist.
Falls das Abtastfrequenzverhältnis sich während einer vorgegebenen Zeit weiter ändert, besteht außerdem die Gefahr, daß sich die Fehler der Neuabtast-Zeitadressen durch die Wirkung der in 1 dargestellten zeitlichen Differenz ΔR des Abtastfrequenzverhältnisses akkumulieren, so daß die Kapazität des Pufferspeichers überschritten wird, was zu Einschränkungen für die Geschwindigkeit und die Größe der Änderung des Abtastfrequenzverhältnisses oder zu einer Vergrößerung der Kapazität des Pufferspeichers führt.
Auf der anderen Seite ist erkennbar, daß die Auflösung der Neuabtast-Zeitadressen verbessert werden kann, indem die Frequenz der Eingangs-Haupttakte MCK_i vergrößert wird, ohne daß auch die Detektierungsperiode t vergrößert werden muß. In einem solchen Fall treten jedoch durch die Beschränkung der Arbeitsgeschwindigkeit der Schaltung, z. B. der Zähler, oder durch die Absorbierung und Beseitigung des Eingangstaktjitters Probleme auf. So war es nicht möglich, die Fehlerakkumulierung durch einfaches Erhöhen der Frequenz der Eingangs-Haupttakte MCK_i zu verhindern, um die Auflösung der Neuabtast-Zeitadressen zu verbessern, obwohl die Fehler dadurch reduziert werden können.
Wenn bei dem oben beschriebenen Abtastfrequenzwandler die Stromversorgung eingeschaltet wird, um eine Frequenzumwandlung durchzuführen, wird der Signaleingang/-ausgang umgeschaltet, das Geräusch wird gemischt oder die Eingangs-/Ausgangsabtastfrequenz wird variabel, die Daten-Schreibadresse zum Einschreiben der Daten in den Neuabtast-Pufferspeicher oder die Daten-Leseadresse zum Auslesen der Daten aus dem Pufferspeicher nähern sich einander an oder überholen einander, so daß der Abtastfrequenzwandler ein nichtkontinuierliches Geräusch erzeugt.
Um die Abtastfrequenzwandlung zu stabilisieren, müssen die Speicherleseadressen so initialisiert werden, daß der Absolutwert der Differenz zwischen der Schreibadresse und der Leseadresse des Neuabtast-Pufferspeichers nach der Stabilisierung der Detektierung des Abtastfrequenzverhältnisses ihr Maximum erreicht, um das Abtastfrequenzverhältnis zu detektieren. Die Initialisierung der Speicherleseadressen ist jedoch eine schwierige Operation, und es besteht die Gefahr, daß während der Umwandlung eine Signalunterbrechung oder ein Geräusch entsteht.
EP-A2-0 323 200 beschreibt einen Abtastfrequenzwandler, der abgetastete Eingangsdaten mit einer Eingangsabtastfrequenz in abgetastete Ausgangsdaten mit einer abweichenden Ausgangsabtastfrequenz umwandelt. Das relative Verhältnis zwischen den Abtastperioden der Eingangsdaten und den Abtastperioden der Ausgangsdaten wird bestimmt und über ei ne vorbestimmte Dauer gemittelt. Ein Filterkoeffizientengenerator spricht auf das gemittelte Eingangs-/Ausgangs-Abtastperiodenverhältnis an und erzeugt Daten, die einen Satz von vorbestimmten Filterkoeffizienten repräsentieren, die in einer Abtastfilterschaltung benutzt werden, um die Eingangsdaten-Abtastwerte in Ausgangsdaten-Abtastwerte mit einer abweichenden Abtastfrequenz umzuwandeln.
US-5 365 468 beschreibt einen Abtastfrequenzwandler mit einer Überabtastschaltung zum Überabtasten einer Eingangsabtastreihe, mit einem Speicher mit wahlfreiem Zugriff (RAM), mit einer Schreibsteuerschaltung zum Einschreiben von überabgetasteten Daten in das RAM mit einem Takt, der mit den überabgetasteten Daten synchronisiert ist, ferner mit einer Abtastfrequenzverhältnis-Meßschaltung zum Messen des Verhältnisses der Abtastfrequenz der Eingangsabtastreihe zu der Abtastfrequenz einer Ausgangsabtastreihe, mit einer Lesesteuerschaltung für das Auslesen der überabgetasteten Daten aus dem RAM zur Interpolation der Daten an zwei Punkten vor und hinter einem Ausgangsabtastwert, der das gemessene Abtastfrequenzverhältnis durch eine Polynom-Interpolation realisiert, mit einer Polynom-Interpolationsschaltung zur Gewinnung von Interpolationsdaten an zwei Punkten durch die Polynom-Interpolation auf der Basis der von der Lesesteuerschaltung aus dem RAM ausgelesenen überabgetasteten Daten, sowie mit einer linearen Interpolationsschaltung, die zwischen den Daten der Polynom-Interpolation an den beiden Punkten linear interpoliert und dadurch den Ausgangsabtastwert gewinnt, der das Abtastfrequenzverhältnis realisiert. Die Schaltung zur Messung des Abtastfrequenzverhältnisses kann einen Zähler und eine Schaltung zur Ausgabe des Zählwerts enthalten, die den Zählwert über mehrere Wortperioden des Ausgangsabtastwerts mißt und diesen Zählwert als Meßwert des Abtastfrequenzverhältnisses ausgibt.
Es ist ein Ziel der vorliegenden Erfindung, einen Abtastfrequenzwandler anzugeben, der die oben beschriebenen Probleme löst.
Es ist ein weiteres Ziel der Erfindung, einen Abtastfrequenzwandler anzugeben, der in der Lage ist, die Initialisierungsoperation während des Einschaltens, des Umschaltens zwischen Signaleingabe und Signalausgabe, das Geräusch oder Änderungen der Eingangs-/Ausgangsabtastfrequenz zu eliminieren und die Signalunterbrechung oder das Geräusch während der Umwandlung zu verhindern.
Die vorliegende Erfindung liefert eine Vorrichtung zum Umwandeln der Abtastfrequenz eines Eingangssignals in eine beliebige Abtastfrequenz
mit einer Speichereinrichtung zum Speichern des Eingangssignals,
mit einer Interpoliereinrichtung zum Interpolieren des aus der Speichereinrichtung ausgelesenen Signals,
mit einer Abtastfrequenzverhältnis-Detektoreinrichtung zum Detektieren des Abtastfrequenzverhältnisses zwischen der Abtastfrequenz des Eingangssignals und der beliebigen Abtastfrequenz über eine kurze Zeitperiode und eine lange Zeitperiode,
und mit einer Steuereinrichtung zum Steuern der Speichereinrichtung und der Interpoliereinrichtung in Abhängigkeit von dem Abtastfrequenzverhältnis über die kurze Zeitperiode und dem Abtastfrequenzverhältnis über die lange Zeitperiode aus der Abtastfrequenzverhältnis-Detektoreinrichtung.
Nach einem weiteren Aspekt liefert die vorliegende Erfindung eine Vorrichtung zum Umwandeln der Abtastfrequenz eines Eingangssignals in eine beliebige Abtastfrequenz
mit einer Speichereinrichtung zum Speichern des Eingangssignals,
mit einer Interpoliereinrichtung zum Interpolieren des aus der Speichereinrichtung ausgelesenen Signals,
mit einer Abtastfrequenzverhältnis-Detektoreinrichtung zum Detektieren des Abtastfrequenzverhältnisses zwischen der Abtastfrequenz des Eingangssignals und der beliebigen Abtastfrequenz und zum Detektieren eines neuen Abtastfrequenzverhältnisses auf der Basis der detektierten Werts und eines früheren detektierten Werts,
und mit einer Steuereinrichtung zum Steuern der Speichereinrichtung und der Interpoliereinrichtung auf der Basis des neuen Abtastfrequenzverhältnisses aus der Abtastfrequenzverhältnis-Detektoreinrichtung.
Im folgenden wird die Erfindung an exemplarischen Ausführungsbeispielen unter Bezugnahme auf die anliegenden Zeichnungen näher erläutert.
1 zeigt die Wirkungsweise einer Abtastfrequenzverhältnis-Detektorschaltung, die in einem herkömmlichen Abtastfrequenzwandler benutzt wird,
2 zeigt ein Blockdiagramm eines Abtastfrequenzwandlers als erstes Ausführungsbeispiel der Erfindung,
3 zeigt die Wirkungsweise einer Abtastfrequenzverhältnis-Detektorschaltung in dem Abtastfrequenzwandler von 2,
4 zeigt ein schematisches Blockdiagramm für die Anordnung eines Abtastfrequenzwandlers als zweites Ausführungsbeispiel der Erfindung,
5 zeigt ein schematisches Blockdiagramm der Anordnung einer Steuerung des Abtastfrequenzwandler von 4,
6 zeigt den Interpolationsvorgang in dem Abtastfrequenzwandler von 4,
7 zeigt ein schematisches Blockdiagramm für die Anordnung einer Steuerung in einem Abtastfrequenzwandler als drittes Ausführungsbeispiel der Erfindung,
8 zeigt die Kurzzeit-Abtastfrequenzverhältnis-Detektierung in dem Abtastfrequenzwandler von 7,
9 zeigt die Langzeit-Abtastfrequenzverhältnis-Detektierung in dem Abtastfrequenzwandler von 7,
10 zeigt ein schematisches Blockdiagramm einer Abtastfrequenzverhältnis-Detektorschaltung in dem Abtastfrequenzwandler als viertes Ausführungsbeispiel der Erfindung,
11 zeigt ein schematisches Blockdiagramm einer Abtastfrequenzverhältnis-Detektorschaltung in einem Abtastfrequenzwandler als fünftes Ausführungsbeispiel der Erfindung,
12 zeigt ein schematisches Blockdiagramm einer Abtastfrequenzverhältnis-Detektorschaltung in einem Abtastfrequenzwandler als sechstes Ausführungsbeispiel der Erfindung,
13 zeigt die Wirkungsweise einer Abtastfrequenzverhältnis-Detektorschaltung, die in dem Abtastfrequenzwandler von 12 benutzt wird,
14 zeigt ein schematisches Blockdiagramm eines Abtastfrequenzwandlers als siebtes Ausführungsbeispiel der Erfindung,
15 zeigt die Kurzzeit-Abtastfrequenzverhältnis-Detektierung und die Langzeit-Abtastfrequenzverhältnis-Detektierung durch den Abtastfrequenzwandler von 14,
16 zeigt ein schematisches Blockdiagramm eines Abtastfrequenzwandlers als achtes Ausführungsbeispiel der Erfindung,
17 zeigt ein schematisches Blockdiagramm einer Abtastfrequenzverhältnis-Detektorschaltung und einer Steuerung, die in dem Abtastfrequenzwandler von 16 verwendet werden,
18 zeigt ein schematisches Blockdiagramm einer Abtastfrequenzverhältnis-Detektorschaltung, in einem Abtastfrequenzwandler als neuntes Ausführungsbeispiel der Erfindung,
19 zeigt die schematische Darstellung eines Neuabtast-Ringpufferspeichers für einen Neuabtast-Pufferspeicher, der in den Abtastfrequenzwandlern nach dem ersten bis neunten Ausführungsbeispiel benutzt wird,
20 zeigt ein schematisches Blockdiagramm einer Speicheradressensteuerung zur Steuerung der Adressen des Ringpufferspeichers,
21 zeigt ein schematisches Blockdiagramm einer Adressenoptimierungs-Steuerschaltung der Speicheradressensteuerung,
22 zeigt die Wirkungsweise der Speicheradressensteuerung.
Anhand der Zeichnungen werden bevorzugte Ausführungsbeispiele des Abtastfrequenzwandlers und der Speicheradressensteuerung gemäß der Erfindung im Detail erläutert.
Zunächst wird anhand von 2 das erste Ausführungsbeispiel erläutert.
Das vorliegende erste Ausführungsbeispiel ist auf einen Abtastfrequenzwandler gerichtet, der ein an einem Eingang 1 anliegendes Eingangssignal D_si mit der Abtastfrequenz F_si durch Neuabtasten in ein Signal D_so mit einer beliebigen Abtastfrequenz F_so umwandelt und eine Abtastfrequenzumwandlung vornimmt, bei der das Eingangssystem gegenüber dem Ausgangssystem vollständig asynchron ist, d. h. es handelt sich um eine Abtastfrequenzumwandlung mit freiem Umwandlungsverhältnis ohne Synchronizitätsbeziehung zwischen Eingangs- und Ausgangssignalen. In der folgenden Beschreibung wird die Abtastfrequenz F_si des Eingangssignals D_si als Eingangsabtastfrequenz F_i bezeichnet, während die beliebige Abtastfrequenz F_so als Ausgangsabtastfrequenz F_so bezeichnet wird.
Der vorliegende Abtastfrequenzwandler besitzt einen Neuabtast-Pufferspeicher 2 für das Einschreiben und Auslesen des an dem Eingang 1 anliegenden Eingangssignals D_si mit der Eingangsabtastfrequenz F_si sowie eine Interpolationsschaltung 3 zum Interpolieren des Ausgangssignals des Neuabtast-Pufferspeichers 2. Der Abtastfrequenzwandler besitzt ferner eine Steuereinheit 9 zum Detektieren des laufenden Abtastfrequenzverhältnisses R_n zwischen der einem Eingang 5 zugeführten Eingangsabtastfrequenz F_si und der an einem Eingang 6 ausgegebenen Ausgangsabtastfrequenz F_so, zur Erzeugung eines neuen Abtastfrequenzverhältnisses R_nNEW auf der Basis des laufenden Detektierungswerts R_n und eines vergangenen Detektierungswerts R_n–1, der dem laufenden Wert um eine Detektierungsperiode vorangeht, ferner zur Erzeugung eines Steuersignals für die Steuerung des Interpolationsfaktors der Interpolationsschaltung 3 und zur Erzeugung des Adressensignals des Neuabtast-Pufferspeichers 2 auf der Basis des neuen Abtastfrequenzverhältnisses R_nNEW und zur Steuerung des Neuabtast-Pufferspeichers 2 und der Interpolationsschaltung 3 auf der Basis des erzeugten Adressensignals und des Steuersignals zur Durchführung der Abtastfrequenzumwandlung. Die Interpolationsschaltung 3 gibt unter dem Steuereinfluß der Steuereinheit 9 an einem Ausgang 4 das Signal D_so mit der Ausgangsabtastfrequenz F_so aus.
Die Steuereinheit 9 enthält eine Abtastfrequenzverhältnis-Detektorschaltung 7 und eine Adressensteuersignal-Generatorschaltung 8. Die Abtastfrequenzverhältnis-Detektorschaltung 7 detektiert das laufende Abtastfrequenzverhältnis R_n aus der Eingangsabtastfrequenz F_si und der Ausgangsabtastfrequenz F_so und erzeugt das neue Abtastfrequenzverhältnis R_nNEW auf der Basis des laufenden Detektierungswerts R_n und des vergangenen Detektierungswerts R_n– ₁, das dem laufenden Wert um eine Detektierungsperiode vorangeht. Die Adressensteuersignal-Generatorschaltung 8 erzeugt ein Steuersignal für die Steuerung eines Adressensignals für den Neuabtast-Pufferspeicher 2 sowie ein Steuersignal für die Steuerung des Interpolationskoeffizienten der Interpolationsschaltung 3 auf der Basis des von der Abtastfrequenzverhältnis-Detektorschaltung 7 detektierten neuen Abtastfrequenzverhältnisses R_nNEW.
Die Abtastfrequenzverhältnis-Detektorschaltung 7 subtrahiert den vergangenen Detektierungswert R_n– ₁ von dem Doppelten des laufenden Abtastfrequenzverhältnisses R_n, um ein neues Abtastfrequenzverhältnis R_n _NEW zu ermitteln. Dies ist äquivalent mit dem Addieren der Differenz ΔR_n zwischen dem laufenden Abtastfrequenzverhältnis R_n und dem vergangenen Detektierungswert R_n–1 zu dem laufenden Abtastfrequenzverhältnis R_n zur Ermittlung des neuen Abtastfrequenzverhältnisses R_nNEW, wie dies in 3 dargestellt ist. Das heißt, das neue Abtastfrequenzverhältnis R_nNEW ist gegeben durch RnNEW = Rn + ΔRn + (Rn – Rn-1) = 2Rn – Rn–1 (1)
Dieses neue Abtastfrequenzverhältnis R_nNEW wird der Adressensteuersignal-Generatorschaltung 8 zugeführt.
Die Adressensteuersignal-Generatorschaltung 8 erzeugt in Abhängigkeit von dem neuen Abtastfrequenzverhältnis R_nNEW eine Neuabtast-Zeitadresse als Datenausleseadresse, die dem Neuabtast-Pufferspeicher 2 zugeführt wird. Die Adressensteuersignal-Generatorschaltung 8 liefert außerdem die Datenschreibadresse an den Neuabtast-Pufferspeicher 2. Die Adressensteuersignal-Generatorschaltung 8 führt dem Neuabtast-Pufferspeicher 2 eine Datenschreibadresse zu. Die Adressensteuersignal-Generatorschaltung erzeugt in Abhängigkeit von dem neuen Abtastfrequenzverhältnis R_nNEW auch ein Steuersignal für die Auswahl des Überabtastfaktors, das für die in der Interpolationsschaltung 3 ausgeführte Überabtastung benutzt wird, sowie vordere und hintere lineare Interpolationsfaktoren (LIP.F.L. und LIP.F.T.) für die lineare Interpolation.
Die Interpolationsschaltung 3 verarbeitet die Ausgangsdaten des Neuabtast-Pufferspeichers 2 nach Maßgabe der Neuabtast-Zeitadressen z. B. durch FIR-Filterung, um zwei benachbarte Interpolationsdaten hoher Ordnung zu erzeugen, die der Neuabtast-Zeitadresse entsprechen, und durch lineare Interpolation der beiden Daten auf der Basis des Überabtastfaktor-Auswahlsteuersignals und der vorderen und hinteren linearen Interpolationsfaktoren (LIP.F.L. und LIP.F.T.) zur linearen Interpolation das Signal D_so mit der Ausgangsabtastfrequenz F_so zu erzeugen.
Der Abtastfrequenzwandler bewirkt, daß die Abtastfrequenzverhältnis-Detektorschaltung 7 in der Steuereinheit 9 das neue Abtastfrequenzverhältnis R_nNEW detektiert un daß die Adressensteuersignal-Generatorschaltung 8 auf der Basis des neuen Abtastfrequenzverhältnisses R_nNEW das Steuersignal für die Steuerung der Neuabtast-Zeitadresse und die Interpolationsfaktoren erzeugt. Auf diese Weise ermöglicht die vorliegende Abtastfrequenzwandlerschaltung eine Abtastfrequenzumwandlung durch stabile Interpolation mit Hilfe der Interpolationsschaltung 3, ohne daß in dem Neuabtast-Pufferspeicher 2 ein Überlauf oder ein Unterlauf stattfindet oder die Kapazität des Neuabtast-Pufferspeichers 2 vergrößert wird.
Anhand von 4 bis 6 wird ein zweites Ausführungsbeispiel der Erfindung erläutert.
Das zweite Ausführungsbeispiel ist auf einen Abtastfrequenzwandler gerichtet, der die Abtastfrequenz F_si des Eingangssignals D_si an einem Eingang 11 in das Signal D_so mit einer beliebigen Abtastfrequenz F_so umwandelt und eine Frequenzumwandlung durchführt, bei der das Eingangssystem relativ zu dem Ausgangssystem vollständig asynchron ist, d. h. eine Abtastfrequenzumwandlung mit freiem Umwandlungsverhältnis ohne Synchronizitätsbeziehung zwischen Eingangs- und Ausgangssignal. In der folgenden Beschreibung wird die Abtastfrequenz F_si des Eingangssignals D_si als Eingangsabtastfrequenz F_si bezeichnet, während die beliebige Abtastfrequenz F_so als Ausgangsabtastfrequenz F_so bezeichnet wird.
Wie 4 zeigt, besitzt der vorliegende Abtastfrequenzwandler ein 8F_si-Überabtastfilter 12 zum Überabtasten des dem Eingang 11 zugeführten Eingangssignals D_si in ein Signal mit der Frequenz 8F_si sowie einen Neuabtast-Pufferspeicher 13 zum Einschreiben und Auslesen des Eingangssignals, das nun die Frequenz 8F_si hat. Der Abtastfrequenzwandler besitzt außerdem eine Interpolationsschaltung 14 zum Interpolieren des Ausgangssignals des Neuabtast-Pufferspeichers 13 sowie eine Steuereinheit 26. Die Steuereinheit 26 mißt das laufende Abtastfrequenzverhältnis R_n, wobei die Auflösung verbessert wird, indem die Periode t (= N·T_so), die N mal so groß ist wie die Periode T_so (Ausgangsabtastperiode) der Abtastfrequenz F_so, die einem Eingang 23 zugeführt wird, mit Eingangsreferenztakten (Eingangshaupttakten) MCK_i (= M·F_si) abgezählt wird, die einem Eingang 23 mit einer Frequenz zugeführt werden, die gleich einem ganzzahligen Vielfachen der Abtastfrequenz F_si ist, um auf der Basis des laufenden Abtastfrequenzverhältnisses R_n und des vergangenen Detektierungswerts R_n–1, der dem laufenden Wert um eine Detektierungsperiode vorangeht, ein neues Abtastfrequenzverhältnis R_nNEW zu ermitteln. Die Steuereinheit erzeugt außerdem in Abhängigkeit von dem neuen Abtastfrequenzverhältnis R_nNEW ein Steuersignal für die Steuerung der Interpolationsfaktoren für die Interpolationsschaltung 14 und das Adressensignal für den Neuabtast-Pufferspeicher 13 und steuert den Neuabtast-Pufferspeicher 13 und die Interpolationsschaltung 14 auf der Basis des Adressensignals und des Steuersignals, um die Abtastfrequenzumwandlung herbeizuführen. Der Abtastfrequenzwandler besitzt ferner eine Schaltung 19 zur Ausgabe des Neuabtast-Frequenzsignals sowie ein Bandbegrenzungsfilter 20. Die Schaltung 19 zur Ausgabe des Neuabtast-Frequenzsignals bewirkt eine Unterabtastung der Abtastfrequenz des Ausgangssignals der Interpolationsschaltung 14, deren Interpolationsvorgang von der Steuereinheit 26 gesteuert wird, um eine Ausgangsabtastfrequenz F_so zu erzeugen, deren Frequenzwerte 2 mal, 4 mal oder 8 mal so groß sind wie die Abtastfrequenz, und wählt mit einem Multiplexer 19a eine dieser Frequenzen aus. Das Bandbegren zungsfilter 20 bewirkt eine Bandbegrenzung des Ausgangssignals der Schaltung 19 zur Ausgabe des Neuabtast-Frequenzsignals und gibt an einem Ausgang 21 das Ausgangssignal D_so mit der Ausgangsabtastfrequenz F_so aus.
Das von dem 8F_si-Überabtastfilter 12 erzeugte digitale Signal mit der Abtastfrequenz 8F_si wird, wie oben beschrieben, dem Neuabtast-Pufferspeicher 13 zugeführt. Der Neuabtast-Pufferspeicher 13 ist z. B. ein 20-Bit-64-Wort-Pufferspeicher und hat eine Abtastfrequenzzeit, die acht mal so groß ist wie die Eingangsabtastfrequenzzeit.
Die Steuereinheit 26 besitzt eine Abtastfrequenzverhältnis-Detektorschaltung 24 und eine Adressensteuersignal-Generatorschaltung 25. Die Abtastfrequenzverhältnis-Detektorschaltung 24 detektiert das laufende Abtastfrequenzverhältnis R_n, dessen Auflösung durch Abzählen der dem Eingang 23 zugeführten Periode t (= N·F_so) mit dem dem Eingang 22 zugeführten Eingangshaupttakt MCK_i (= M·F_si) verbessert wird, und ermittelt das neue Abtastfrequenzverhältnis R_nNEW auf der Basis des laufenden Abtastfrequenzverhältnisses R_n und des vergangenen Detektierungswerts R_n–1, der dem laufenden Wert um eine Detektierungsperiode vorangeht. Auf der Basis des neuen Abtastfrequenzverhältnisses R_nNEW erzeugt die Adressensteuersignal-Generatorschaltung 25 ein Steuersignal für die Steuerung des Interpolationsfaktors der Interpolationsschaltung 14 sowie das Adressensignal für den Neuabtast-Pufferspeicher 13.
Die Abtastfrequenzverhältnis-Detektorschaltung 24 enthält einen Zähler 30 zum Abzählen der dem Eingang 23 zugeführten Abtastfrequenz N·T_so der Periode mit dem Eingangshaupttakt MCK_i sowie eine Recheneinheit 31 zur Ermittlung des neuen Abtastfrequenzverhältnisses R_nNEW auf der Basis des laufenden Abtastfrequenzverhältnisses R_n, das der von dem Zähler 30 ausgegebene Zählwert ist, wie dies in 5 dargestellt ist.
Die Recheneinheit 31 verdoppelt das laufende Abtastfrequenzverhältnis R_n, um den Wert 2R_n zu erzeugen, und subtrahiert das vergangene Abtastfrequenzverhältnis R_n–1 von dem Wert 2R_n, um das neue Abtastfrequenzverhältnis R_nNEW zu ermitteln.
Die Adressensteuersignal-Generatorschaltung 25 addiert die von der Recheneinheit 31 ausgegebenen Werte des neuen Abtastfrequenzverhältnisses R_nNEW mit Hilfe einer Addierschaltung 32 und einer Flipflop-Schaltung 33 kumulativ, um eine Daten-Ausleseadresse für den Neuabtast-Pufferspeicher 13 zu erzeugen. Die Adressensteuersignal-Generatorschaltung erzeugt außerdem nach Maßgabe des neuen Abtastfrequenzverhältnisses R_nNEW ein Steuersignal für die Auswahl des Überabtastfaktors, das für die in der Interpolationsschaltung 14 ausgeführte Überabtastung benutzt wird, sowie vordere und hintere lineare Interpolationsfaktoren (LIP.F.L. und LIP.F.T.) für die lineare Interpolation.
Die Daten-Ausleseadressen, die Überabtastfaktor-Auswahlsteuersignale und die linearen Interpolationsfaktoren werden als Daten eines oberen Bitbereichs, Daten eines mittleren Bitbereichs bzw. Daten eines unteren Bitbereichs einer Datenreihe angeordnet und von der Adressensteuersignal-Generatorschaltung 25 ausgegeben.
Die Flipflop-Schaltung 33 ist vorzugsweise ein D-Flipflop. Einem Eingang 34 werden 8F_so-Takte zugeführt, die der Abtastfrequenz 8F_so der Ausgangssignale des zweiten Ausführungsbeispiels entsprechen. Wenn die Abtastfrequenz der Ausgangssignale gleich 4F_so oder 2F_so ist, werden 4F_so- bzw. 2F_so-Takte zugeführt, während einem Eingang 35 ein Initialisierungssignal S_E zugeführt wird.
Die Interpolationsschaltung 14 in 4 besitzt ein vorderes FIR-Filter für den vorderen linearen Interpolationsfaktor 15 und ein hinteres FIR-Filter für den hinteren linearen Interpolationsfaktor 17 für das Überabtasten der Daten, die mit Hilfe der Adressensteuersignal-Generatorschaltung 25 aus dem Neuabtast-Pufferspeicher 13 ausgelesen werden, und zum Überabtasten der Daten. Die Interpolationsschaltung besitzt ferner ein Faktoren-ROM 16, das Überabtastfaktoren an das vordere FIR-Filter für den vorderen linearen Interpolationsfaktor 15 und an das hintere FIR-Filter für den hinteren linearen Interpolationsfaktor 17 liefert, sowie eine Addierschaltung 18, die das Ausgangssignal des vorderen FIR-Filters 15 für den vorderen linearen Interpolationsfaktor und das Ausgangssignal des hinteren FIR-Filters 17 für den hinteren linearen Interpolationsfaktor addiert. Das Faktoren-ROM 16 enthält z. B. 32 24-Bit-7-Wort-Überabtastfaktoren.
Anhand von 6 wird nun die Wirkungsweise der Interpolationsschaltung 14 erläutert.
Der Neuabtast-Pufferspeicher 13 liefert in Abhängigkeit von der Leseadresse aus der Adressensteuersignal-Generatorschaltung 25 z. B. sieben Daten mit T_si/8 an das vordere FIR-Filter für den vorderen linearen Interpolationsfaktor 15 und an das hintere FIR-Filter für den hinteren linearen Interpolationsfaktor 17, wie dies in 6A dargestellt ist. Das vordere FIR-Filter für den vorderen linearen Interpolationsfaktor 15 und das hintere FIR-Filter für den hinteren linearen Interpolationsfaktor 17 faltet beispielsweise sieben von dem Neuabtast-Pufferspeicher 13 zugeführte Daten mit beispielsweise sieben Faktoren, die von dem Faktoren-ROM 16 zugeführt werden, um 256F_si-Daten zu erzeugen.
6B zeigt zwei benachbarte Exemplare dieser 256F_si-Daten. Der in 6A und 6B von einer gestrichelten Linie umschlossene Bereich E₁ entspricht T_si/8, während der von einer gestrichelten Linie umschlossener Bereich E₂ in 6B zwei benachbarten Exemplaren dieser 256F_si-Daten in einem Intervall von T_si/8 entspricht.
Das vordere FIR-Filter für den vorderen linearen Interpolationsfaktor 15 und das hintere FIR-Filter für den hinteren linearen Interpolationsfaktor 17 multiplizieren dann die zwei benachbarten Daten in dem Intervall T_si/256 mit den linearen Interpolationsfaktoren, die von der Adressensteuersignal-Generatorschaltung 25 geliefert werden. Das Filterausgangssignal des vorderen FIR-Filters 15 für den vorderen linearen Interpolationsfaktor und das Filterausgangssignal des hinteren FIR-Filters 17 für den hinteren linearen Interpolationsfaktor werden in der Addierschaltung 18 addiert. Auf diese Weise wird die lineare Interpolation durchgeführt, wie dies in 6C dargestellt ist.
Durch Wiederholen der Überabtastung und der linearen Interpolation erzeugt die vorliegende Umwandlungsvorrichtung Daten D_so mit der Abtastfrequenz F_so, wie dies in 6D dargestellt ist.
Im folgenden wird die lineare Interpolation erläutert.
Unter den linearen Interpolationsfaktoren befinden sich der vordere lineare Interpolationsfaktor 15 und der hintere lineare Interpolationsfaktor 17. Diese linearen Interpolationsfaktoren werden unter Verwendung der Bits niedriger Ordnung, z. B. von 12 Bits, einer Datenreihe (Datenwert) erzeugt, die durch Akkumulieren der Werte des neuen Abtastfrequenzverhältnisses R_nNEW von der Adressensteuersignal-Generatorschaltung 25 erzeugt wird. Und zwar ist der vordere lineare Interpolationsfaktor gegeben durch die Daten des Einer-Komplements der unteren 12 Bits, während der hintere Interpolationsfaktor durch die unteren 12 Bits gegeben ist.
In 6C sind Daten D_so dargestellt, die durch Multiplizieren der linearen Interpolationsfaktoren mit den beiden Daten D_sa, D_sb in dem Intervall T_si/256 gewonnen werden.
Die Ausgangsdaten der Interpolationsschaltung 14 sind 8F_so-Daten. Die 8F_so-Daten werden der Schaltung 19 zur Ausgabe des Neuabtast-Frequenzsignals zugeführt, der die 8F_so-Daten einer Unterabtastung unterzieht, um 4F_so- oder 2F_so-Daten zu erzeugen. Ein Exemplar der 8F_so-, 4F_so- oder 2F_so-Daten wird von dem Multiplexer 19a ausgewählt.
Das Bandbegrenzungsfilter 20 ist ein Filter, das die Erzeugung von Aliasing-Geräusch in den Ausgangsdaten verhindert. Wenn die Eingangsabtastfrequenz F_si höher ist als die Ausgangsabtastfrequenz F_so, besteht nämlich die Gefahr, daß Aliasing-Geräusch erzeugt wird, so daß das Ausgangssignal des Multiplexers 19a einer Bandbegrenzung unterzogen werden muß.
Bei dem oben beschriebenen Abtastfrequenzwandler detektiert die Abtastfrequenzverhältnis-Detektorschaltung 24 der Steuereinheit 26 das durch die Gleichung (1) dargestellte neue Abtastfrequenzverhältnis R_nNEW, in das keine Fehlerakkumulierung induziert wird, wie dies in 3 dargestellt ist, während die Adressensteuersignal-Generatorschaltung 25 ein Steuersignal erzeugt, das aus dem neuen Abtastfrequenzverhältnis R_nNEW die Neuabtast-Zeitadresse und die Interpolationsfaktoren erzeugt. Auf diese Weise ermöglicht die vorliegende Abtastfrequenzwandlerschaltung eine Abtastfrequenzumwandlung durch stabile Interpolation mit Hilfe der Interpolationsschaltung 14, ohne daß in dem Neuabtast-Pufferspeicher 13 ein Überlauf oder ein Unterlauf auftritt oder die Kapazität des Neuabtast-Pufferspeichers 13 vergrößert wird. Außerdem ist das Ausgangssignal D_so als Ausgangssignal mit der Abtastfrequenz F_so frei von Aliasing.
Im folgenden wird nun ein drittes Ausführungsbeispiel der Erfindung erläutert.
Ähnlich wie das erste und das zweite Ausführungsbeispiel, die oben beschrieben wurden, ist auch das dritte Ausführungsbeispiel auf einen Abtastfrequenzwandler gerichtet, der die Abtastfrequenz F_si des Eingangssignals D_si durch Neuabtasten in das Signal D_so mit der beliebigen Abtastfrequenz F_so umwandelt und eine Abtastfrequenzumwandlung bewirkt, bei der das Eingangssystem in Bezug auf das Ausgangssystem vollständig asynchron ist, d. h. eine Abtastfrequenzumwandlung mit freiem Umwandlungsverhältnis ohne Synchronizitätsbeziehung zwischen Eingangs- und Ausgangssignal. In der folgenden Beschreibung wird die Abtastfrequenz F_si des Eingangssignals D_si als Eingangsabtastfrequenz F_si bezeichnet, während die beliebige Abtastfrequenz F_so als Ausgangsabtastfrequenz F_so bezeichnet wird. Die Anordnung des dritten Ausführungsbeispiels kann anhand von 4 erläutert werden, in der die schematische Anordnung des oben beschriebenen zweiten Ausführungsbeispiels dargestellt ist. Der Unterschied zwischen dem dritten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel betrifft die praktische Ausführung und die Wirkungsweise der Steuerschaltung 26.
Obwohl nun anhand von 4 und weiter anhand von 7 bis 9 das dritte Ausführungsbeispiel erläutert wird, konzentriert sich die folgende Beschreibung hauptsächlich auf den praktischen Aufbau und die Wirkungsweise der Steuerschaltung 26 für den oben angegebenen Zweck.
Wie 4 zeigt, umfaßt die Abtastfrequenzwandlerschaltung nach dem dritten Ausführungsbeispiel ein 8F_s-Überabtastfilter 12, einen Neuabtast-Pufferspeicher 13, eine Interpolationsschaltung 14, eine Steuereinheit 26, eine Schaltung 19 zur Ausgabe des Neuabtast-Frequenzsignals und ein Bandbegrenzungsfilter 20. Die Steuereinheit zählt mit Hilfe der an dem Eingang 22 anliegenden Eingangshaupttakten MCK_i (= M·F_si) die dem Eingang 23 zu geführte Periode t (= N·T_so) über eine kürzere Zeitperiode t_s und eine längere Zeitperiode t_L ab und erzeugt auf der Basis der laufenden Detektierungswerte R_ns und R_nL und der vergangenen Detektierungswerte R_ns–1 und R_nL– ₁, die den laufenden Werten um eine Detektierungsperiode vorangehen, ein neues Abtastfrequenzverhältnis R_nsNEW über die kürzere Zeitperiode t_s bzw. ein neues Abtastfrequenzverhältnis R_nLNEW über die längere Zeitperiode t_L. Die Steuereinheit erzeugt aus einem der neuen Abtastfrequenzverhältnisse R_nsNEW und R_nLNEW auch ein Steuersignal für die Steuerung des Adressensignals des Neuabtast-Pufferspeichers 13 sowie Interpolationsfaktoren für die Interpolationsschaltung 14 und steuert den Neuabtast-Pufferspeicher 13 und die Interpolationsschaltung 14 auf der Basis des erzeugten Adressensignals und des Steuersignals, um das Abtastfrequenz-Umwandlungsverhältnis zu erzeugen.
Die Steuereinheit 26 besitzt eine Abtastfrequenzverhältnis-Detektorschaltung 24 und eine Adressensteuersignal-Generatorschaltung 25. Die Abtastfrequenzverhältnis-Detektorschaltung 24 detektiert die Werte der laufenden Abtastfrequenzverhältnisse R_ns und R_nL, indem sie mit Hilfe der an dem Eingang 22 anliegenden Haupttakte MCK_i (= M·F_i) die Kurzzeitperiode t_s und die Langzeitperiode t_L, die über den Eingang 23 zugeführt werden, abzählt, und ermittelt auf der Basis der laufenden Abtastfrequenzverhältnisse R_ns und R_nL die Werte der neuen Abtastfrequenzverhältnisse R_nsNEW und R_nLNEW über die Kurzzeitperiode t_s bzw. über die Langzeitperiode t_L. Die Adressensteuersignal-Generatorschaltung 25 erzeugt auf der Basis der neuen Abtastfrequenzverhältnisse R_nsNEW und R_nLNEW ein Steuersignal, mit dem der Interpolationsfaktor der Interpolationsschaltung 14 gesteuert wird, sowie das Adressensignal des Neuabtast-Pufferspeichers 13.
Wie 7 zeigt, umfaßt die Abtastfrequenzverhältnis-Detektorschaltung 24 einen Kurzzeitzähler 40 zum Abzählen der Abtastperiode N_s·T_so in der dem Eingang 23a zugeführten Kurzzeitperiode t_s mit Hilfe des an dem Eingang 23a anliegenden Eingangshaupttakts MCK_i, sowie eine Recheneinheit 41 zum Ermitteln eines neuen Abtastfrequenzverhältnisses R_nNEW in der Kurzzeitperiode t_s auf der Basis des laufenden Abtastfrequenzverhältnisses R_ns, das den Ausgangszählwert des Kurzzeitzählers 40 darstellt. Die Detektorschaltung 24 enthält ferner einen Langzeitzähler 42 zum Abzählen der Abtastperiode N_L·T_so in der dem Eingang 23b zugeführten Langzeitperiode t_L mit Hilfe des an dem Eingang 23b anliegenden Eingangshaupttakts MCK_i und eine Recheneinheit 43 zum Ermitteln eines neuen Abtastfrequenzverhältnisses R_nLNEW für die längere Periode t_L auf der Basis des laufenden Abtastfrequenzverhältnisses R_nL, das den Ausgangszählwert des Langzeitzählers 42 darstellt. Die Detektorschaltung 24 enthält schließlich eine Komparatorschaltung 44, die das von der Recheneinheit 41 ermittelte neue Abtastfrequenzverhältnis R_nsNEW für die kürzere Periode t_s mit dem von der Recheneinheit 43 ermittelten neuen Abtastfrequenzverhältnis R_nLNEW für die längere Periode t_L vergleicht, sowie eine Auswahlschaltung 45, die in Abhängigkeit von dem Vergleichsergebnis der Komparatorschaltung 44 entweder das neue Abtastfrequenzverhältnis R_nsNEW für die kürzere Periode t_s oder das neue Abtastfrequenzverhältnis R_nLNEW für die längere Periode t_L auswählt und ausgibt.
Die Recheneinheit 41 verdoppelt das laufende Abtastfrequenzverhältnis R_ns auf 2R_ns und subtrahiert das vergangene Abtastfrequenzverhältnis R_ns–1 von 2R_ns, um ein neues Abtastfrequenzverhältnis R_nsNEW für die kurze Periode t_s zu ermitteln. Dies ist äquivalent mit dem Addieren der Differenz ΔR_ns zwischen dem Abtastfrequenzverhältnis R_ns für die laufende kurze Periode t_s und dem vergangenen Detektierungswert R_ns–1, der dem laufenden Wert des Abtastfrequenzverhältnisses R_ns um eine Detektierungsperiode vorangeht, wie dies in 8 dargestellt ist. Das heißt, das neue Abtastfrequenzverhältnis R_nsNEW für die kurze Periode t_s wird RnsNEW = Rns + ΔRns = Rns + (Rns + (Rns – Rns–1) = 2Rns – Rns–1 (2)
Auf der anderen Seite verdoppelt die Recheneinheit 43 das laufende Abtastfrequenzverhältnis R_nL auf 2R_nL und subtrahiert das vergangene Abtastfrequenzverhältnis R_nL-1 von 2R_nL, um ein neues Abtastfrequenzverhältnis R_nLNEW für die lange Periode t_L zu ermitteln. Dies ist äquivalent mit dem Addieren der Differenz ΔR_nL zwischen dem Abtastfrequenzverhältnis R_nL in der laufenden langen Periode t_L und dem vergangenen Detektierungswert R_nL–1, der dem laufenden Wert des Abtastfrequenzverhältnisses R_nL um eine Detektierungsperiode vorangeht, wie dies in 9 dargestellt ist. Das heißt, das neue Abtastfrequenzverhältnis R_nLNEW für die lange Periode t_L wird RnLNEW = RnL + ΔRnL = RnL + (RnL + (RnL – RnL–1) = 2RnL – RnL–1 (3)
Das von der Recheneinheit 41 für die kurze Zeit t_s ermittelte neue Abtastfrequenzverhältnis R_nsNEW und das von der Recheneinheit 43 für die lange Zeit t_L ermittelte neue Abtastfrequenzverhältnis R_nLNEW werden dem Komparator 44 zugeführt. Der Komparator 44 stellt fest, ob das neue Abtastfrequenzverhältnis R_nsNEW für die kurze Zeit t_s und das neue Abtastfrequenzverhältnis R_nLNEW für die lange Zeit t_L innerhalb einer vorgegebenen Genauigkeit miteinander übereinstimmen. Das heißt, der Komparator 44 vergleicht das neue Abtastfrequenzverhältnis R_nsNEW für die kurze Zeit t_s, das eine große Bitzahl hat, mit dem neuen Abtastfrequenzverhältnis R_nLNEW für die lange Zeit t_L, das eine kleinere Bitzahl hat. Dieser Vergleich wird in Abhängigkeit von der Gesamtbitzahl des neuen Abtastfrequenzverhältnisses R_nLNEW und der Gesamtbitzahl des neuen Abtastfrequenzverhältnisses R_nsNEW für eine vorgegebene Bitzahl aus den LSB des neuen Abtastfrequenzverhältnisses R_nsNEW durchgeführt. Auf diese Weise können die zwei Frequenzverhältniswerte bezüglich der möglichen Koinzidenz innerhalb eines vorgegebenen Bereichs bewertet werden. Wenn der Komparator 44 feststellt, daß das neue Abtastfrequenzverhältnis R_nLNEW und das neue Abtastfrequenzverhältnis R_nsNEW innerhalb einer vorgegebenen Genauigkeit miteinander übereinstimmen, liefert sie ein Auswahlsteuersignal an die Auswahlschaltung 45, um das neue Abtastfrequenzverhältnis R_nLNEW für die lange Zeit auszuwählen und auszugeben. Wenn die Komparatorschaltung 44 hingegen feststellt, daß das neue Abtastfrequenzverhältnis R_nLNEW und das neue Abtastfrequenzverhältnis R_nsNEW nicht miteinander übereinstimmen, liefert sie ein Auswahlsteuersignal an die Auswahlschaltung 45, um das neue Abtastfrequenzverhältnis R_nsNEW für die kurze Zeit auszuwählen und auszugeben.
In Abhängigkeit von dem Auswahlsteuersignal wählt die Auswahlschaltung 45 also entweder das neue Abtastfrequenzverhältnis R_nLNEW für die lange Zeit oder das neue Abtastfrequenzverhältnis R_nsNEW für die kurze Zeit aus und gibt dieses aus.
Die Adressensteuersignal-Generatorschaltung 25 addiert das neue Abtastfrequenzverhältnis R_nLNEW oder das neue Abtastfrequenzverhältnis R_nsNEW kumulativ, wie es von der Auswahlschaltung 45 ausgewählt wird, mit Hilfe einer Addierschaltung 46 und der Flipflop-Schaltung 47, um Daten-Ausleseadressen für den Neuabtast-Pufferspeicher 13 zu erzeugen. In Abhängigkeit von dem neuen Abtastfrequenzverhältnis R_nLNEW oder dem neuen Abtastfrequenzverhältnis R_nsNEW, das von der Auswahlschaltung 45 ausgewählt wird, erzeugt die Adressensteuersignal-Generatorschaltung 25 auch die Überabtastfaktoren, die die Interpolationsschaltung 14 für das Überabtasten benutzt, sowie die vorderen und hinteren linearen Interpolationsfaktoren (LIP.F.L. und LIP.F.T.) für die lineare Interpolation und führt die erzeugten Signale der Interpolationsschaltung 14 zu.
Die Flipflop-Schaltung 47 ist vorzugsweise ein D-Flipflop. Über den Eingang 48 werden 8F_so-Takte zugeführt, die der Abtastfrequenz 8F_so der Ausgangssignale des dritten Ausführungsbeispiels entsprechen. Wenn die Abtastfrequenz des Ausgangssignals gleich 4F_so oder 2F_so ist, werden natürlich 4F_so- oder 2F_so-Takte übertragen. Von dem Eingang 49 werden Initialisierungssignale S_E zugeführt.
Da der Aufbau und die Funktion der Interpolationsschaltung 14 mit denen der Schaltung von 4 und 6 identisch sind, wird die entsprechende Beschreibung zur Vereinfachung hier weggelassen.
Bei dem Abtastfrequenzwandler des vorliegenden dritten Ausführungsbeispiels gibt die Abtastfrequenzverhältnis-Detektorschaltung 24 das neue Abtastfrequenzverhältnis R_nLNEW oder das neue Abtastfrequenzverhältnis R_nsNEW aus, das frei ist von Fehlerakkumulierung, wie in 8 oder 9 dargestellt, während die Adressensteuersignal-Generatorschaltung 25 ein Steuersignal für die Steuerung der Neuabtast-Zeitadresse oder der Interpolationsfaktoren erzeugt. So ist es mit dem vorliegenden dritten Ausführungsbeispiel der Abtastfrequenzwandlerschaltung möglich, eine Abtastfrequenzumwandlung durch stabile Interpolation mit Hilfe der Interpolationsschaltung 14 durchzuführen, ohne daß in dem Neuabtast-Pufferspeicher 13 Überlauf oder Unterlauf auftritt oder die Kapazität des Neuabtast-Pufferspeichers 13 vergrößert wird. Außerdem ist das Ausgangssignal D_so als Signal mit der Abtastfrequenz F_so frei von Aliasing.
Im folgenden wird das vierte Ausführungsbeispiel erläutert.
Da das vierte Ausführungsbeispiel sich von dem vorangehend beschriebenen dritten Ausführungsbeispiel nur in Bezug auf die Steuerschaltung 26 unterscheidet, werden im folgenden zur Vereinfachung die übrigen Komponenten nicht beschrieben.
Während in dem oben beschriebenen dritten Ausführungsbeispiel sowohl den Kurzzeitzähler 40 als auch den Langzeitzähler 42 vorgesehen sind, ist beim Aufbau der Abtastfrequenzverhältnis-Detektorschaltung 24 in der Steuereinheit 26 nach dem vorliegenden vierten Ausführungsbeispiel, wie 10 zeigt, der Langzeitzähler 42 entfallen.
Das neue Abtastfrequenzverhältnis R_nsNEW, d. h. das Ausgangssignal der Kurzzeit-Abtastfrequenzverhältnis-Detektorschaltung 53 mit dem Kurzzeitzähler, wird nicht nur einer Komparatorschaltung 57 und einer Auswahlschaltung 58, sondern auch einer Addierschaltung 54 zugeführt. Die Addierschaltung 54 in der Adressensteuersignal-Generatorschaltung 25 kann wie die Addierschaltung 46 von 7 im Zeitmultiplex benutzt werden. So benutzt die Addierschaltung 54 eine akkumulative Addierschaltung 55 mit Verriegelung, um die Werte des neuen Abtastfrequenzverhältnisses R_nsNEW kumulativ zu addieren und adaptiv das neue Abtastfrequenzverhältnis R_nLNEW zu erzeugen. Dieses Abtastfrequenzverhältnis R_nLNEW wird über eine Langzeit-Verriegelungsschaltung 56 der Komparatorschaltung 57 und der Auswahlschaltung 58 zugeführt.
So stellt bei dem vorliegenden vierten Ausführungsbeispiel die Komparatorschaltung 57 auf der Basis des Ausgangszählwerts, der durch das Abzählen der Abtastfrequenz F_si der Eingangssignale an einem Eingang 52 gewonnen wird, fest, ob das neue Abtastfrequenzverhältnis R_nsNEW für die kurze Zeit t_s mit dem neuen Abtastfrequenzverhältnis R_nLNEW für die lange Zeit t_L, das durch kumulative Addition des neuen Abtastfrequenzverhältnisses R_nsNEW mit Hilfe der Addierschaltung 54 und der kumulativen Addier-Verriegelungsschaltung 55 und durch Abzählen mit Hilfe der frequenzgeteilten Takte in der Langzeit-Verriegelungsschaltung 56 gewonnen wird, innerhalb einer vorgegebenen Genauigkeit übereinstimmt. Die Auswahl schaltung 58 wählt bei Koinzidenz oder bei Nichtkoinzidenz das neue Abtastfrequenzverhältnis R_nLNEW bzw. das neue Abtastfrequenzverhältnis R_nsNEW aus und gibt dieses aus. Der Taktfrequenzteiler 51 teilt die Frequenz der Referenztakte, die einem Eingang 50 zugeführt werden, und überträgt die resultierenden frequenzgeteilten Takte zu einer Kurzzeit-Abtastfrequenzverhältnis-Detektorschaltung 53, einer kumulativen Addier-Verriegelungsschaltung 55 und einer Langzeit-Verriegelungsschaltung 56. So kann bei dem vorliegenden vierten Ausführungsbeispiel der Abtastfrequenzwandlerschaltung der Langzeitzähler entfallen, und die Abtastfrequenzumwandlung kann durch stabile Interpolation mit Hilfe der Interpolationsschaltung 14 durchgeführt werden, ohne daß in dem Neuabtast-Pufferspeicher Überlauf oder Unterlauf auftritt oder die Kapazität des Neuabtast-Pufferspeichers vergrößert wird. Außerdem ist das Ausgangssignal D_so als Ausgangssignal mit der Abtastfrequenz F_so frei von Aliasing.
Im folgenden wird ein fünftes Ausführungsbeispiel erläutert.
Bei dem fünften Ausführungsbeispiel hat die in 5 dargestellte Abtastfrequenzverhältnis-Detektorschaltung 24 des zweiten Ausführungsbeispiels die in 11 dargestellte Konfiguration.
Bei der in dem fünften Ausführungsbeispiel des Abtastfrequenzwandler benutzten Abtastfrequenzverhältnis-Detektorschaltung 24 wird der vergangene Detektierungswert R_n–1, der dem laufenden Detektierungswert um eine Detektierungsperiode vorangeht, von dem doppelten Wert des laufenden Abtastfrequenzverhältnisses R_n subtrahiert, um ein neues Abtastfrequenzverhältnis R_nNEW zu ermitteln.
So wird bei dem fünften Ausführungsbeispiel das Abtastfrequenzverhältnis F_si eines Eingangssignals an einem Eingang 62 von einer Referenz-Abtastfrequenzverhältnis-Detektorschaltung 63 mit Hilfe der frequenzgeteilten Takte gezählt, um das laufende Abtastfrequenzverhältnis R_n zu erzeugen, das dann über eine D-Flipflop-Schaltung 64 und eine Inverterschaltung 65 einer Addierschaltung 67 zugeführt und von der Addierschaltung 67 zu dem über einen Bitschieber 66 zugeführten Abtastfrequenzverhältnis R_n addiert wird. Der Bitschieber 66 erzeugt einen Frequenzverhältniswert, der doppelt so groß ist wie das laufende Frequenzverhältnis, d. h. 2R_n hat, während die D-Flipflop-Schaltung 64 und die Inverterschaltung 65 aus dem Frequenzverhältniswert R_n– ₁, der der laufenden Abtastfrequenz R_n um eine Detektierungsperiode vorangeht, einen Frequenzverhältniswert-R_n– ₁ erzeugen, dessen Vorzeichen invertiert ist. Die Addierschaltung 67 führt also die Rechenoperation nach Gleichung (1) aus. Der Taktfrequenzteiler 61 führt die frequenzgeteilten Takte, die durch Frequenzteilung der dem Eingang 60 zugeführten Referenztakte C_R erzeugt werden, der Referenz-Abtastfrequenzverhältnis-Detektorschaltung 63 und der D-Flipflop-Schaltung 64 zu.
So wird bei dem vorliegenden fünften Ausführungsbeispiel das laufende Abtastfrequenzverhältnis R_n aus der Eingangsabtastfrequenz F_si und der Ausgangsabtastfrequenz F_so gemessen, und auf der Basis des laufenden Detektierungswerts R_n und des vergangenen Detektierungswerts R_n–1 wird ein neues Abtastfrequenzverhältnis R_nNEW ermittelt. Da die Adressensteuersignal-Generatorschaltung 25 die Neuabtast-Zeitadressen aus dem neuen Abtastfrequenzverhältnis R_nNEW, wie in 3 dargestellt, frei von Fehlerakkumulierung erzeugen kann, wird es möglich, die Abtastfrequenzumwandlung durch stabile Interpolation mit der Interpolationsschaltung 14 durchzuführen, ohne daß in dem Neuabtast-Pufferspeicher 13 Überlauf oder Unterlauf auftritt oder die Kapazität des Neuabtast-Pufferspeichers 13 vergrößert wird.
Im folgenden wird ein sechstes Ausführungsbeispiel erläutert.
In dem sechsten Ausführungsbeispiel hat die in 5 dargestellte Abtastfrequenzverhältnis-Detektorschaltung 24, die in dem zweiten Ausführungsbeispiel benutzt wird, dem 12 dargestellten Aufbau.
Eine Referenz-Abtastfrequenzverhältnis-Detektorschaltung 73 detektiert das laufende Abtastfrequenzverhältnis R_n durch Abzählen auf der Basis der frequenzgeteilten Takte, die durch Frequenzteilung der Abtastfrequenz F_si des Eingangssignals an dem Eingang 72 in einem Frequenzteiler 71 erzeugt werden. Das laufende Abtastfrequenzverhältnis R_n wird über eine D-Flipflop-Schaltung 74 und eine Inverterschaltung 75 einer Addierschaltung 76 zugeführt, in der es zu dem von der D-Flipflop-Schaltung 74 und der Inverterschaltung 75 erzeugten Frequenzverhältniswert-R_n– ₁ addiert wird, dessen Vorzeichen gegenüber dem dem laufenden Wert R_n um eine Detektierungsperiode vorangehenden Wert R_n–1 invertiert ist. Die Addierschaltung 76 gibt also die Differenz ΔR_n zwischen dem laufenden Abtastfrequenzverhältnis R_n und dem dem laufenden Wert R_n um eine Detektierungsperiode vorangehenden Abtastfrequenzverhältnis R_n–1 aus.
Die Differenz ΔR_n wird einer Multiplizierschaltung 77 und einer Addierschaltung 80 zugeführt. Die Multiplizierschaltung 77 multipliziert die Differenz ΔR_n mit einem Koeffizienten k (k < 1) und führt das resultierende Produkt einer Addierschaltung 78 zu. Die Addierschaltung 80 addiert zu der Differenz ΔR_n kumulativ die Ausgangssignale eines D-Flipflops 82, wie dies weiter unten erläutert wird.
Das Ausgangssignal der Addierschaltung 80 wird einer Multiplizierschaltung 81 zugeführt und dort mit (1 – k) multipliziert. Das Ausgangssignal der Multiplizierschaltung 81 wird dem D-Flipflop 82 zugeführt, das dann die Ausgangssignale der Multiplizierschaltung 81 auf der Basis der frequenzgeteilten Takte zählt, die von dem Taktfrequenzteiler 71 zugeführt werden, und einen Verhältniswert ausgibt, der dem laufenden Verhältniswert um m Detektierungsperioden vorangeht. So entsteht eine Rückkopplungsschaltung, die aus der Addierschaltung 80, der Multiplizierschaltung 81 und dem D-Flipflop 82 besteht und eine Schaltung zur Ermittlung einer unendlichen Reihe (1 – k)^m(ΔR_n–m) bildet.
Die unendliche Reihe (1 – k)^m(ΔR_n–m) der Rückkopplungsschaltung wird in der Addierschaltung 78 zu dem Multiplikationsergebnis kΔR_n aus der Multiplizierschaltung 77 addiert. Das Additionsausgangssignal der Addierschaltung 78 wird einer Addierschaltung 79 zugeführt, die das Additionsausgangssignal der Addierschaltung 78 zu dem laufenden Abtastfrequenzverhältnis R_n addiert und ein neues Abtastfrequenzverhältnis R_nNEW ausgibt.
Der Taktfrequenzteiler 71 liefert die frequenzgeteilten Takte, die durch Frequenzteilung der Referenztakte an dem Eingang 70 gewonnen werden, an die Abtastfrequenzverhältnis-Detektorschaltung 73, das D-Flipflop 74 und das D-Flipflop 82.
So wird mit dem sechsten Ausführungsbeispiel das laufende Abtastfrequenzverhältnis R_n aus der Eingangsabtastfrequenz F_si und der Ausgangsabtastfrequenz F_so gemessen, und der Wert kΔR_n aus dem D-Flipflop 74 und der Inverterschaltung 75 wird zu der unendlichen Reihe (der Summe des Ausgangssignals (1 – k)^m(ΔR_{n – m}) der Rückkopplungsschaltung, die aus Addierschaltung 80, der Multiplizierschaltung 81 und dem D-Flipflop 82 besteht, von m = 1 bis m = unendlich) addiert, um das neue Abtastfrequenzverhältnis R_nNEW zu gewinnen, wie dies durch die folgende Gleichung (4) angegeben ist:
worin ΔR_n = R_n – R_n–1 und k < 1.
Bei dem sechsten Ausführungsbeispiel wird das neue Abtastfrequenzverhältnis R_nNEW an die Adressensteuersignal-Generatorschaltung 25 ausgegeben. Da die Adressensteuersignal-Generatorschaltung 25 die Neuabtast-Zeitadressen aus dem neuen Abtastfrequenzverhältnis R_nNEW frei von Fehlerakkumulierung erzeugen kann, wie in 13 dargestellt, wird es möglich, eine Abtastfrequenzumwandlung durch stabile Interpolation in der Interpolationsschaltung durchzuführen, ohne daß in dem Neuabtast-Pufferspeicher Überlauf oder Unterlauf auftritt oder die Kapazität des Neuabtast-Pufferspeichers 13 vergrößert wird.
Anhand von 14 wird nun ein siebtes Ausführungsbeispiel erläutert.
Das siebte Ausführungsbeispiel besitzt einen Neuabtast-Pufferspeicher 102 zum Speichern des Eingangssignals D_si mit der Eingangsabtastfrequenz F_si, das dem Eingang 101 zugeführt wird, sowie eine Interpolationsschaltung 103 zum Interpolieren der aus dem Neuabtast-Pufferspeicher 102 ausgelesenen Signale. Das siebte Ausführungsbeispiel besitzt ferner eine Abtastfrequenzverhältnis-Detektorschaltung 107 und eine Steuerung 108. Die Frequenzverhältnis-Detektorschaltung detektiert das Verhältnis der Eingangsabtastfrequenz F_si an dem Eingang 105 zu der Ausgangsabtastfrequenz F_so an dem Eingang 106 über eine kurze Zeitperiode und über eine lange Zeitperiode. Die Steuerung 108 steuert in Abhängigkeit von dem Abtastfrequenzverhältnis über die kurze Zeitperiode und dem Abtastfrequenzverhältnis über die lange Zeitperiode aus der Detektorschaltung 107 den Neuabtast-Pufferspeicher 102 und die Interpolationsschaltung 103. Die Interpolationsschaltung 103, deren Interpolationsfunktion von der Steuerung 108 gesteuert wird, gibt an dem Ausgang 104 ein Signal D_so mit der Ausgangsabtastfrequenz F_so aus.
Die Abtastfrequenzverhältnis-Detektorschaltung 107 detektiert das Abtastfrequenzverhältnis R_s und das Abtastfrequenzverhältnis R_L, die das Verhältnis der Eingangsabtastfrequenz F_si zur Ausgangsabtastfrequenz F_so über die kurze Zeitperiode bzw. über die lange Zeitperiode darstellen.
Die Abtastfrequenzverhältnis-Detektorschaltung 107 stellt fest, ob das Abtastfrequenzverhältnis R_s über die kurze Zeitperiode und das Abtastfrequenzverhältnis R_L über die lange Zeitperiode innerhalb einer vorgegebenen Genauigkeit miteinander übereinstimmen. Die Detektorschaltung 107 wählt im Falle der Übereinstimmung oder der Nichtübereinstimmung das Abtastfrequenzverhältnis R_L für die Detektierung über eine lange Zeitperiode bzw. das Abtastfrequenzverhältnis R_s für die Detektierung über die kurze Zeitperiode aus und liefert den ausgewählten Wert an die Steuerung 108.
Die Steuerung 108 erzeugt in Abhängigkeit von dem Abtastfrequenzverhältniswert R_L oder R aus der Abtastfrequenzverhältnis-Detektorschaltung 107 die Neuabtast-Zeitadressen als Daten-Ausleseadressen, die zu dem Neuabtast-Pufferspeicher 102 übertragen werden. Auf der anderen Seite erzeugt die Steuerung 108 in Abhängigkeit von dem Abtastfrequenzverhältnis R_L oder R_s das Auswahlsteuersignal für die bei der Überabtastung in der Interpolationsschaltung 103 benutzten Überabtastfaktoren sowie die vorderen und hinteren linearen Interpolationsfaktoren und führt die erzeugten Signale der Interpolationsschaltung 103 zu.
Die Interpolationsschaltung 103 liest auf der Basis der Neuabtast-Zeitadressen die benötigten Daten aus dem Neuabtast-Pufferspeicher aus und erzeugt z. B. durch FIR-Filterung zwei einander benachbarte Interpolationsdaten hoher Ordnung, die den Neuabtast-Zeitadressen zugeordnet sind, während sie die resultierenden Daten mit linearer Interpolation verarbeitet und die resultierenden Daten zueinander addiert, um ein Signal D_so mit der Ausgangsabtastfrequenz F_so zu erzeugen.
Die Abtastfrequenzverhältnis-Detektorschaltung 107 stellt fest, ob das Abtastfrequenzverhältnis R_s über die kurze Zeitperiode und das Abtastfrequenzverhältnis R_L über die lange Zeitperiode innerhalb der vorgegebenen Genauigkeit miteinander übereinstimmen. Die Detektorschaltung 107 wählt im Falle der Übereinstimmung oder Nichtübereinstimmung das Abtastfrequenzverhältnis R_L für die Detektierung über die lange Zeitperiode bzw. das Abtastfrequenzverhältnis R_s für die Detektierung über die kurze Zeitperiode aus und liefert den ausgewählten Wert an die Steuerung 108.
Wenn das Verhältnis zwischen der Eingangsabtastfrequenz F_si und der Ausgangsabtastfrequenz F_so über eine kurze Zeitperiode t_s detektiert wird, wird der Fehler E_s kleiner, wie dies in 15A dargestellt ist, und ermöglicht so eine sehr schnelle Reaktion auf den Fehler. Die Auflösung ist jedoch gering, so daß es schwierig wird, hohe Genauigkeit beizubehalten. Wenn umgekehrt das Verhältnis zwischen der Eingangsabtastfrequenz F_si und der Ausgangsabtastfrequenz F_so über eine lange Zeitperiode t_L detektiert wird, wird der Fehler E_L größer, wie dies in 15B dargestellt ist, so daß hohe Auflösung und hohe Genauigkeit möglich sind, obwohl es dann schwierig ist, sehr schnell auf den Fehler zu reagieren. Aus diesem Grund stellt die Abtastfrequenzverhältnis-Detektorschaltung 107 fest, ob das Abtastfrequenzverhältnis R_s über die kurze Zeitperiode und das Abtastfrequenzverhältnis R_L über die lange Zeitperiode innerhalb einer vorgegebenen Genauigkeit miteinander übereinstimmen. Die Detektorschaltung 107 wählt im Fall der Übereinstimmung oder der Nichtübereinstimmung das Abtastfrequenzverhältnis R_L für die Detektierung über die lange Periode bzw. das Abtastfrequenzverhältnis R_s für die Detektierung über die kurze Zeitperiode aus und liefert den ausgewählten Wert an die Steuerung 108.
Eine solche Detektierung innerhalb der vorgegebenen Genauigkeit läßt sich dadurch erreichen, daß man das Abtastfrequenzverhältnis R_s über die kurze Zeitperiode und das Abtastfrequenzverhältnis R_L über die lange Zeitperiode nur bezüglich eines vorgegebenen Bitbereichs miteinander vergleicht. Wenn man das Abtastfrequenzverhältnis als Digitalwert behandelt wird, ein solcher Vergleich z. B. für eine vorgegebene Bitzahl aus den MSB des Abtastfrequenzverhältnisses R_L durchgeführt, die der Gesamtbitzahl des Abtastfrequenzverhältnisses R_s und der Gesamtbitzahl des Abtastfrequenzverhältnisses R_s mit der kleineren Bitzahl entspricht.
Der Abtastfrequenzwandler des vorliegenden siebten Ausführungsbeispiels wechselt also in Abhängigkeit von dem Abtastfrequenzverhältnis von der Erzeugung der Neuabtast-Zeitadressen mit hoher Geschwindigkeit zu der Erzeugung der Neuabtast-Zeitadressen mit ho her Genauigkeit oder umgekehrt und führt die Abtastfrequenzumwandlung mit der mit hoher Genauigkeit generierten Neuabtast-Zeitadresse durch, wenn die Änderung in der Abtastfrequenz nicht mit der vorgegebenen Genauigkeit erfolgt, während sie die Abtastfrequenzumwandlung mit der mit hoher Geschwindigkeit erzeugten Neuabtast-Zeitadresse durchführt, wenn die Änderung der Abtastfrequenz innerhalb der vorgegebenen Genauigkeit liegt. Auf diese Weise läßt sich mit dem vorliegenden siebten Ausführungsbeispiel eine Beeinträchtigung der wiedergegebenen Audiosignale durch die Differenz der Abtastfrequenzen verhindern und eine Mischung durch freie Abtastfrequenzumwandlung realisieren.
Anhand von 16 und 17 wird nun ein achtes Ausführungsbeispiel erläutert.
Das achte Ausführungsbeispiel umfaßt ein 8F_si-Überabtastfilter 112, mit dem das Eingangssignal D_si mit Eingangsabtastfrequenz F_si, das an dem Eingang 111 von 16 anliegt, für die Neuabtastung mit 8F_si überabgestastet wird, sowie einen Neuabtast-Pufferspeicher 113 zum Einschreiben und Auslesen des 8F_si-Eingangssignals aus dem 8F_si-Überabtastfilter 112. Das achte Ausführungsbeispiel umfaßt ferner eine Interpolationsschaltung 114 zum Interpolieren der aus dem Neuabtast-Pufferspeicher 113 ausgelesenen Signale sowie eine Abtastfrequenzverhältnis-Detektorschaltung 124. Die Abtastfrequenzverhältnis-Detektorschaltung 124 detektiert das in seiner Auflösung verbesserte Abtastfrequenzverhältnis über eine kurze Zeitperiode und über eine lange Zeitperiode, indem sie die Ausgangsabtastperioden t (t = N·T_so), die N mal so groß sind wie die Periode Ausgangsabtastfrequenz F_so an dem Eingang 123, mit Hilfe von Eingangsreferenztakten abzählt, die dem Eingang 122 zugeführt werden und die ein ganzzahliges Vielfaches der Abtastfrequenz F_si sind (Eingangshaupttakte MCK_i gleich M·F_si). Das achte Ausführungsbeispiel umfaßt ferner eine Steuerung 125, eine Schaltung 119 für die Ausgabe des Neuabtast-Frequenzsignals und ein Bandbegrenzungsfilter 120. Die Steuerung 125 steuert den Neuabtast-Pufferspeicher 113 und die Interpolationsschaltung 114 in Abhängigkeit von dem Abtastfrequenzverhältnis über die kurze Zeitperiode oder in Abhängigkeit von dem Abtastfrequenzverhältnis über die lange Zeitperiode, wie sie von der Abtastfrequenzverhältnis-Detektorschaltung 124 detektiert werden. Die Schaltung 119 für die Ausgabe des Neuabtast-Frequenzsignals bewirkt eine Unterabtastung der Abtastfrequenz des Ausgangssignals der Interpolationsschaltung 114, deren Interpolationsoperation von der Steuerung 125 gesteuert wird, um die Abtastfrequenz in die Ausgangsabtastfrequenz F_so umzuwandeln, die 2, 4 und 8 mal so groß ist wie die Frequenz des Ausgangssignals der Interpolationsschaltung 114, und wählt einen der Werte der Ausgangsabtastfrequenz F_so aus, der 2, 4 und 8 mal so groß ist. Das Bandbegrenzungsfilter 120 begrenzt die Bandbreite des Ausgangssignals der Schaltung 119 für die Ausgabe des Neuabtast-Frequenzsignals und liefert das Ausgangssignal D_so mit der Ausgangsabtastfrequenz F_so an den Ausgang 121.
Das digitale Signal mit der Abtastfrequenz 8F_si, das von dem 8F_si-Überabtastfilter 112 erzeugt wird, wird, wie oben beschrieben, dem Neuabtast-Pufferspeicher 113 zugeführt. Dieser Neuabtast-Pufferspeicher 113 ist ein 20-Bit-64-Wort-Puffer-RAM und hat somit eine Abtastfrequenz, die 8 mal so groß ist wie die Eingangsabtastfrequenz.
Wie 17 zeigt, umfaßt die Abtastfrequenzverhältnis-Detektorschaltung 124 einen Kurzzeitzähler 130, der das ganzzahlige Vielfache der Abtastperiode N_S·T_sc an dem Eingang 123a in der kurzen Zeitperiode t_s mit den Eingangshaupttakten MCK_i abzählt, die an dem Eingang 122 anliegen, sowie eine Verriegelungsschaltung 131 zum Verriegeln des Ausgangszählwerts des Kurzzeitzählers 130 auf der Basis der Abtastperiode N_s·T_sc. Die Abtastfrequenzverhältnis-Detektorschaltung 124 umfaßt ferner einen Langzeitzähler, der das ganzzahlige Vielfache der Abtastperiode N_L·T_sc an dem Eingang 123b in der langen Zeitperiode t_L mit den Eingangshaupttakten MCK_i abzählt, die an dem Eingang 122 anliegen, sowie eine Verriegelungsschaltung 133 zum Verriegeln des Ausgangszählwerts des Langzeitzählers 132 auf der Basis der Abtastperiode N_L·T_sc. Die Abtastfrequenzverhältnis-Detektorschaltung 124 umfaßt ferner eine Komparatorschaltung 134, die das Verriegelungsausgangssignals der Verriegelungsschaltung 131 mit dem Verriegelungsausgangssignal der Verriegelungsschaltung 132 vergleicht, sowie eine Auswahlschaltung 135, die in Abhängigkeit von dem Vergleichsergebnis der Komparatorschaltung 134 eines der Verriegelungsausgangssignale auswählt und an die Steuerung 125 ausgibt.
Der Kurzzeitzähler 130 zählt die Abtastperiode N_s·T_so mit Hilfe der Eingangshaupttakte MCK_i, während die Verriegelungsschaltung 131 die Zählergebnisse verriegelt, um das Abtastfrequenzverhältnis R_s über die kurze Zeitperiode t_s zu ermitteln. Auf der anderen Seite zählt der Langzeitzähler 132 die Abtastperiode N_L·T_so mit Hilfe der Eingangshaupttakte MCK_i, während die Verriegelungsschaltung 133 die Zählergebnisse verriegelt, um das Abtastfrequenzverhältnis R_L über die lange Zeitperiode t_L zu ermitteln. Das heißt, die Verriegelungsperiode der Verriegelungsschaltung 131 ist die kurze Zeit t_s und diejenige der Verriegelungsschaltung 133 ist die lange Zeit t_L. Diese Verriegelungsperioden t_s und t_L sind so gewählt, daß die Auflösung des Abtastfrequenzverhältnisses R_s während der Umwandlung für die maximale angenommene Änderungsgeschwindigkeit des Verhältnisses zwischen Eingangs- und Ausgangsabtastfrequenz mit dem Fehler in Bezug auf die Echtzeit des Abtastfrequenzverhältnisses R_L übereinstimmt.
Die Rate des Eingangshaupttakts MCK_i ist hinreichend größer als die Abtastperioden N_s·T_so oder N_L·T_so, und seine Frequenz ist M mal so groß wie die Eingangsabtastfrequenz F_si, wobei M ganzzahlig ist.
Die Komparatorschaltung 134 stellt fest, ob das Abtastfrequenzverhältnis R_s innerhalb einer vorgegebenen Genauigkeit mit dem Abtastfrequenzverhältnis R_L übereinstimmt. Wenn die Komparatorschaltung 134 feststellt, daß das Abtastfrequenzverhältnis R_s mit dem Abtastfrequenzverhältnis R_L übereinstimmt bzw. nicht übereinstimmt, liefert die Komparatorschaltung 134 das entsprechende Auswahlsteuersignal an die Auswahlschaltung 135.
Die Auswahlschaltung 135 wählt in Abhängigkeit von dem von der Komparatorschaltung 134 zugeführten Auswahlsteuersignal entweder das Abtastfrequenzverhältnis R_s aus der Verriegelungsschaltung 131 oder das Abtastfrequenzverhältnis R_L aus der Verriegelungsschaltung 133 und gibt dieses aus.
Die Komparatorschaltung 134 vergleicht das Abtastfrequenzverhältnis R_L, das die größere Bitzahl hat, mit dem Abtastfrequenzverhältnis R_s, das die kleinere Bitzahl hat. Für diesen Vergleich wird ein Bitbereich von dem MSB des Abtastfrequenzverhältnisses R_L bis zu einem vorgegebenen Bit, das der Gesamtbitzahl des Abtastfrequenzverhältnisses R_s entspricht, mit der Gesamt-Bitzahl des Abtastfrequenzverhältnisses R_s verglichen. Dadurch kann die eventuelle Übereinstimmung innerhalb des vorgegebenen Bereichs detektiert werden. Wenn die Komparatorschaltung 134 feststellt, daß das Abtastfrequenzverhältnis R_s innerhalb eines vorgegebenen Bereichs mit dem Abtastfrequenzverhältnis R_L übereinstimmt, gibt die Komparatorschaltung ein Auswahlsteuersignal aus, mit dem die Auswahlschaltung 135 angewiesen wird, das Abtastfrequenzverhältnis R_L für die längere Periode t_L auszuwählen und auszugeben. Wenn die Komparatorschaltung 134 hingegen feststellt, daß das Abtastfrequenzverhältnis R_s innerhalb eines vorgegebenen Bereichs nicht mit dem Abtastfrequenzverhältnis R_L übereinstimmt, gibt die Komparatorschaltung ein Auswahlsteuersignal aus, mit dem die Auswahlschaltung 135 angewiesen wird, das Abtastfrequenzverhältnis R_s für die kürzere Periode t_s auszugeben.
Die Auswahlschaltung 135 gibt in Abhängigkeit von den oben erwähnten zwei Auswahlsteuersignalen aus der Komparatorschaltung 134 entweder das Abtastfrequenzverhältnis R_L für die längere Periode t_L oder das Abtastfrequenzverhältnis R_s für die kürzere Periode t_s an eine Addiereinheit 136 der Steuerung 125 aus.
Es sei nun auf 17 Bezug genommen. Die Steuerung 125 addiert das Abtastfrequenzverhältnis R_s oder das Abtastfrequenzverhältnis R_L aus der Abtastfrequenzverhältnis-Detektorschaltung 124 kumulativ, wobei die Addierschaltung 136 und die Flipflop-Schaltung 139 benutzt werden, um Daten-Ausleseadressen für den Neuabtast-Pufferspeicher 113 zu erzeugen. Auf der anderen Seite erzeugt die Steuerung 125 mit Hilfe der Addierschaltung 136 und der Flipflop-Schaltung 139 das Steuersignal für die Auswahl der Überabtastfaktoren für die Interpolationsschaltung 114 sowie die vorderen und hinteren linearen Interpolationsfaktoren (LIP.F.L. und LIP.F.T.).
Die Daten-Ausleseadressen, das Auswahlsteuersignal für den Überabtastfaktor und die linearen Interpolationsfaktoren werden von der Steuerung 25 als Bitbereich mit höherem Stellenwert, als Bitbereich mit mittlerem Stellenwert bzw. als Bitbereich mit niedrigem Stellenwert ausgegeben.
Die Flipflop-Schaltung 137 ist vorzugsweise ein D-Flipflop. Über einen Eingang 138 werden 8F_so-Takte zugeführt, die der Abtastfrequenz 8F_so der Ausgangssignale des achten Ausführungsbeispiels entsprechen. Falls die Abtastfrequenz der Ausgangssignale gleich 4F_so oder 2F_so ist, werden 4F_so- oder 2F_so-Takte zugeführt, während einem Eingang 35 ein Initialisierungssignal S_E zugeführt wird.
Wie 16 zeigt, umfaßt die Interpolationsschaltung 114 ein vorderes FIR-Filter für den vorderen linearen Interpolationsfaktor (LIP.F.L.) 115 und ein hinteres FIR-Filter für den hinteren linearen Interpolationsfaktor (LIP.F.T.) 117 für die Überabtastung der Daten, die von der Adressensteuersignal-Generatorschaltung 25 mit den Neuabtast-Zeitadressen aus der Steuerung 125 als Daten-Ausleseadressen aus dem Neuabtast-Pufferspeicher 113 ausgelesen werden, sowie zum linearen Interpolieren der Daten. Die Interpolationsschaltung besitzt ferner ein Faktoren-ROM 116, das die Überabtastfaktoren an das vordere FIR-Filter für den vorderen linearen Interpolationsfaktor 115 und das hintere FIR-Filter für den hinteren linearen Interpolationsfaktor 117 liefert, sowie eine Addierschaltung 118, die das Ausgangssignal des vorderen FIR-Filters für den vorderen linearen Interpolationsfaktor 115 und das Ausgangssignal des hinteren FIR-Filters für den hinteren linearen Interpolationsfaktor 117 addiert. Das Faktoren-ROM 116 enthält z. B. 32 24-Bit-7-Wort-Überabtastfaktoren.
Die Ausgangsdaten der Interpolationsschaltung 114 sind 8F_so-Daten. Diese 8F_so-Daten werden einer Schaltung 119 für die Ausgabe des Neuabtast-Frequenzsignals zugeführt, die die 8F_so-Daten einer Unterabtastung unterzieht, um 4F_so- oder 2F_so-Daten zu erzeugen. Der Multiplexer 119a wählt von den 8F_so-, 4F_so- oder 2F_so-Daten eine aus.
Das Bandbegrenzungsfilter 120 ist ein Filter, das die Erzeugung von Aliasing-Geräusch in den Ausgangsdaten verhindert. Wenn die Eingangsabtastfrequenz F_si höher ist als die Ausgangsabtastfrequenz F_so, besteht nämlich die Gefahr, daß Aliasing-Geräusch erzeugt wird, so daß das Ausgangssignal des Multiplexers 119a einer Bandbegrenzung unterzogen werden muß.
Infolgedessen schaltet der Abtastfrequenzwandler nach dem vorliegenden achten Ausführungsbeispiel in Abhängigkeit von dem Abtastfrequenzverhältnis adaptiv von der Erzeugung der Neuabtast-Zeitadressen mit hoher Geschwindigkeit um auf die Erzeugung der Neuabtast-Zeitadressen mit niedriger Geschwindigkeit oder umgekehrt und führt für den Fall, daß keine wesentliche Änderung der Abtastfrequenz auftritt, eine hochgenaue Abtastfrequenzumwandlung durch, während sie für den Fall, daß eine wesentliche Änderung der Abtastfrequenz stattfindet, eine schnelle Abtastfrequenzumwandlung durchführt, und so Kompatibilität zwischen zwei inhärent inkompatiblen Umwandlungen mit hoher Genauigkeit bzw. mit hoher Geschwindigkeit gewährleistet.
Anhand von 18 wird nun ein neuntes Ausführungsbeispiel erläutert.
In dem neunten Ausführungsbeispiel wird das Abtastfrequenzverhältnis R_s der Kurzzeit-Abtastfrequenzverhältnis-Detektorschaltung 143 mit dem Kurzzeitzähler kumulativ addiert, wobei die Addierschaltung 144 im Zeitmultiplex zur Erzeugung der Neuabtast-Zeitadressen für die Steuerung benutzt wird, um ein adaptives Abtastfrequenzverhältnis R_n zu erzeugen, ohne daß der Kurzzeitzähler 130 und der Langzeitzähler 132 unabhängig voneinander vorgesehen sind, so daß hier der Langzeitzähler weggelassen werden kann.
Das heißt, bei dem neunten Ausführungsbeispiel stellt eine Komparatorschaltung 147 fest, ob das Abtastfrequenzverhältnis R_s über die kurze Periode t_s, das durch Abzählen der Abtastfrequenz F_si des Eingangssignals an dem Eingang 142 mit den von dem Taktfrequenzteiler 141 gelieferten Takten mit dem Abtastfrequenzverhältnis R_L über die lange Periode t_L, die durch kumulatives Addieren der Abtastfrequenz R_s mit Hilfe einer Addierschaltung 144 und einer kumulativen Addier-Verriegelungsschaltung 145 und anschließendes Abzählen mit Hilfe von frequenzgeteilten Takten durch eine Langzeit-Verriegelungsschaltung 146 ermittelt wird, übereinstimmt oder nicht. Bei Nichtübereinstimmung wählt die Auswahlschaltung 148 das Abtastfrequenzverhältnis R_L über die lange Periode t_L, während die Auswahlschaltung 148 bei Übereinstimmung das Abtastfrequenzverhältnis R_s über die kurze Periode t_s wählt. Das ausgewählte Frequenzverhältnis wird an eine Steuerung ausgegeben. Der Taktfrequenzteiler 141 teilt die Frequenz der von dem Eingang 140 gelieferten Referenztakte C_R, und führt die so erzeugten Takte einer Kurzzeit-Frequenzverhältnis-Detektorschaltung 143, der kumulativen Addier-Verriegelungsschaltung 145 und der Langzeit-Verriegelungsschaltung 146 zu.
Auf diese Weise eliminiert das neunte Ausführungsbeispiel den Langzeitzähler und führt in Abhängigkeit von Abtastfrequenzverhältnis eine adaptive Umschaltung durch zwischen der Erzeugung der Neuabtast-Zeitadressen entweder mit hoher Genauigkeit oder mit hoher Geschwindigkeit, und zwar derart, daß die Abtastfrequenzumwandlung mit hoher Genauigkeit durchgeführt wird, wenn keine signifikante Änderung der Abtastfrequenz stattfindet, bzw. die Abtastfrequenzumwandlung mit hoher Geschwindigkeit, falls eine signifikante Änderung der Abtastfrequenz stattfindet.
Die in 19 dargestellten Ringpufferspeicher können als die Neuabtast-Pufferspeicher 2, 13, 102 und 113 benutzt werden, die in dem ersten bis neunten Ausführungsbeispiel eingesetzt werden.
Das heißt, die Neuabtast-Pufferspeicher 2, 13, 102 und 113 können als ringförmige 8F_s-20-Bit-64-Wort-Daten-Neuabtast-Pufferspeicher konfiguriert sein, wie dies in 19 dargestellt ist. Im folgenden wird die Art der Steuerung des ringförmigen 8F_s-Daten Neuabtast-Pufferspeichers erläutert.
In dem ersten bis neunten Ausführungsbeispiel wird das Einschreiben und Auslesen in den bzw. aus dem ringförmigen 8F_s-Daten-Neuabtast-Pufferspeicher von den Speichersteuersignal-Generatorschaltungen 8 und 25 und den Steuerungen 108 und 125 gesteuert. So liefern die in 14 und 16 dargestellten Steuerungen 108 und 125 Datenlese- und Datenschreibadressen an die Neuabtast-Pufferspeicher 102, 113, die jeweils als 8F_s-Daten-Neuabtast-Ringpufferspeicher ausgebildet sind, während den Neuabtast-Pufferspeichern 102, 113 außerdem Datenleseadressen aus dem von den Abtastfrequenzverhältnis-Detektorschaltungen 107, 124 detektierten Abtastfrequenzverhältnis zugeführt werden, um so das Einschreiben und Auslesen der Neuabtast-Pufferspeicher 102, 113 zu steuern. Die Steuerungen 108, 125 und die Abtastfrequenzverhältnis-Detektorschaltungen 107, 124 stellen also Speicheradressensteuervorrichtungen dar, die die Adressen der Neuabtast-Pufferspeicher 102, 113 steuern, sowie Interpolationsschaltungen, die die Interpolationsschaltungen 103, 114 steuern.
Anhand von 20 wird die Speicheradressensteuervorrichtung erläutert, die aus der Abtastfrequenzverhältnis-Detektorschaltung 124 und der Steuerung 125 besteht.
Die Speicheradressensteuervorrichtung steuert die Leseadressen des Neuabtast-Pufferspeichers 113, der als Ringpufferspeicher zur kontinuierlichen Aufzeichnung und Wiedergabe von Daten auf dem bzw. von dem Speichermedium ausgebildet ist, wobei die Differenz der Leseadressen relativ zu den Schreibadressen beliebig geändert wird. Die Hauptadressensteuervorrichtung umfaßt die Steuerung 125, bestehend aus einer Adressendifferenz-Detektorschaltung 132, die die Differenz zwischen der Schreibadresse und der Leseadresse detektiert, ferner eine Adressenoptimierungs-Steuerschaltung 134, die die Leseadresse optimal steuert, um die von der Adressendifferenz-Detektorschaltung 132 detektierte Adressendifferenz zu steuern, und eine Abtastfrequenzverhältnis-Detektorschaltung 124.
Die Abtastfrequenzverhältnis-Detektorschaltung 124 besitzt einen Zähler 130, der die dem Eingang 123 zugeführten, mit einer Zahl multiplizierten Abtastperiode N·T_so mit den über den Eingang 122 zugeführten Eingangshaupttakten MCK_i abzählt, sowie eine Verriegelungsschaltung 131 zum Verriegeln des Zählstand-Ausgangssignals des Zählers 130 auf der Basis der mit einer Zahl multiplizierten Abtastperiode N·T_so.
Der Zähler 130 zählt die mit einer Zahl multiplizierte Abtastperiode N·T_so mit den Eingangshaupttakten MCK_i und verriegelt das Zählergebnis mit der Verriegelungsschaltung 131, um das laufende Abtastfrequenzverhältnis R in der Periode t zu ermitteln.
Die Steuerung 125 enthält zusätzlich zu der Adressendifferenz-Detektorschaltung 132 und der Adressenoptimierungs-Steuerschaltung 134 eine Addierschaltung 135, die die Ausgangssignale der Adressenoptimierungs-Steuerschaltung 134 in Abhängigkeit von der von der Adressendifferenz-Detektorschaltung 132 detektierten Adressendifferenz zu dem Abtastfrequenzverhältnis R aus der Verriegelungsschaltung 131 addiert, ferner einer Addierschaltung 136 zum kumulativen Addieren der Additionsausgangssignale der Addierschaltung 135 und eine Flipflop-Schaltung 137.
Die Flipflop-Schaltung 137 ist vorzugsweise ein D-Flipflop. Über einen Eingang 138 werden 8F_so-Takte zugeführt, die der Abtastfrequenz 8F_so der Ausgangssignale des zweiten Ausführungsbeispiels entsprechen. Falls die Abtastfrequenz der Ausgangssignale 4F_so oder 2F_so beträgt, werden entsprechend 4F_so- oder 2F_so-Takte zugeführt, während einem Eingang 139 ein Initialisierungssignal S_E zugeführt wird.
Die Adressendifferenz-Detektorschaltung 132 addiert die Schreibadresse aus einem in 21 dargestellten Inverter 140 zu der Leseadresse, um die Differenz zwischen der Leseadresse und der Schreibadresse zu ermitteln. Diese Differenz zwischen der Leseadresse und der Schreibadresse ist ein Maß für den Spielraum des Neuabtast-Pufferspeichers 113. Falls die Adressendifferenz sehr klein wird, tritt in dem Neuabtast-Pufferspeicher 113 ein Überlauf auf.
Die Adressendifferenz-Optimierungssteuerschaltung 134 ist eine Steuerschaltung, die die Leseadresse in der Weise optimiert, daß die von der Adressendifferenz-Detektorschaltung 132 detektierte Adressendifferenz auf einen optimalen Wert gesteuert wird, und umfaßt einen Bereichsdekodierer und eine Verriegelungsschaltung 134a, ein D-Flipflop 134b und einen Adressenoptimierungskodierer 134c, wie dies in 21 dargestellt ist.
Die Adressendifferenz-Optimierungssteuerschaltung 134 dekodiert die Adressendifferenz, die von der Adressendifferenz-Detektorschaltung 132 detektiert wird, und veranlaßt den Bereichsdekodierer und die Verriegelungsschaltung 134a und das D-Flipflop 134b, in einer bestimmten Periode zu verriegeln und zu überwachen, welchen Bereich die detektierte Adressendifferenz in Bezug auf ein absolutes Maximum der Differenz CT zwischen Schreib- und Leseadresse besetzt. Die Adressendifferenz-Optimierungssteuerschaltung 134 erzeugt in Abhängigkeit von dem Überwachungsergebnis in dem Adressenoptimierungsdekodierer 134c einen Korrekturwert, den die Addierschaltung 135 zu dem von der Abtastfrequenzverhältnis-Detektorschaltung 124 detektierten Abtastfrequenzverhältnis R addiert.
Wenn der Neuabtast-Pufferspeicher 13 z. B. ein 8F_s-Daten-Neuabtast-Ringpufferspeicher mit einer Kapazität von 20 Bits und 64 Wörtern ist, wie dies in 19 dargestellt ist, steuert die Speicheradressensteuervorrichtung die Leseadresse Ar in der Weise, daß die Datenschreibadresse A_w und die Datenleseadresse A_r eine Phasendifferenz von 180° haben, wobei die Wortdifferenz 32 beträgt. Die Speicheradressensteuervorrichtung besitzt Domainenadressen für acht F_siT-Daten, wobei der Punkt 4F_siT das oben erwähnte CT bildet.
Falls die von der Adressendifferenz-Detektorschaltung 132 detektierte Adressendifferenz in einem Bereich von (CT – 0,5 F_siT) bis (CT + 0,5 F_siT) liegt, d. h. in einem Bereich von (180° ± 0,5 T_si) (± 8F_si Abtastproben) auf der Abszisse von 22, liefert die Adressenoptimierungs-Steuerschaltung 134 der Speicheradressensteuervorrichtung einen Ausgangskorrektur-Nullwert an die Addierschaltung 135. Somit addiert die Speicheradressensteuervorrichtung mit Hilfe der Addierschaltung 136 und der D-Flipflop-Schaltung 137 nur das von der Abtastfrequenzverhältnis-Detektorschaltung 124 detektierte Abtastfrequenzverhältnis R, um die Speicherleseadressen zu erzeugen. Falls die von der Adressendifferenz-Detektorschaltung 132 detektierte Adressendifferenz nicht im Bereich von (CT – 0,5 F_siT) bis (CT + 0,5 F_siT), d. h. im Bereich von (180° ± 0,5 T_si) (± 8Fsi Abtastwerten) liegt, addiert die Adressenoptimierungs-Steuerschaltung 134 den Korrekturwert aus dem Adressenoptimierungskodierer 134c zu dem Abtastfrequenzverhältnis R, bis der Absolutwert der Adressendifferenz gleich dem maximalen Wert CT (= 180°) wird, indem sie die Leseadressen inkrementiert oder dekrementiert. Zusätzlich addiert die Schaltung 132 den Korrekturwert mit Hilfe der Addierschaltung 136 und der D-Flipflop-Schaltung 137 kumulativ, um die Speicherleseadressen zu erzeugen.
Wenn die von der Adressendifferenz-Detektorschaltung 132 detektierte Adressendifferenz im Bereich von (CT – 0,5 F_siT) bis 2F_siT liegt, wie dies auf der Abszisse von 22 aufgetragen ist, addiert die Adressenoptimierungs-Steuerschaltung 134 in der Addierschaltung 135 einen Korrekturwert zu dem Abtastfrequenzverhältnis R. Der Korrekturwert ist so eingestellt, daß er doppelt so groß ist wie das LSB einer gesetzten imaginären Leseadresse oder einer virtuellen Leseadresse. Falls die Adressendifferenz im Bereich von (CT – 2 F_siT) bis (CT – 2 F_siT) liegt, addiert die Addierschaltung 134 einen Korrekturwert, der aus dem 256-fachen des LSB der virtuellen Adresse optimiert ist, zu dem Abtastfrequenzverhältnis R. Falls die Adressendifferenz im Bereich von (CT – 3 F_siT) bis 2 F_siT liegt, addiert die Schaltung 134 einen Korrekturwert, der aus dem 32768-fachen des LSB der virtuellen Adresse optimiert ist, zu dem Abtastfrequenzverhältnis R.
Wenn die von der Adressendifferenz-Detektorschaltung 132 detektierte Adressendifferenz hingegen im Bereich von (CT + 0,5 F_siT) bis (CT + 2 F_siT) liegt, addiert (oder im Endeffekt subtrahiert) die Adressenoptimierungs-Steuerschaltung 134 in der Addierschaltung 135 einen invertierten Korrekturwert, der aus dem Doppelten des LSB der virtuellen Adresse optimiert ist, zu dem Abtastfrequenzverhältnis R. Wenn die Adressendifferenz im Bereich von (CT + 2 F_siT) bis (CT + 3 F_siT) liegt, addiert (oder im Endeffekt subtrahiert) die Adressenoptimierungs-Steuerschaltung 134 in der Addierschaltung 135 einen invertierten Korrekturwert, der aus dem 256-fachen des LSB der virtuellen Adresse optimiert ist, zu dem Abtastfrequenzverhältnis R. Wenn die Adressendifferenz hingegen in einem Bereich von (CT + 3 F_siT) bis (CT + 4 F_siT) liegt, addiert (oder im Endeffekt subtrahiert) die Adressenoptimierungs-Steuerschaltung 134 in der Addierschaltung 135 einen invertierten Korrekturwert, der aus dem 32768-fachen des LSB der virtuellen Adresse optimiert ist, zu dem Abtastfrequenzverhältnis R.
Das heißt, die Adressenoptimierungs-Steuerschaltung 134 korrigiert die Leseadressen, bis die Phasendifferenz gleich 180° wird, indem sie den Wert 1 bei dem zweiten Bit der LSB der virtuellen Leseadresse addiert oder subtrahiert, wenn die von der Adressendifferenz-Detektorschaltung 132 detektierte Adressendifferenz, d. h. die Auslesephase, von (180° ± 0,5 T_si) um ±2 T_si abweicht, indem sie bei dem achten Bit der virtuellen Adresse den Wert 1 addiert oder subtrahiert, wenn die Auslesephase um (180° ± 3 T_si) oder mehr von (180° ± 2 T_si) abweicht, und indem sie bei dem fünfzehnten Bit den Wert 1 addiert oder subtrahiert, wenn die Auslesephase um (180° ± 3 T_si) oder mehr abweicht.
So setzt die Speicheradressensteuervorrichtung bei hoher Geschwindigkeit eine optimale Phase, indem sie einen großen Korrekturwert benutzt, wenn die Leseadressenphase während der Einschaltzeit oder während der Umschaltung der Eingangssignale oder der Ausgangsabtastfrequenz signifikant voreilt oder nacheilt, während sie eine optimale Phase ohne Signalverschlechterung setzt, indem sie einen mittleren Korrekturwert benutzt, wenn die Adressenphase während der Änderung in moderat voreilt oder nacheilt. Wenn die Adressenphase hingegen nur geringfügig voreilt oder nacheilt, setzt die Speicheradressensteuervorrichtung eine optimale Phase ohne Signalverschlechterung, indem sie einen kleinen Korrekturwert benutzt. Das heißt die Umwandlung mit hoher Geschwindigkeit und die Um wandlung mit hoher Präzision können kompatibel benutzt werden, indem ein dem jeweiligen Zustand der Signalabweichung entsprechender optimaler Korrekturwert benutzt wird.

Claims

Vorrichtung zum Umwandeln der Abtastfrequenz eines Eingangssignals in eine beliebige Abtastfrequenz mit einer Speichereinrichtung zum Speichern des Eingangssignals, mit einer Interpoliereinrichtung zum Interpolieren des aus der Speichereinrichtung ausgelesenen Signals, mit einer Abtastfrequenzverhältnis-Detektoreinrichtung zum Detektieren des Abtastfrequenzverhältnisses zwischen der Abtastfrequenz des Eingangssignals und der beliebigen Abtastfrequenz über eine kurze Zeitperiode und eine lange Zeitperiode, und mit einer Steuereinrichtung zum Steuern der Speichereinrichtung und der Interpoliereinrichtung in Abhängigkeit von dem Abtastfrequenzverhältnis über die kurze Zeitperiode und dem Abtastfrequenzverhältnis über die lange Zeitperiode aus der Abtastfrequenzverhältnis-Detektoreinrichtung.
Vorrichtung nach Anspruch 1, bei der die Abtastfrequenzverhältnis-Detektoreinrichtung Koinzidenz oder Nichtkoinzidenz zwischen dem über die kurze Zeitperiode detektierten Wert und dem über die lange Zeitperiode detektierten Wert innerhalb einer vorgegebenen Genauigkeit prüft und selektiv den über die lange Zeitperiode detektierten Wert ausgibt, wenn der über die lange Zeitperiode detektierte Wert mit dem über die kurze Zeitperiode detektierten Wert übereinstimmt, und wobei die Abtastfrequenzverhältnis-Detektoreinrichtung selektiv den über die kurze Zeitperiode detektierten Wert ausgibt, wenn der über die lange Zeitperiode detektierte Wert mit dem über die kurze Zeitperiode detektierten Wert nicht übereinstimmt.
Vorrichtung nach Anspruch 1, bei der die Abtastfrequenzverhältnis-Detektoreinrichtung die Periode der einen der Abtastfrequenzen mit Takten zählt, die gleich einem ganzzahligen Vielfachen der anderen Abtastfrequenz sind und relativ zu der Periode der genannten einen Abtastfrequenz des Eingangssignals und der beliebigen Abtastfrequenz oder einer dieser Abtastfrequenzen eine hinreichend große Geschwindigkeit haben.
Vorrichtung nach Anspruch 1, bei der die Interpoliereinrichtung zwei benachbarte Überabtastdaten durch Überabtasten eines Signals ermittelt, das von der Steuereinrichtung aus der Speichereinrichtung in Abhängigkeit von der Steuereinrichtung gelieferten Steuersignalen ausgelesen wird, wobei die Interpoliereinrichtung auch die zwei Überabtastdaten mit linearer Interpolation verarbeitet.
Vorrichtung nach Anspruch 1, bei der die Bandbreite des Ausgangssignals der Interpoliereinrichtung begrenzt wird, wenn die Abtastfrequenz der Eingangssignale höher ist als die beliebige Abtastfrequenz.
Vorrichtung nach Anspruch 1, bei der die Speichereinrichtung Daten aufzeichnet und reproduziert, wobei die Differenz zwischen der Schreibadresse und der Leseadresse beliebig geändert wird und wobei die Steuereinrichtung eine Speicheradressen-Steuereinrichtung aufweist zum Steuern des Auslesens aus der Speichereinrichtung in Abhängigkeit von dem Abtastfrequenzverhältnis zwischen der Abtastfrequenz des digitalen Eingangssignals und der beliebigen Abtastfrequenz.
Vorrichtung zum Umwandeln der Abtastfrequenz eines Eingangssignals in eine beliebige Abtastfrequenz mit einer Speichereinrichtung zum Speichern des Eingangssignals, mit einer Interpoliereinrichtung zum Interpolieren des aus der Speichereinrichtung ausgelesenen Signals, mit einer Abtastfrequenzverhältnis-Detektoreinrichtung zum Detektieren des Abtastfrequenzverhältnisses zwischen der Abtastfrequenz des Eingangssignals und der beliebigen Abtastfrequenz und zum Detektieren eines neuen Abtastfrequenzverhältnisses auf der Basis der detektierten Werts und eines früheren detektierten Werts, und mit einer Steuereinrichtung zum Steuern der Speichereinrichtung und der Interpoliereinrichtung auf der Basis des neuen Abtastfrequenzverhältnisses aus der Abtastfrequenzverhältnis-Detektoreinrichtung.
Vorrichtung nach Anspruch 7, bei der die Abtastfrequenzverhältnis-Detektoreinrichtung das neue Abtastfrequenzverhältnis R_nNEW ermittelt durch RnNEW = 2Rn – Rn–1 d. h. durch Subtrahieren des früheren Abtastfrequenzverhältnisses R_n–1 von 2R_n, worin R_n das laufende Abtastfrequenzverhältnis bedeutet.
Vorrichtung nach Anspruch 7, bei der die Abtastfrequenzverhältnis-Detektoreinrichtung das neue Abtastfrequenzverhältnis R_nNEW durch die Gleichung
ermittelt durch Summieren des laufenden Abtastfrequenzverhältnisses R_n, kΔR_n (k < 1), worin ΔR_n die Differenz zwischen dem laufenden Abtastfrequenzverhältnis R_n und einem früheren detektierten Wert R_n–1 bedeutet, und einer unendlichen Reihe (1 – k)^m(ΔR_n–m) von m = 1 bis unendlich.
Vorrichtung nach Anspruch 7, bei der die Abtastfrequenzverhältnis-Detektoreinrichtung die Periode einer der Abtastfrequenzen mit Takten zählt, die gleich einem ganzzahligen Vielfachen der anderen Abtastfrequenz sind und relativ zu der Periode der Abtastfrequenz des Eingangssignals und der beliebigen Abtastfrequenz oder einer dieser Abtastfrequenzen eine hinreichend große Geschwindigkeit haben.
Vorrichtung nach Anspruch 7, bei der die Interpoliereinrichtung zwei benachbarte Überabtastdaten durch Überabtasten eines Signals ermittelt, das von der Steuereinrichtung aus der Speichereinrichtung in Abhängigkeit von der Steuereinrichtung gelieferten Steuersignalen ausgelesen wird, wobei die Interpoliereinrichtung auch die zwei Überabtastdaten mit linearer Interpolation verarbeitet.
Vorrichtung nach Anspruch 7, bei der die Bandbreite des Ausgangssignals der Interpoliereinrichtung begrenzt wird, wenn die Abtastfrequenz der Eingangssignale höher ist als die beliebige Abtastfrequenz.
Vorrichtung nach Anspruch 7, bei der die Abtastfrequenzverhältnis-Detektoreinrichtung das Abtastfrequenzverhältnis zwischen der Abtastfrequenz des Eingangssignals und der beliebigen Abtastfrequenz über eine kurze Zeitperiode und über eine lange Zeitperiode detektiert, wobei die Detektoreinrichtung neue Werte des Abtastfrequenzverhältnisses über die kurze Zeitperiode und die lange Zeitperiode in Abhängigkeit von dem laufenden detektierten Wert und dem früheren detektierten Wert über die kurze Zeitperiode und über die lange Zeitperiode detektiert und wobei die Detektoreinrichtung zwei detektierte neue Abtastfrequenzverhältnisse ausgibt.
Vorrichtung nach Anspruch 7, bei der die Abtastfrequenzverhältnis-Detektoreinrichtung Koinzidenz oder Nichtkoinzidenz zwischen dem neuen Abtastfrequenzverhältnis über die kurze Zeitperiode und dem neuen Abtastfrequenzverhältnis über die lange Zeitperiode innerhalb einer vorgegebenen Genauigkeit prüft und selektiv das Abtastfrequenzverhältnis über die lange Zeitperiode ausgibt, wenn der über die lange Zeitperiode detektierte Wert mit dem über die kurze Zeitperiode detektierten Wert übereinstimmt, und wobei die Abtastfrequenzverhältnis-Detektoreinrichtung selektiv das Abtastfrequenzverhältnis über die kurze Zeitperiode ausgibt, wenn der über die lange Zeitperiode detektierte Wert mit dem über die kurze Zeitperiode detektierten Wert nicht übereinstimmt.
Vorrichtung nach Anspruch 7, bei der die Speichereinrichtung Daten aufzeichnet und reproduziert, wobei die Differenz zwischen der Schreibadresse und der Leseadresse beliebig geändert wird und wobei die Steuereinrichtung eine Speicheradressen-Steuereinrichtung aufweist zum Steuern des Auslesens aus der Speichereinrichtung in Abhängigkeit von dem Abtastfrequenzverhältnis zwischen der Abtastfrequenz des digitalen Eingangssignals und der beliebigen Abtastfrequenz.
Vorrichtung nach Anspruch 1 oder 7, bei der die Speichereinrichtung einen Ringpufferspeicher zum Aufzeichnen und Wiedergeben von Daten mit einer Schreibadressen-Steuereinrichtung aufweist, wobei die Differenz der Schreibadresse relativ zur der Leseadresse beliebig geändert wird, und wobei die Schreibadressen-Steuereinrichtung das Auslesen aus der Speichereinrichtung in Abhängigkeit von dem Abtastfrequenzverhältnis zwischen der Abtastfrequenz des digitalen Eingangssignals und der beliebigen Abtastfrequenz steuert, wobei die Vorrichtung ferner aufweist: eine Adressendifferenz-Detektoreinrichtung zum Detektieren der Differenz zwischen der Schreibadresse und der Leseadresse des Ringpufferspeichers und eine Leseadressenoptimierungs-Steuereinrichtung zum optimalen Steuern der Leseadresse für die Steuerung der von der Adressendifferenz-Detektoreinrichtung detektierten Adressendifferenz.