DE3140683C2

DE3140683C2 - Zeitdehnungsschaltkreis für Wiedergabesysteme

Info

Publication number: DE3140683C2
Application number: DE19813140683
Authority: DE
Inventors: Chitoshi Hibino; Harukuni Yokohama Kobari
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1980-10-13
Filing date: 1981-10-13
Publication date: 1984-07-26
Also published as: FR2492149A1; JPS5766515A; JPS628858B2; GB2088103B; GB2088103A; DE3140683A1; FR2492149B1

Abstract

Eine Schaltung zur Steuerung eines Speichers, in den zitterbehaftete Daten mit der gleichen Rate, mit der sie auftreten, eingeschrieben und aus dem diese Daten mit einer konstanten Rate ausgelesen werden, weist Schreib- und Leseadreßzähler (35, 36) zur Speicherplatzadressierung für Schreib- und Leseoperationen auf. Der Schreibadreßzähler (35) wird mit der gleichen Rate erhöht, mit der Daten in den Speicher eingeschrieben werden, während der Leseadreßzähler (36) normalerweise mit der konstanten Rate erhöht wird. Ein Subtrahierer (38) ist mit den Ausgängen des Schreib- und Leseadreßzählers verbunden, um die Differenz zwischen den digitalen Werten der von den beiden Zählern adressierten Speicherplätze zu erfassen. Es ist ein Decoder (40) vorgesehen, der erfaßt, wann die Differenz einen angegebenen unteren oder oberen Grenzwert erreicht, um zur Verhinderung eines Speicherüberlaufs bzw. Speicherunterlaufs die Zuwachsrate des Leseadreßzählers entsprechend herabzusetzen oder zu erhöhen.

Description

Die Erfindung betrifft einen Zeitdchnungsschaltkreis für digitale Aufzeiehnungs- und Wicdcrgabesysteme nach dem Oberbegriff des Patentanspruchs 1.

In herkömmlichen ΡΟ'Μ-Αιιί/ααιηυηρ-^ίςςΙςΓρ-besvstcmen wird das digitalisierte ursprüngliche Signal während des Zeitabschnitts vor seiner Aufzeichnung auf einem Aufzeichnungsmedium zeitkomprimiert und mit Fehlererkennungs- und Fchlcrkorreklurcodes sowie mit Synchronisationsinipulsen kombiniert. Das wicdergcgcbcne ursprüngliche Signal wird von derartigen Steuersignalen getrennt und zur Zeitdehnung und zur Beseitigung von Zittererscheinungen, die von mechanischen Toleranzen des Aufzcichmingss\stcms herrühren, einem Speicher zugeführt- Der Speicher wird von einem Schreib- und einem Leseadreßzähler so gesteuert, daß das /itierbehafiete digitale Signal im Takt des zitterbehafteten Synchronisationsimpulses gespeichert und im Takt eines Normalimpulses mit konstanter Rate ausgelesen wird, wobei der Normalimpuls mit einer geringeren Rate als der Synchronisationsimpulse auftritt und das digitale Signal somit zeijlich gedehnt wird.

Als besonders nachteilig bei der herkömmlichen Speichersteuerungsschaltung ist der Speicherüberlauf anzusehen, der dann auftritt, wenn infolge von Ein- und Ausschaltvorgängen wie z. B. beim Starten des Aufzeichnr-ngsgcräts in der Wiedergabebetriebsart oder bei zeitweiligen Bandschwankungen starke Zittererscheinungen auftreten. Dies führt schließlich zur Erzeugung von Rauschen, wenn das übergelaufene Signal in ein Analogsignal umgewandelt wird.

Ils ist bekannt, zur Vermeidung des Speicherüberlaufs den Leseadreßzähler dann zu löschen, wenn der Speis; eher sich einerrs Oberlaufzustand nähen. Um das Rauschen, das infolge eines schnellen Wechsels des digitalen Wertes beim Löschen des Leseadrcßzählers auftritt, auszublenden, wird eine Rauschsperre verwendet. Damit ist jedoch eine Unterbrechung des Tones verbunden.

Die Aufgabe der vorlegenden Erfindung ist es somit, einen gattungsgemäßen Zeitdehnungsschaltkreis für digitale Aufzeichnung^- und Wiedergabesysteme zu schaffen, bei dem das durch Verzerrungen oder Zitterjo erschcinungcn hervorgerufene Rauschen beseitigt wird, ohne daß es zu störenden Unterbrechungen des wiedergegebenen Tones kommt.

Diese Aufgabe findet ihre Lösung gemäß dem kennzeichnenden Teil des Patentanspruches 1. j5 Die vorliegende Erfindung überwindet das genannte Problem der Rauscherzeugung aiso dadurch, daß die inkrcmentclle Rate des Leseadrcßzählers bei Annäherung an eine obere Speiehergrenzc in ^iner Richtung, in der seine Kate gegenüber der Normalratc vermindert ist. und dann, wenn sich der Speicher einer unteren Grenze nähert, in entgegengesetzter Richtung verändert wird. Die Änderung der Zuwachsrate in einer der beiden Richtungen dauert so lange an, bis ein Zwischcnadreü/ählwcrt erreicht ist. so daß dann, wenn die Zuwachsraic vermindert ist. ein gleiches Datenwort zur Abgabe an einen Ausgangskreis wiederholt ausgelesen oder dann, wenn die Zuwachsrate erhöht ist, ein Zwischcndatcnwort übersprungen wird. Mit einer Änderung der Zuwachsrate treten keine merklichen Übergänge von einem Digitalwert zum anderen auf, so daß kc:n feststellbares Rauschen entsteht.

Dazu ist eine Schaltung zur Steuerung eines Speichers vorgesehen, der für die Speicherung von zitterbehafteten Datenworten ausgelegt ist. die mit der gleichen Rate, mit der sie auftreten, in den Speicher eingeschrieben werden, mit einem ersten Adreßzähier. der zur Erzeugung eines digitalen Zuwachswertes für die Adressierung von Speicherplätzen, in die die Datenworte eingeschrieben werden, mit der variablen Rate erhöht wird. Mi mil einem /weiten Adreßzähier, der zur Erzeugung eines digitalen Zuwachswertcs für die Adressierung von Speicherplätzen, aus denen die gespeicherten Daienwortc ausgelesen werden, normalerweise mit einer konstanten Normalrute erhöht wird, mit einer Lesevorrichb^r> lung, über die die Datenwortc mit der konstanten Rute aus den vom /.weiten Adreßzähier adressierten Speicherplätzen ausgelesen werden, mit einer Detektor-Vorrichtung, die feststellt, wann der Gesamtumfang der

im Speicher gespeicherten Datenworte einen oberen oder einen unteren Grenzwert erreicht, sowie mit einer Vorrichtung zur Steuerung des zweiten Zählers, um die Zuwachsrate des zweiten Zählers dann, wenn der obere oder der untere Grenzwert erfaßt wird, entsprechend zu erhöhen bzw. zu vermindern.

Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben; in dieser zeigt

F i g. 1 ein Schematisches Blockschallbild eines PCM-Aufzeichnungs- und Wiedergabesystems.

F i g. 2 ein Blockschaltbild des Zitterbeseitigungs- und Zeitdehnungsschaltkreises aus F i g. 1, der erfindungsgemäß ausgebildet ist,

Fig.3 ein der Schaltung in Fig.2 zuzuordnendes Wellenformdisgramm und

F i g. 4 ein Wellenformdiagramm, in dem die Wellenformen des aus dem Speicher in Fig.2 ausgclesenen digitalen Signals dargestellt sind.

Fig. 1 zeigt ein PCM-Aufzeichnungs-/Wiederg;ibegerät in schema tischer Darstellung. Analoge Tonsignale zweier Kanäle werden über Eingangsklcmmen la. \b zur Abtrennung der hochfrequenten Anteile der Eingangssignale Tiefpaß-Filtern 2a, 26 und anschließend in bekannter Weise Abtast- und Halteschaltkreisen 3a. 36 zugeführt. Die abgetasteten Spannungswertc werden abwechselnd über einen bekannten Schaltcrkrcis 4 einem Analog/Digital-Wandler 5 zugeführt, wo die abgetasteten analogen Werte in entsprechende digitale Codes mit einer vorgegebenen Anzahl von Binärziffern umgewandelt werden. Die Abtast- und Halteschaltkreise 3a, 36, der Schalterkreis 4 und der A/D-War.dlcr 5 bilden somit einen Zweikanal-PCM-Codierer. Zum Zwecke der Einsetzung von Vertikal- und Horizontalsynchronisierungsimpulsen sowie Fehlererkennungsund Fehlerkorrekturcodes zum PCM-Informationssignal. wird dieses Signal in einen Zeitkompressionsspeicher 6 eingeschri-ben und aus diesem mit einer höhereren Rate als der Eingaberate wieder ausgelesen. Eine Speichersteuerungseinheit 7 steuert die Eingangs- und Ausgangsraten des Speichers 6. Das zcilkomprimierle digitale Signal wird einem Addierer 8 zugeführt, wo dieses Signal mit Fehlererkennungs- und Fchierkorrekturcodes kombiniert wird, die von einem Fehlererkennungs- und Fehlerkorrekturcode-Gcncrator 11 an diesen Addierer abgegeben werden. Der Ausgang des Addierers 8 ist mit einem Addierer 9 verbunden, wo das Signal mit Vertikal- und Hoi'zontalsynehronisierungsimpulsen kombiniert wird, die von einem Synehronisicrungsimpuls-Grnerator 10 an üiesen Addierer 9 abgegeben werden. Das Ausgangssignal des Addierers 9 wird einem herkömmlichen Video-Banduuf/ciehnungsgerät 12 mit Wendelabtastung zugeführt und in gleicher Weise wie Videosignale längs schräg verlaufender Spuren aufgezeichnet.

Das wiedergegebene digitale Signal wird einem Synchronisierungsimpuls-Generator 14 zugeführt, wo die Synchronisierungsimpulse abgetrennt und an einen Schreibsignal-Generator 15 abgegeben werden und das restliche Signal einem herkömmlichen Fehlerdetektor 16 zugeführt wird, in dem fehlerbehafiete Informalionsbits in bekannter Weise erfaßt und von dem aus das Signal einem Fehlorkorrekturkreis 17 zugeführt wird, der durch eine Frtlerkorrektur-Steucrcinhcit 18 gesteuert ist.

Die Fehlererkennung?- und Fehlerkonektincodcs werden aus dem Inforinaiionsbilstrom eniferni und das verbleibende Signal wird eiiup Zittcrbcsciligungs- und Zeitdehnungsschultkrc-is 20 zugeführt. Der Schaltkreis 20 umfaßt einen Speicher und eine Speichersteuerungsschaitung, die im folgenden noch genauer beschrieben wird. Der Schaltkreis 20 empfängt synchron zu den abgetrennten Synchronisierungsimpulsen Schreib-Steuersignale vom Generator 15. um die Informationsbits wortweise in den Speicher einzuschreiben und zur Beseitigung von vom Video-Bandaufzeichtuingsgerät infolge seiner mechanischen Toleranzen herrührenden

ίο Zittererscheinungen mit einer bestimmten konstanten Rate aus dem Speicher auszulesen. Da das wiedergegebene digitale Signal gegenüber dem ursprünglichen Signal zeitkomprimtert ist dient der Schaltkreis 20 ferner zur Zeitdehnung des Signals, wie weiter unten noch näher beschrieben wird.

Der Ausgang des Zitterbeseitigungs- und Zeitdehnungsschallkreises 20 ist einem Digital/Analog-Wandler 21 zugeführuder die zeitgedehnten informationsbits oder Datenworte in ein Spannungssignc* umwandelt, das abwechselnd über einen Demultiplexer od-:r Schalter 22 Tiefpaß-Fiiter 23a und 236 zugeführt wird, um die ursprünglichen Tonsignale zur Abgabe an einen Stereowiedergabekreis (nicht gezeigt) über jeweilige Ausgangsklemmen 24a und 246 wieder herzustellen.

F i g. 2 zeigt in einer genaueren Darstellung den Zitterbeseitigungs- und Zeitdchnungsschaltkreis 20. Das Ausgangssignal des Fehlerkorrekturkreises 17 wird einem Eingangszwischenspeicher 31 zugeführr und wird in diesem aufgrund eines Zwischenspeicherimpulses 47.

jo dor vom Schreib-Signalgenerator 15 geliefert wird, zeitweilig gespeichert. Der Schreib-Signalgenerator erzeugt sowohl den Zwischenspeicherimpuls als auch Schreib-Freigabeimpulse 46 und Aufwärtszählimpulse 50 synchron mit den abgetrennten Synchronisierungsimpulsen. Die Schreib-Freigabeimpulse werden einem Speicher 32 mit direktem Zugriff und einem Selektor 34 und die Aufwärtszählimpulse einem Schreibadlreßzählei· 35 zugeführt. Mit dem Auftreten eines Schreibfreigabeimpufces 46 wird der Speicher 32 freigegeben und der Selektor 34 zur Weitergabe seines Eingangssignals vom Schreibadreßzähler 35 zum Speicher 32 geschaltet, um die zwischengespeicherten Daten als Datenwort in einem Speicherplatz zu speichern, der durch den Schreihadreßzähler 35 angegeben ist. Der Zähler 35 wird durch einen folgenden Aufwärtszählimpuls 50 erhöht, um den nächsten Speicherplatz anzugeben.

Das Ausgangssignal des Schreibadreßzählers 35 ist erfindungsgcmäß ferner einem Modulo-2'^v-Subtrahierer 38 zugeführt, an den auch ein Ausgangssignal von einem Lcscadreßzählcr 36 abgegeben wird, um die Differenz zwischen den Adreßzählwertcn der beiden Zähler zu erfassen. Das Ausgangssignal des Subtrahierers 38 ist einem Decoder 40 zugeführt, der den Differenzzählwert übersetzt, um die Gesamtmenge de^r im Spei- eher 32 gespeicherten Datenworte zur Erfassung einer Annäherung an einen Überlauf- oder Unterlaufzustand des Speichers 32 stetig; j überwachen und die Rate, mit der der Leseadreßzählcr 36 zu erhöhen ist, entsprechend festzulegen.

bo Die gespeicherten Datenworte werden bei Auftreten eines Auslese-Freigabeimpulses 48. der von einem frequenzstabilisicrtcn Taktgeber 60 geliefert wird, aus dem Speicher 32 wortweise v^n Speicherplätzen, die durch einen über den Selektor 34 vom Lcseadreßzähler 36

b^r> gelieferten Adrcß/.ählwert angegeben werden, ausgelesen und in einen Ausgangs/.wischenspcicher 33 eingegeben. Die in dem Ausgungszwischcnspcichcr 33 /wischengcspeichertesi Daten werden im Takt eines Aiisle-

se-Zwischenspeicherimpulses 49, der ebenfalls vom Taktgeber 60 geliefert wird, dem Digital/Analog-Wandler 21 zugeführt. Wie in F i g. 3 zu sehen ist, treten diese Leseimpulse 49 und 48 in größeren Abständen als die .Schreibimpulse 47 und 46 auf. um eine Zeildehnung der ^r> digitalen Signale zu erzielen. Obwohl die Synchronisierungsimpulsc wie auch die dem Zwischenspeicher 31 zugeführten Informationsbits durch zeitliche Schwankungen des Video-Transportmcchanismus des Aufzeichnungsgeräts 12 zittcrbchaftct sind, enthalten die in aus dem Speicher 32 ausgclescnen Daten keine Zitteranteile, da die Leseimpulse 48. 49 vom frcquenzslabilisierten Taktgeber abgeleitet werden.

Der Ausleseadreßzählcr 36 wird normalerweise mit einer Normalrate mit dem Auftreten von Aufwärtszähl- r> impulsen 52b erhöht, die über einen Selektor 39 von einem Normalfrequenzoszilhitor 44. dessen Eingang mit dem Takegeber 60 verbunden isi, gciieicn werdeti.

Die Speicherkapazität des Speichers 32 ist so ausgelegt, daß diejenige Gesamtmenge von Datenworten, die >n bei zitterbchaftcicn Datenworten erwartungsgemäß auftritt, gespeichert werden kann, da diese Ziltercrscheinungen dazu neigen, die effektive Anzahl der .speicherbaren Datenworle zu reduzieren. Somit ist die Speicherkapazität derart gewählt, daß die effektive Anzahl 2^r> unter extremen, einen Unterlauf/.ustand erzeugenden Zitterbedingungen, kaum Null werden kann, wobei die Speicherkapazität nicht viel höher ist als die Anzahl der speicherbaren Datenworte, so daß die noch auszulesenden Daten mit einem neuen, einen Überlaufzustand er- jo zeugenden Datenwort überschrieben werden.

Nimmt man an, daß die Speicherkapazität des Speichers 32 gleich 2^N Datenworte beträgt (Nist eine ganze Zahl), so sind die Speicherplätze durch Zählwcrie von »0« bis »2^iV— 1« adressierbar, wobei beide Zähler 35 und r>

JCWCIia VUII »l/U

2"-!« schrittweise erhöhen und zur Wiederholung des Vorgangs wieder nach 0 zurückkehren.

Es sei bemerkt, daß der Zählwert des Schreibadreßzählers 35 dem Zählwert des l.eseadreßzählers 36 stets vorausgeht, und da der Speicher 32 eine Speicherkapazität von 2^V Worten besitzt, der Leseadreßzähler nicht so weit erhöht wird, daß sein Wert höher als der /.ahlwert des Schreibadreßzählers 36 von 2^N— 1 wird.

Der Modulo-2^V-Subtrahierer 38 führt eine Modulo-2^V-Subtraktion der in den Schreib- und Leseadrcßzählcrn 35 und 36 erreichten binären Zählwerte durch, um die effektive Anzahl der im Speicher 32 speicherbaren Datenworte zu erfassen. Der Decoder 40 prüft den Differenzzählwert gegen einen unteren Grenzwert, z. B. »1«. und erzeugt ein Frühwarnsignal, das anzeigt, daß sich der Speicher 32 einem Unterlaufzustand nähert. Er prüft den Differenzzählwert ferner gegen einen oberen Grenzwert, z. B. »2^V—2«. und erzeugt ein Frühwarnsignal, das anzeigt, daß sich der Speicher 32 einem Überlaufzustand nähen.

Das Unterlaufwarnsignal wird dem Setzeingang eines Unterlauf-Flip-Flops oder Merksrkreises 42 zugeführt, um ein logisches »1«-Ausgangssignai an den Selektor 39 zu liefern und diesen zu veranlassen, von einem Niederfrequenzoszillator 43 gelieferte Aufwärtszählimpulse 52a durchzuschalten. Die Frequenz der Aufwärtszählimpulse 52a ist niedriger als die Normalfrcquenz und damit niedriger als die Rate, mit der die Daten vom Ausgangszwischenspeicher 33 abgeliefert werden. Somit wird der Leseadreßzähler 36 mit einer reduzierten Rate getaktet, was eine Erhöhung der effektiven Anzahl oder des Differenzzählwertes bedeutet, wobei ein gegebenes Datenwort aufgrund der Differenz zwischen den l.eseraten des Zwischenspeichers 33 und des Zählers 36 wiederholt aus dem Speicher 32 ausgelesen wird. Der Decoder 40 überwacht weiter den momentanen Wert seines Eingangssignal*, indem er diesen Wert gegen einen Zwischenwert oder einen Wert, der der Hälfte der Speicherkapazität des Speichers 32 entspricht, prüft. Er liefert ein Riicksclzsignal an den Unterlauf-Merkerkreis 42, um die Lescrute wieder auf die normale Rate zurückzuführen, wenn der Diffcrenzzählwert einen Wert erreicht, der der Hälfte der maximal speicherbaren Datenworle entspricht.

Eine in F i g. 4 gezeigte Wellenform 61 ist eine digitale Darstellung der aus dem Speicher 32 mit normaler Lcseraie allsgelesenen Datenworte. Wird der Leseadreßzähler 36 wie oben beschrieben mit der niedrigen Rate getaktet, so wird die Wellenform 61 z. B. in der Weise ieiciii vciven i, wie dies dutch die Wciicnfüm'i 62 angegeben ist. in der gleiche Datenworte von der dritten bis /ur sechsten Adresse wiederholt ausgelesen werden. Die Differenz zwischen den digitalen Werten zweier benachbarter Datenworte ist jedoch vernachlässigbar klein, so daß die Wellenform 62 als kontinuierlich betrachtet werden kann.

In der gleichen Weise gibi der Decoder 40 dann, wenn der Differenzzählwert beispielsweise 2^V—2 erreicht, ein Signal ab. das den Setzeingang eines Überlauf-Flip-Flops oder eines Merkerkreises 41 ansteuert, um den Selektor 39 zu veranlassen. Aufwärtszählimpulse 52c von einem Hochfrcqixnzoszillator 45. dessen Eingang ebenfalls mit dem Taktgeber 60 verbunden ist, durchzuschallen. Die Frequenz der Aufwärtszählimpulse 52c ist höher als die Normalfrequcnz. so daß der Leseadreßzähler 36 mit einer größeren Geschwindigkeit erhöht wird, als der Speicher 32 mit dem Auftreten von ZwischcnspcichcriiTipiilsen 49 ausgelesen wird (siehe F i g. J). Somit nimmt der Differenzzählwert ab. wobei Wcchscldatcnwortc von der vierten bis zur sechzehnten Adresse, wie in F i g. 4 mit 63 gezeigt, übersprungen werden, bis der Differcnzadrcßzählwcri bis auf den vorgebenen Zwisehenwert abfällt.

Dieses Überspringen kann zwar Diskontinuitäten erzeugen, derartige Diskontinuitäten können in der Praxis jedoch zufriedenstellend durch Tiefpaß-Filter 23. 23£> geglättet werden.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Zeitdehnungsschaltkreis für digitale Aufzeichnungs- und Wiedergabesysteme mit einem Speicher, in den die wiederzugebenden, am Speicher anliegenden Datenworte in die Speicherplätze eingeschrieben werden, die durch einen mit dem Speicher verbundenen Schreibadreßzähler adressiert sind, der nach jedem Schreibvorgang um »eins« hochgezählt wird, und aus dem die wiederzugebenden Datenwortc in Abhängigkeit von den mit konstanter Rate am Speicher anliegenden Ausleseimpulsen eines Ausleseiaktgebers aus den Speicherplätzen ausgelesen werden, die durch einen mit dem Speicher verbundenen Leseadreßzähler adressiert sind, der mit dem Aüslesetaktgeber zum Hochzahlen verbunden ist, sowie mit einem mit dem Lese- und dem Schreiöadreßzähler vtrbundenen Detektor, der die Ausgangsgrößen der beiden Adreß/.ähier vergleicht, dadurch gekennzeichnet, daß der Detektor einen Subtrahierer (38) umfaßt, dessen Eingänge mit den Ausgängen des Lese- und des Schreibadreßzählers (36) bzw. (35) verbünden sind und dessen Ausgang einem Dekoder (40) zugeführt ist. der einen Selektor (39) derart beaufschlagt, daß die Rate der vom Selektor (39) dem Leseadreßzähler (36) zugeführten Aufwärtszählimpulse erhöht oder herabgesetzt ist, wenn die vom Subtrahicrcr (38) erfaßte Differenz ein>. vorgegebene obere bzw. untere Grenze erreicht.

2. Zeitdehnungsschaltkrcis nach Anspruch 1, dadurch gekennzeichnet, daß der Ockodcr (40) den Selektor (39) über ein erstes uncs ein zweites Flip-Flop (41,42) beaufschlagt, wobei das erste Flip-Flop (41) gesetzt ist, wenn die erfaßte Differenz die obere Grenze erreicht, das zweite Flip-Flop (42) gesetzt ist, wenn die erfaßte Differenz die untere Grenze erreicht, und beide Klip-Mops (41, 42) zurückgesetzt sind, wenn die erfaßte Differenz einen Wen zwischen der oberen und der unteren Grenze aufweist.

3. Zeitdehnungsschaltkreis nach Anspruch I oder 2. dadurch gekennzeichnet, daß der Schreibeingang des Speichers (32) mit dem Ausgang eines Eingangszwischenspeichers (31) verbunden ist, aus dem die Datenworte mit variabler Rate in den Speicher (32) eingelesen werden, und daß der Ausgang des Speichers (32) mit dem Schreibeingang eines Ausgangszwischenspeichers (33) verbunden ist, aus dem die wiederzugebenden Datenwortc mit einer konstanten Normalrate ausgelesen werden.