JP2002158619A - サンプリング周波数変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 サンプリング周波数の変換を行う際の、入力
データと出力データの位相差（時間差）の制御が簡単に
できるようにする。 【解決手段】 入力データ又は入力データをオーバーサ
ンプリングしたデータを連続的に書込み、書込みアドレ
スに対して所定のアドレス差で書込まれたデータを連続
的に読出す記憶手段１３と、記憶手段１３から読出され
たデータを補間処理してサンプリング周波数が変換され
たデータとする補間処理手段１４とを備えてサンプリン
グ周波数の変換を行う場合に、記憶手段１３の書込みア
ドレスと読出しアドレスのアドレス差を最適化させる制
御を行い、入力データが供給され始めてから所定期間、
制限をつけずにアドレス差の最適化を実行させ、所定期
間が経過した後、所定の制限を設定してアドレス差の最
適化を実行させるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルオーディ
オデータなどのデジタルデータのサンプリング周波数を
変換するサンプリング周波数変換装置に関する。

【０００２】

【従来の技術】近年、デジタルオーディオデータを、デ
ジタルのままで記録媒体に記録させることが可能な記録
媒体が各種実用化されており、また、放送データ或いは
インターネットで伝送されるデータとして、デジタル化
されたオーディオデータが伝送されることも一般化して
いる。

【０００３】ここで、デジタルオーディオデータは、ア
ナログオーディオ信号を一定のサンプリング周波数でサ
ンプリングしてデジタル化したデータであり、そのサン
プリング周波数は複数種類存在している。例えば、コン
パクトディスク（ＣＤ）と称される光ディスクに記録さ
れるデジタルオーディオデータや、ミニディスク（Ｍ
Ｄ）と称される光磁気ディスクに記録されるデジタルオ
ーディオデータのサンプリング周波数は44.1kHz であ
る。また、デジタルオーディオテープ（ＤＡＴ）と称さ
れる磁気テープに記録されるデジタルオーディオデータ
のサンプリング周波数は、上述した44.1kHz の他に、32
kHz,48kHz があり、その他のシステムでは96kHz をサン
プリング周波数として使用する場合もある。

【０００４】これらの媒体から再生されたデジタルオー
ディオデータを、扱うサンプリング周波数が異なる他の
媒体に記録させる際には、サンプリング周波数を変換す
る処理が必要になる。また、近年、オーディオ信号の音
質，音場などを調整できるオーディオ処理装置が各種開
発され、このような処理装置での処理をデジタルシグナ
ルプロセッサ（ＤＳＰ）と称される回路でデジタルで実
行するようにしてあるが、入力したデジタルオーディオ
データのサンプリング周波数が、この装置が扱えるサン
プリング周波数と異なるとき、サンプリング周波数を変
換する処理が必要である。

【０００５】サンプリングレートを変換する処理として
は、最も簡単な処理としては、入力デジタルデータを一
旦アナログ信号に変換し、その変換されたアナログ信号
を必要とするサンプリング周波数で再度デジタルデータ
に変換することが考えられる。ところが、このようなア
ナログ化を行うと変換による信号特性の劣化が避けられ
ない問題があり、デジタルデータのまま、演算処理でサ
ンプリング周波数を変換することが行われている。

【０００６】デジタルデータのままでサンプリング周波
数を変換する処理としては、入力データと出力データの
サンプリング周波数差に基づいて、出力データのサンプ
リング位置を判断し、その判断したサンプリング位置の
オーディオデータを、そのサンプリング位置の前後の入
力データの補間による演算で求めるようにしたものであ
る。このようにデジタル演算でサンプリング周波数を変
換することで、音質劣化を最小限に抑えてデジタルデー
タのサンプリング周波数を変換することができる。

【０００７】なお、デジタル演算でサンプリング周波数
を変換する場合には、補間演算を行う前段では、入力デ
ータをある程度のデータ量蓄積するバッファメモリが必
要である。このバッファメモリとしては、連続的に入力
データを書き込ませて、その書込まれて蓄積されたデー
タを、連続的に読出すような処理が行われるメモリが必
要である。このような連続的な書込みと読出しが行われ
るメモリは、書込みアドレスと読出しアドレスが周期的
に環状で変化するので、リングバッファなどと称され
る。

【０００８】このようなリングバッファを使用する際に
は、書込みアドレスと読出しアドレスとがある程度離れ
ていないと、バッファとして有効に機能しないため、あ
る程度の範囲で書込みアドレスと読出しアドレスが離れ
た値となるように制御される。なお、このようなバッフ
ァをサンプリング周波数変換回路が備えてサンプリング
周波数の変換処理が行われることで、少なくともデータ
がバッファに書込まれてから読出されるまでの期間、サ
ンプリング周波数が変換されたデータにはタイミングの
遅延が生じることになる。

【０００９】

【発明が解決しようとする課題】ところで、デジタルオ
ーディオデータは、２チャンネル或いはより多くのチャ
ンネル数のマルチチャンネル構成となっているものが多
々ある。例えば、フロントの２チャンネルと、センタチ
ャンネルと、リアの２チャンネルと、低域音専用チャン
ネル（ＬＦＥチャンネル）の６チャンネル（但しＬＦＥ
チャンネルは０．１チャンネルと見なして５．１チャン
ネルと称される場合がある）で構成されるオーディオデ
ータが、主として映画用のオーディオなどの場合に存在
する。

【００１０】ここで、このようなマルチチャンネルのデ
ジタルオーディオデータを、上述したようなサンプリン
グ周波数を変換する回路（装置）で変換する場合、各チ
ャンネルの位相差（時間差）をなくすように、正確に設
定する必要がある。各チャンネルの位相を正確に合わせ
ないと、マルチチャンネルのオーディオを再生させたと
きの音場などに乱れが生じてしまい、好ましくない。と
ころが、上述したようにサンプリング周波数の変換回路
は、原理上バッファメモリが必要であり、そのバッファ
メモリを使用した遅延時間を各チャンネルで一定に制御
するためには、各チャンネルのメモリの書込み，読出し
状況を同期させる複雑な制御処理が必要になり、サンプ
リング周波数変換装置の構成が大規模なものになってし
まう問題があった。

【００１１】また、マルチチャンネル構成でない場合で
も、何らかの要因で、サンプリング周波数を変換したデ
ータを外部のタイミングに同期させることが必要な場合
があり、そのような場合には、やはりバッファメモリの
書込み，読出し状況の制御が複雑になる問題があった。

【００１２】本発明はこのような状況に鑑みてなされた
ものであり、サンプリング周波数の変換を行う際の、入
力データと出力データの位相差（時間差）の制御が簡単
にできるようにすることを目的とする。

【００１３】

【課題を解決するための手段】本発明は、入力データ又
は入力データをオーバーサンプリングしたデータを連続
的に書込み、書込みアドレスに対して所定のアドレス差
で書込まれたデータを連続的に読出す記憶手段と、記憶
手段から読出されたデータを補間処理してサンプリング
周波数が変換されたデータとする補間処理手段とを備え
てサンプリング周波数の変換を行う場合に、記憶手段の
書込みアドレスと読出しアドレスのアドレス差を最適化
させる制御を行い、入力データが供給され始めてから所
定期間、制限をつけずにアドレス差の最適化を実行さ
せ、所定期間が経過した後、所定の制限を設定してアド
レス差の最適化を実行させるようにしたものである。

【００１４】本発明によると、入力データが供給され始
めてから所定期間の間で、書込みアドレスと読出しアド
レスの差が最適化されるように制御され、その所定期間
の間で、アドレス差が最適化されて、入力データと出力
データとの位相差（時間差）が最適値のアドレス差でほ
ぼ一定になる。そして、所定期間が経過した後は、所定
の制限が設定された状態でアドレス差の最適化が実行さ
れる。

【００１５】

【発明の実施の形態】以下、添付図面を参照して、本発
明の一実施の形態について説明する。

【００１６】本例においては、マルチチャンネルのデジ
タルオーディオデータを処理するオーディオ増幅装置内
で、入力した各チャンネルのオーディオデータのサンプ
リング周波数を変換するようにした装置に適用したもの
である。本例のオーディオ増幅装置は、デジタル増幅装
置と称されるものであり、供給されるデジタルオーディ
オデータに基づいてＰＷＭ（Pulse Width Modulation：
パルス幅変調）信号を生成させて、そのＰＷＭ信号によ
って所定の電源を直接スイッチングして、スピーカを駆
動させる増幅出力を得るようにしたものである。

【００１７】ここで、本例のオーディオ増幅装置内でＰ
ＷＭ信号を生成させるためのデジタルオーディオデータ
は、特定のサンプリング周波数（標本化周波数）である
必要があり、外部から入力したデジタルオーディオデー
タのサンプリング周波数が、その特定のサンプリング周
波数でないときに、サンプリング周波数を変換するサン
プリング周波数コンバータを、増幅装置内に備える。

【００１８】図１は、本例のオーディオ増幅装置の全体
構成例を示す図である。ここでは、マルチチャンネルオ
ーディオ信号源１がオーディオ増幅装置１００に接続し
てあり、このマルチチャンネルオーディオ信号源１か
ら、６チャンネルのマルチチャンネルのデジタルオーデ
ィオデータがオーディオ増幅装置１００に供給される。
具体的なチャンネル構成としては、例えばフロント左信
号ＦＬと、フロント右信号ＦＲと、リアー左信号ＳＬ
と、リアー右信号ＳＲと、センタ信号Ｃと、低域専用信
号ＳＷとで構成される。

【００１９】オーディオ増幅装置１００に供給される各
チャンネルのオーディオデータは、サンプリング周波数
コンバータ１１０，１２０，１３０に供給される。本例
のオーディオ増幅装置１００が備えるサンプリング周波
数コンバータ１１０，１２０，１３０としては、１個の
コンバータで２チャンネルのオーディオデータを変換処
理できる構成としてあり、合計３個のコンバータ１１
０，１２０，１３０で、６チャンネルのマルチチャンネ
ルオーディオデータのサンプリング周波数を変換処理で
きる。具体的には、第１のコンバータ１１０でフロント
左信号ＦＬとフロント右信号ＦＲの変換処理を行い、第
２のコンバータ１２０でリアー左信号ＳＬとリアー右信
号ＳＲの変換処理を行い、第３のコンバータ１３０でセ
ンタ信号Ｃと低域専用信号ＳＷの変換処理を行う。

【００２０】ここで、この増幅装置１００内での動作全
体を制御するコントローラ１０１から各コンバータ１１
０，１２０，１３０には、後述する制限解除信号を供給
して、３つのコンバータ１１０，１２０，１３０での変
換に伴って発生する位相差（時間差）が等しくなるよう
にしてある。この制限解除信号を使用した処理の詳細に
ついては後述する。

【００２１】なお、このオーディオ増幅装置１００に入
力したオーディオデータのサンプリング周波数が、この
増幅装置１００で増幅処理用に使用するデータのサンプ
リング周波数とが等しい場合には、各コンバータ１１
０，１２０，１３０は入力データをそのまま出力し、サ
ンプリング周波数の変換処理は行わない。

【００２２】各サンプリング周波数コンバータ１１０，
１２０，１３０でサンプリング周波数が変換された（或
いは変換する必要がないために変換されてない）各チャ
ンネルのデジタルオーディオデータは、ＰＷＭ波発生回
路１４１，１４２，１４３に供給し、それぞれのチャン
ネルのオーディオデータによりパルス幅変調されたＰＷ
Ｍ信号（ＰＷＭ波）を生成させる。このＰＷＭ波発生回
路１４１，１４２，１４３についても、ここでは１つの
回路で２チャンネルずつ処理を行う構成としてある。

【００２３】そして、生成された各チャンネルのＰＷＭ
信号を、各チャンネル毎の増幅回路１４４，１４５，１
４６，１４７，１４８，１４９に供給し、増幅されたア
ナログオーディオ信号を得るように処理される。この増
幅回路１４４〜１４９では、例えば安定化された直流電
源を上述したＰＷＭ信号でスイッチングして、そのスイ
ッチング出力をパルストランスやローパスフィルタなど
の回路により直流分を除去する処理を行い、結果的にオ
ーディオ信号が増幅された信号となるように構成したも
のである。

【００２４】各チャンネルの増幅回路１４４〜１４９が
出力するオーディオ信号は、オーディオ増幅装置１００
のスピーカ接続端子（図示せず）に接続された各チャン
ネル毎のスピーカ装置に供給させて、マルチチャンネル
オーディオを出力させる。即ち、増幅回路１４４の出力
をフロント左チャンネル用スピーカ装置２ＦＬに供給
し、増幅回路１４５の出力をフロント右チャンネル用ス
ピーカ装置２ＦＲに供給し、増幅回路１４６の出力をリ
ア左チャンネル用スピーカ装置２ＳＬに供給し、増幅回
路１４７の出力をリア右チャンネル用スピーカ装置２Ｓ
Ｒに供給し、増幅回路１４８の出力をセンタチャンネル
用スピーカ装置２Ｃに供給し、増幅回路１４９の出力を
低域専用チャンネル用スピーカ装置２ＳＷに供給する。

【００２５】次に、各サンプリング周波数コンバータ１
１０，１２０，１３０の具体的な構成例について説明す
る。以下の説明では説明を簡単にするために、１個のサ
ンプリング周波数コンバータは、１チャンネルのデータ
だけを処理する構成としてあるが、上述したそれぞれの
サンプリング周波数コンバータ１１０，１２０，１３０
の場合には、２チャンネル分のデータを処理できる回路
が構成されている。

【００２６】図２は、本例のサンプリング周波数コンバ
ータの全体構成を示す図である。この例では、入力端子
１１から入力された信号Ｄsiの標本化周波数Ｆsiを再標
本化して任意のサンプリング周波数Ｆsoに変換するもの
である。以下の説明では、入力信号Ｄsiのサンプリング
周波数Ｆsiを入力標本化周波数Ｆsiとし、任意のサンプ
リング周波数Ｆsoを出力標本化周波数Ｆsoとする。

【００２７】本例の標本化周波数変換装置は、入力端子
１１から入力された入力サンプリング周波数Ｆsiの入力
信号Ｄsiを再標本化用の８Ｆsiにオーバーサンプリング
処理する８Ｆs オーバーサンプリングフィルタ１２と、
この８Ｆs オーバーサンプリングフィルタ１２で８Ｆs
とされた入力信号を書き込むと共に読み出す再標本化用
のバッファメモリ１３と、この再標本化用バッファメモ
リ１３の出力信号を補間処理する補間処理回路１４を備
える。

【００２８】また、入力端子２２から供給される標本化
周波数Ｆsiの整数倍の入力基準クロック（以下入力マス
タークロックという）ＭＣＫi （＝Ｍ・Ｆsi）で入力端
子２３から供給される出力標本化周波数Ｆsoの周期（以
下出力標本化周期という）ＴsoのＮ倍の周期ｔ（＝Ｎ・
Ｔso）を計数することによって分解能を向上した標本化
周波数比を検出する標本化周波数比検出回路２４と、こ
の標本化周波数比検出回路２４で検出された標本化周波
数比を基に再標本化用バッファメモリ１３の書き込み読
み出しを制御すると共に補間処理回路１４の補間処理を
制御するコントローラ２５を備える。

【００２９】さらに、コントローラ２５によって補間処
理が制御された補間処理回路１４からの出力信号の標本
化周波数を間引きし例えば２，４，８倍の出力標本化周
波数Ｆsoとすると共に、かつその位置をマルチプレクサ
１９ａにより切り換え選択する再標本化周波数信号出力
回路１９と、この再標本化周波数信号出力回路１９から
の出力信号に帯域制限を施し、出力端子２１から出力標
本化周波数Ｆsoの出力信号Ｄsoを出力する帯域制限フィ
ルタ２０とを備える。

【００３０】８Ｆs オーバーサンプリングフィルタ１２
で作られた標本化周波数８Ｆsiのディジタル信号は、上
述したように再標本化用バッファメモリ１３に入力され
る。この再標本化用バッファメモリ１３は、書き込みア
ドレスに対して読み出しアドレスの差が任意に変動し、
データを記憶媒体に連続的に記録再生していくリングバ
ッファメモリである。例えば、２０ビット６４ワードの
容量を持ち、入力標本化周波数時間の８倍のバッファと
なる。

【００３１】この再標本化用バッファメモリ１３のデー
タ書き込み読み出しは、コントローラ２５が制御してい
る。コントローラ２５は、再標本化用バッファメモリ１
３にデータ書き込みのための書き込みアドレスを供給す
ると共に標本化周波数比検出回路２４が検出した標本化
周波数比から再標本化用バッファメモリ１３にデータ読
み出しのための読み出しアドレスを供給して再標本化用
バッファメモリ１３の書き込み読み出しを制御してい
る。したがって、このコントローラ２５と標本化周波数
比検出回路２４は、再標本化用バッファメモリ１３のア
ドレスを制御しているメモリアドレス制御部であり、か
つ、補間処理回路１４を制御している補間処理制御部で
もある。

【００３２】以下、この標本化周波数比検出回路２４と
コントローラ２５からなるメモリアドレス制御部につい
て、図３を参照しながら説明する。

【００３３】本例のメモリアドレス制御部は、書き込み
アドレスに対して読み出しアドレスの差が任意に変動
し、データを記憶媒体に連続的に記録再生していくリン
グバッファメモリである再標本化用バッファメモリ１３
の読み出しアドレスを制御するメモリアドレス制御部で
あって、書き込みアドレスと読み出しアドレスとの差を
検出するアドレス差検出回路３２と、このアドレス差検
出回路３２で検出したアドレス差を最適値に制御するよ
うに読み出しアドレスを最適化制御するアドレス最適化
制御回路３４とを有するコントローラ２５と、標本化周
波数比検出回路２４とからなる。

【００３４】標本化周波数比検出回路２４は、入力端子
２２から供給される入力マスタークロックＭＣＫi によ
り入力端子２３から入力される時間周期ｔでの整数倍の
標本化周期Ｎ・Ｔsoを計数するカウンタ３０と、このカ
ウンタ３０からのカウント出力を上記Ｎ・Ｔsoを基にラ
ッチするラッチ３１とを有してなる。

【００３５】カウンタ３０でＮ・Ｔsoを入力マスターク
ロックＭＣＫi によりカウントし、そのカウント結果を
ラッチ３１でラッチすることにより、周期ｔでの現在の
標本化周波数比Ｒが求められることになる。

【００３６】コントローラ２５は、アドレス差検出回路
３２とアドレス最適化制御回路３４の他に、ラッチ３１
からの標本化周波数比Ｒにアドレス差検出回路３２で検
出したアドレス差に応じてアドレス最適化制御回路の出
力信号を加算する加算回路３５と、加算回路３５の加算
出力を累積加算するための加算回路３６とフリップフロ
ップ回路３７とからなる。

【００３７】ここで、フリップフロップ回路３７は、Ｄ
フリップフロップ回路であることが好ましく、入力端子
３８からは、本例の出力信号の標本化周波数８Ｆsoに合
わせて８Ｆsoのクロックが供給されている。もちろん、
出力信号の標本化周波数が４又は２Ｆsoである場合に
は、４又は２Ｆsoのクロックが供給される。また、入力
端子３９からはイニシャライズ信号が供給される。

【００３８】アドレス差検出回路３２は、読み出しアド
レスに、図４に示すようなインバータ４０を介した書き
込みアドレスを加算し、読み出しアドレスと書き込みア
ドレスの差を検出する。読み出しアドレスと書き込みア
ドレスとの差は、再標本化バッファメモリ１３のバッフ
ァ余裕度を示す尺度となる。このアドレス差が無くなっ
てくると、再標本化バッファメモリ１３はオーバーフロ
ーしてしまうことになる。

【００３９】アドレス差最適化制御回路３４は、上述し
たようにアドレス差検出回路３２で検出したアドレス差
を最適値に制御するように読み出しアドレスを最適化制
御する回路であり、図４に示すようにエリアデコーダ＆
ラッチ３４ａと、Ｄフリップフロップ３４ｂと、アドレ
ス最適化エンコーダ３４ｃとからなる。また、このオー
ディオ増幅装置１００のコントローラ１０１（図１参
照）から端子４１を介してアドレス差補正領域の制限解
除信号が供給され、この制限解除信号が図４に示すよう
にエリアデコーダ＆ラッチ３４ａに供給される。この端
子４１に得られる制限解除信号による動作については後
述する。

【００４０】アドレス差最適化制御回路３４は、アドレ
ス差検出回路３２で検出したアドレス差信号Ｓ１から、
アドレス差最適値ＣＴを減算して、その減算値に応じ
て、図６に示すようなアドレス要補正値Ｓ２をアドレス
要補正値算出回路３４ｄが出力し、そのアドレス要補正
値Ｓ２がどのエリアになるかをエリアデコーダ＆ラッチ
３４ａとＤフリップフロップ３４ｂによって、端子３３
から供給されるデータに基づいて毎回ある周期でラッチ
して監視させ、この監視結果に応じてアドレス最適化エ
ンコーダ３４ｃに標本化周波数比検出回路２４で検出し
た標本化周波数比Ｒに加算回路３５で加える補正値を生
成させている。

【００４１】この場合、端子４１からエリアデコーダ＆
ラッチ３４ａに供給されるアドレス差補正領域の限定解
除信号の状態によって、アドレス差補正領域に限定を加
える場合と、制限を解除する場合とがある。それぞれの
場合の詳細については後述する。

【００４２】アドレス差最適値ＣＴは、例えば図５に示
すようにデータ記憶アドレスがリング状のリングバッフ
ァメモリにおいて、アドレス差が１８０°の位相差の関
係になるように（即ちいずれの方向から見ても最もアド
レス差があるように）選ばれる。

【００４３】アドレス最適化制御回路３４は、読出しア
ドレスが遅れているときは増加、進んでいるときには減
少するように、アドレス最適化エンコーダ３４ｃから補
正値を標本化周波数Ｒに加算し、その加算出力を図３に
示す加算回路３６とＤフリップフロップ３７により累積
加算して、メモリ読出しアドレスを生成させる。

【００４４】アドレス最適化制御回路３４は、アドレス
要補正値Ｓ２が正の値から負の値、または負の値から正
の値に変化したとき、アドレスが最適になったとみな
し、補正値出力を０とし、補正動作を完了する。

【００４５】ここで、上述したように、端子４１からエ
リアデコーダ＆ラッチ３４ａに供給されるアドレス差補
正領域の限定解除信号の状態によって、アドレス差補正
領域に限定を加える場合と、制限を解除する場合とがあ
る。本例の場合には、図６に示すようなアドレス要補正
値Ｓ２の出力により、アドレス最適化補正値を生成させ
て、アドレス差を０とするような制御が行われるように
構成してあるが、０を中心とした所定幅の範囲Ｗを設定
して、アドレス差（補正値Ｓ２）がその範囲Ｗ内である
ときと、範囲Ｗの外であるとで、限定解除信号の状態に
よって、次の表１に示すように動作を変えてある。

【００４６】

【表１】

【００４７】即ち、アドレス要補正値Ｓ２が、図６に示
す範囲Ｗの外の値を一度でもとると、アドレス最適化制
御回路３４は、端子４１に得られる限定解除信号の状態
がいずれであっても、アドレス要補正値の符号が反転す
るまで、補正値を出力しアドレスを最適化する。また、
アドレス要補正値Ｓ２が、図６に示す範囲Ｗ内にあると
きには、端子４１に得られる限定解除信号の状態によっ
て、アドレス要補正値Ｓ２が符号反転するまで補正を行
うか、あるいは補正動作を制限させるかが制御される。

【００４８】この動作は、例えば「アドレス要補正値Ｓ
２がＷ以外の範囲にある、もしくは、限定解除信号がア
クティブである」という条件をセット信号、「アドレス
要補正値が前回の値から反転した」という条件をリセッ
ト条件として、リセット優先セット−リセット回路出力
により制御することもできる。

【００４９】本例の場合、オーディオ増幅装置１００の
コントローラ１０１が端子４１を介して供給する限定解
除信号としては、このオーディオ増幅装置１００にオー
ディオデータが供給され始めてから所定期間、アドレス
差補正領域の限定解除をアクティブとし（即ち限定のな
い状態とし）、アドレス要補正値Ｓ２の符号が反転する
まで補正値を出力させて、最適動作を実行させる。そし
て、オーディオ増幅装置１００にオーディオデータが供
給され始めてから上述した所定期間が経過した後は、ア
ドレス差補正領域の限定解除を非アクティブとし（即ち
限定された状態とし）、範囲Ｗの範囲内のとき、補正値
に０を出力させて、最適化動作を行わないようにしてあ
る。

【００５０】ここでのオーディオデータが供給され始め
てからの所定期間としては、例えばオーディオデータの
入力があって本例の回路でのサンプリング周波数の変換
動作が安定するまでの時間（具体的には入力データのサ
ンプリング周波数と出力データのサンプリング周波数と
の差が安定して、アドレス差が最適化された状態が安定
して継続するようになるまでの時間）以上の時間とす
る。この安定するまでの時間は、例えばバッファメモリ
の書込みアドレスと読出しアドレスの位相差が最大の状
態（即ち位相差が３６０°に近い状態）から、最適値で
ある位相差１８０°の状態になるまでの時間あれば良
い。例えば、２００ｍ秒から１秒程度の時間があればサ
ンプリング周波数の変換動作が安定するので、オーディ
オデータが供給され始めてから、１秒以上の時間（例え
ば２秒程度）だけ、限定解除信号で限定のない補正動作
を実行させて最適化動作をさせて、それ以後は限定解除
信号で限定された状態で動作させる。

【００５１】なお、このオーディオ増幅装置１００のコ
ントローラ１０１が限定解除信号で限定のない補正動作
を実行させる期間として、実際のオーディオデータの入
力があってからの判断を行うのではなく、例えば装置１
００の電源の投入時から、所定時間の間、限定解除信号
で限定のない補正動作を実行させて最適化動作をさせ
て、それ以後は限定解除信号で限定された状態で動作さ
せるようにしても良い。

【００５２】また、オーディオデータの入力があった時
点として、この増幅装置１００に入力するオーディオデ
ータを切換える動作があったときにも、新たなオーディ
オデータの入力が開始されたものとして、所定期間は限
定解除信号で限定のない補正動作を実行させて最適化動
作をさせて、それ以後は限定解除信号で限定された状態
で動作させるようにしても良い。増幅装置１００側で入
力切換えがあった場合の他に、オーディオ信号源側が出
力するオーディオデータのサンプリング周波数に切換え
があった場合にも、同様に新たなオーディオデータの入
力が開始されたものとして、所定期間だけ限定のない補
正動作を実行させても良い。

【００５３】また、予め決められた所定期間を設定する
のではなく、例えばデータの入力開始から標本化周波数
比検出回路２４での標本化周波数比の検出状態が一定状
態に安定するまでの間、限定解除信号で限定のない補正
動作を実行させて最適化動作をさせ、一定状態に安定化
した後は、限定解除信号で限定された状態で動作させる
ようにしても良い。

【００５４】なお、再標本化用バッファメモリ１３のデ
ータ書込み状態と読出し状態を図５のリングバッファの
図を参照して説明すると、再標本化用バッファメモリ１
３として図５に示すようなイメージの２０ビット６４ワ
ードの容量を持つリング状の８Ｆs データ再標本化用バ
ッファメモリである場合、このメモリアドレス制御回路
は、データの書き込みアドレスＡw と読み出しアドレス
Ａr が３２ワード差で、１８０°の位相差で動作するよ
うに、読み出しアドレスＡr を制御している。なお、こ
のメモリアドレス制御回路は、８つのＦsiＴデータ区間
アドレスを有し、４ＦsiＴのところを絶対最大点ＣＴと
している。

【００５５】次に、標本化周波数比検出回路２４とコン
トローラ２５からなる補間処理制御部について説明す
る。

【００５６】コントローラ２５は、標本化周波数比検出
回路２４から供給される標本化周波数比Ｒを加算回路３
６及びフリップフロップ回路３７を用いて累積加算し、
再標本化用バッファメモリ１３のデータ読み出しアドレ
スを生成する他に、加算回路３６及びフリップフロップ
回路３７を用いて、補間処理回路１４へのオーバーサン
プリング用の係数を選択制御する信号と、先行リーディ
ング用及び後追いトレーリング用の直線補間係数LIP.F.
L 及びLIP.F.T を生成している。

【００５７】これら、読み出しアドレス、オーバーサン
プリング用係数選択制御信号及び直線補間係数は、例え
ば、一つのデータ列の上位ビット範囲、中位ビット範囲
及び下位ビット範囲のデータとして、このコントローラ
２５から出力される。このうち、オーバーサンプリング
用係数選択制御信号及び直線補間係数は、補間処理回路
１４に供給され、該補間処理回路１４の補間処理を制御
する。

【００５８】補間処理回路１４は、図２に示すように、
コントローラ２５から供給されたデータ読み出しアドレ
スにより再標本化用バッファメモリ１３から読み出され
たデータにオーバーサンプリング処理を施すと共に、直
線補間を施すＦＩＲフィルタ（Ｌ）& ×LIP.F.L １５及
びＦＩＲフィルタ（Ｔ）& ×LIP.F.T １７と、これらＦ
ＩＲフィルタ（Ｌ）& ×LIP.F.L １５及びＦＩＲフィル
タ（Ｔ）& ×LIP.F.T１７にオーバーサンプリングのた
めの係数を供給する係数ＲＯＭ１６と、ＦＩＲフィルタ
（Ｌ）& ×LIP.F.L １５の出力信号とＦＩＲフィルタ
（Ｔ）& ×LIP.F.T １７の出力信号とを加算する加算器
１８とを有して成る。ここで、係数ＲＯＭ１６は、例え
ば、２４ビット７ワードのオーバーサンプリング係数を
３２個持っている。

【００５９】この補間処理回路１４の動作を図７を参照
しながら説明する。再標本化用バッファメモリ１３は、
コントローラ２５から供給される読み出しアドレスに基
づいてＦＩＲフィルタ（Ｌ）& ×LIP.F.L １５及びＦＩ
Ｒフィルタ（Ｔ）& ×LIP.F.T １７に図７の（Ａ）に示
すようなＴsi／８毎の例えば７個のデータを供給する。
ＦＩＲフィルタ（Ｌ）& ×LIP.F.L１５及びＦＩＲフィ
ルタ（Ｔ）& ×LIP.F.T１７は、再標本化用バッファメ
モリ１３から供給された例えば７個のデータに、係数Ｒ
ＯＭ１６から読み出した例えば７個の係数を積和演算し
て、それぞれ２５６Ｆsiのデータを生成する。

【００６０】この２５６Ｆsiのデータの隣合った２つの
データを示すのが図７の（Ｂ）である。図７の（Ａ）、
図７の（Ｂ）に示した破線包囲領域Ｅ1 は、Ｔsi／８で
あり、図７の（Ｂ）に示した破線包囲領域Ｅ2 は、Ｔsi
／２５６間隔の２５６Ｆsiの隣合った２つのデータであ
る。

【００６１】次に、ＦＩＲフィルタ（Ｌ）& ×LIP.F.L
１５びＦＩＲフィルタ（Ｔ）& ×LIP.F.T １７は、コン
トローラ２５から供給される直線補間係数をＴsi／２５
６間隔の隣合った２つのデータに乗じてから加算器１８
により加算し、図７の（Ｃ）に示すような直線補間を行
う。

【００６２】このようなオーバーサンプリングと直線補
間を繰り返すことにより、本例の標本化周波数変換回路
は、図７の（Ｄ）に示すような標本化周波数Ｆsoのデー
タＤsoを生成する。

【００６３】ここで、直線補間係数について説明してお
く。直線補間係数としては、リーディング先行データ用
係数LIP.F.L と、トレーリング後追いデータ用係数LIP.
F.Tとがある。これらの直線補間係数は、コントローラ
２５において、累積加算された値の下位のデータ、例え
ば１２ビットを用いて生成する。具体的には、トレーリ
ング後追いデータ用係数LIP.F.T は、下位１２ビットデ
ータ、リーディング先行データ用係数LIP.F.L は、下位
１２ビットの１の補数によって与えられる。

【００６４】図７の（Ｃ）には、破線包囲領域Ｅ3 内の
Ｔsi／２５６間隔の２つのデータＤsa、Ｄsbに上記直線
補間係数を乗算して得たデータＤsoを示す。

【００６５】補間処理回路１４から出力されるデータは
８Ｆsoのデータである。この８Ｆsoのデータは、再標本
化周波数信号出力回路１９に供給される。この再標本化
周波数信号出力回路１９は、８Ｆsoに間引き処理を施
し、４Ｆso又は２Ｆsoに変換し、８Ｆso、４Ｆso又は２
Ｆsoのうちの一をマルチプレクサ１９ａで切り換え選択
している。

【００６６】帯域制限フィルタ２０は、出力データにエ
リアシング雑音を発生させないためのフィルタである。
入力標本化周波数Ｆsiが出力標本化周波数Ｆsoよりも高
いときには、エリアシング雑音が発生するおそれがある
ので、マルチプレクサ１９ａからの出力信号を帯域制限
する。

【００６７】以上のように構成されて動作が行われる標
本化周波数変換回路（サンプリング周波数変換回路）を
備えることで、本例のオーディオ増幅装置１００は、マ
ルチチャンネルのデジタルオーディオデータが入力し
て、その入力データのサンプリング周波数を変換する必
要があるとき、サンプリング周波数を変換して出力され
るデータが、同じ位相で出力されるようになり、チャン
ネル間で位相（タイミング）のずれが発生しなくなる。

【００６８】即ち、標本化周波数変換回路にデータが入
力し始めて所定期間の間は、アドレス差補正領域の限定
解除信号により、アドレス要補正値の符号が反転するま
で最適化動作が行われるので、図６に示す図のアドレス
差０に最も近い状態まで厳密にバッファメモリ１３の書
込みアドレスと読出しアドレスの差の最適化が行われ
る。このように最適化が行われることで、書込みアドレ
スと読出しアドレスの差はほぼ１８０°の位相差とな
る。従って、オーディオ増幅装置１００で扱う全てのチ
ャンネルで、入力データの遅延時間が等しくなり、２チ
ャンネルやマルチチャンネルのオーディオデータを扱う
場合であっても、チャンネル間での位相差が発生しなく
なる。

【００６９】ここで、このまま厳密なバッファメモリ１
３のアドレス差の最適化制御が継続して行われると、ア
ドレス差０を跨ぐ位置でアドレス差が上下するような発
振状態となる可能性があるが、本例の場合には、安定し
た後は、一定の範囲Ｗ内では補正値を強制的に０とし
て、最適化動作を行わないようにしたので、発振するよ
うなことが防止され、安定してサンプリング周波数の変
化動作が行われる。なお、一度サンプリング周波数の変
換動作が安定化した後は、最適化動作を実行しなくて
も、入力データのサンプリング周波数が変化しない限り
は、バッファメモリ１３の書込みアドレスと読出しアド
レスのアドレス差に変化が生じることは基本的にないの
で、そのまま最適化されたアドレス差が継続的に維持さ
れる。従って、チャンネル間での位相差が発生しない状
態が維持される。

【００７０】また本例の場合には、このようにサンプリ
ング周波数を変換した各チャンネルのデータに位相差が
発生しない構成としてあるのに、各チャンネルでのサン
プリング周波数変換動作を同期させるための複雑な制御
処理は必要なく、制御処理の構成が簡単になる。

【００７１】なお、上述した実施の形態では、サンプリ
ング周波数変換装置として、ＰＷＭ波を生成させて増幅
処理を行うオーディオ増幅装置が必要とするサンプリン
グ周波数変換部に適用した例としたが、他のオーディオ
機器が必要とするサンプリング周波数変換部にも適用で
きるものであり、或いはサンプリング周波数の変換動作
だけを行う単体の機器として構成した場合にも適用可能
である。また、オーディオデータ以外のデジタルデータ
でサンプリング周波数を変換する必要がある場合にも適
用できるものである。

【００７２】また、上述した実施の形態では、マルチチ
ャンネルのオーディオデータを変換する場合のように、
複数のサンプリング周波数変換部の位相差（時間差）を
同期させる場合に適用したが、例えば１チャンネルのオ
ーディオデータのサンプリング周波数を、１台のサンプ
リング周波数変換装置で変換させる場合であっても、そ
の変換による入力と出力の時間差を適正値に制御する必
要があるような場合にも適用でき、マルチチャンネルの
データを扱う装置に限定されるものではない。

【００７３】また、上述した実施の形態では、サンプリ
ング周波数変換部の内部を各演算処理を実行するハード
ウェアで構成させたが、同様の制御処理を実行するソフ
トウェアで、バッファメモリのアドレス差を制御するよ
うにしても良い。

【００７４】また、上述した実施の形態で説明した最適
化を行う時間の値については、一例を示したものであ
り、上述した値に限定されるものではなく、適用される
回路構成や扱うデータの状態などにより最適化を行う時
間は適宜選定すれば良い。

【００７５】また、上述した実施の形態では、アドレス
差の最適化が行われているとき、最適なアドレス差であ
ることの判断として、アドレス差の最適値と、実際のア
ドレス差とを比較した値の極性が反転したときを、最適
化されていると判断するようにしたが、その他の処理で
最適値であると判断するようにしても良い。

【００７６】

【発明の効果】本発明によると、入力データが供給され
始めてから所定期間の間で、書込みアドレスと読出しア
ドレスの差が最適化されるように制御され、その所定期
間の間で、アドレス差が最適化されて、入力データと出
力データとの位相差（時間差）が、最適値でほぼ一定に
なる。そして、所定期間が経過した後は、所定の制限が
設定された状態でアドレス差の最適化が実行される。こ
こで、サンプリング周波数が変換されたデータの出力が
安定化した状態では、記憶手段の書込みと読出しが一定
の状態で安定して行われるため、アドレス差の最適化
に、所定の制限を設定して実行させても、結果的にアド
レス差の変動を抑えることができ、読出しアドレスの最
適化処理が継続的に実行されることによる発振を防止で
き、アドレス差が一定に設定された状態で、サンプリン
グ周波数が変換されたデータの出力を安定に行うことが
できる。

【００７７】この場合、アドレス差の最適化に制限をつ
けない所定期間は、入力データが供給され始めてから、
この入力データのサンプリング周波数と出力データのサ
ンプリング周波数との差が安定するのに要する時間以上
の期間としたことで、確実にサンプリング周波数の変換
が安定するようになってから、アドレス差の最適化に所
定の制限が設定されるようになり、アドレス差を一定に
設定させることの処理が確実に実行される。

【００７８】また、入力データの供給され始めとして、
入力データの切換えがあったときを含むようにしたこと
で、入力データの切換え時にも、アドレス差を一定に制
御する処理が有効に機能するようになる。

【００７９】また、制限をつけずにアドレス差を最適化
する制御として、アドレス差と最適値とを比較して最適
値に近づけさせる制御を行い、所定の制限を設定してア
ドレス差を最適化する制御として、最適値を中心として
一定範囲内にアドレス差が入るように制御することで、
アドレス差を最適化する処理が良好に実行される。

【００８０】さらに、アドレス制御手段によるアドレス
差と最適値とを比較して最適値に近づけさせる制御とし
て、変化するアドレス差の値が、最適値を越えた時点又
は最適値を下回った時点を、最適なアドレス差と判断す
ることで、簡単な判断処理でアドレス差が最適値となっ
たことを判断できるようになる。

【図面の簡単な説明】

【図１】本発明の一実施の形態による全体構成の例を示
すブロック図である。

【図２】本発明の一実施の形態によるサンプリング周波
数変換部の構成例を示すブロック図である。

【図３】本発明の一実施の形態によるメモリアドレス制
御部の構成例を示すブロック図である。

【図４】本発明の一実施の形態によるアドレス最適化回
路の構成示すブロック図である。

【図５】本発明の一実施の形態による最サンプリング用
バッファメモリの概略構成図である。

【図６】本発明の一実施の形態によるアドレス差とアド
レス最適化補正値との関係の例を示す説明図である。

【図７】本発明の一実施の形態による補間処理回路の動
作を示す説明図である。

【符号の説明】

１…マルチチャンネルオーディオ信号源、２ＦＬ，２Ｆ
Ｒ，２ＳＬ，２ＳＲ，２Ｃ，２ＳＷ…スピーカ装置、１
２…オーバーサンプリング用フィルタ、１３…再標本化
用バッファメモリ、１４…補間処理回路、１５…ＲＩＲ
フィルタ及び直線補間回路、１６…係数ＲＯＭ、１７…
ＲＩＲフィルタ及び直線補間回路、１８…加算器、１９
…再標本化周波数データ出力回路、２０…帯域制限フィ
ルタ、２４…標本化周波数検出回路、２５…コントロー
ラ、３０…カウンタ、３１…ラッチ回路、３２…アドレ
ス値検出回路、３４…アドレス最適化制御回路、３５，
３６…加算器、３７…Ｄフリップフロップ、４１…限定
解除信号入力端子、１００…オーディオ増幅装置、１０
１…コントローラ、１１０，１２０，１３０…サンプリ
ング周波数コンバータ、１４１，１４２，１４３…ＰＷ
Ｍ波発生回路、１４４，１４５，１４６，１４７，１４
８，１４９…増幅回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１のサンプリング周波数の入力データ
   のサンプリング周波数を、第２のサンプリング周波数に
   変換するサンプリング周波数変換装置において、 上記入力データ又は入力データをオーバーサンプリング
   したデータを連続的に書込み、書込みアドレスに対して
   所定のアドレス差で書込まれたデータを連続的に読出す
   記憶手段と、 上記記憶手段から読出されたデータを補間処理して上記
   第２のサンプリング周波数のデータとする補間処理手段
   と、 上記記憶手段の書込みアドレスと読出しアドレスのアド
   レス差を検出するアドレス差検出手段と、 上記アドレス差検出手段が検出したアドレス差を最適化
   させる制御を行い、上記入力データが供給され始めてか
   ら所定期間、制限をつけずにアドレス差の最適化を実行
   させ、上記所定期間が経過した後、所定の制限を設定し
   てアドレス差の最適化を実行させるアドレス制御手段と
   を備えたサンプリング周波数変換装置。
2. 【請求項２】 請求項１記載のサンプリング周波数変換
   装置において、 上記所定期間は、入力データが供給され始めてから、こ
   の入力データのサンプリング周波数と出力データのサン
   プリング周波数との差が安定するのに要する時間以上の
   期間であるサンプリング周波数変換装置。
3. 【請求項３】 請求項１記載のサンプリング周波数変換
   装置において、 上記入力データの供給され始めとして、入力データの切
   換えがあったときを含むようにしたサンプリング周波数
   変換装置。
4. 【請求項４】 請求項１記載のサンプリング周波数変換
   装置において、 上記アドレス制御手段は、上記制限をつけずにアドレス
   差を最適化する制御として、アドレス差と最適値とを比
   較して最適値に近づけさせる制御を行い、上記所定の制
   限を設定してアドレス差を最適化する制御として、上記
   最適値を中心として一定範囲内にアドレス差が入るよう
   に制御するサンプリング周波数変換装置。
5. 【請求項５】 請求項４記載のサンプリング周波数変換
   装置において、 上記アドレス制御手段によるアドレス差と最適値とを比
   較して最適値に近づけさせる制御として、変化するアド
   レス差の値が、最適値を越えた時点又は最適値を下回っ
   た時点を、最適なアドレス差と判断するサンプリング周
   波数変換装置。