JP3221041B2 - サンプリング周波数変換器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、入力サンプル列をこ
れと非同期の出力サンプル列に変換するためのサンプリ
ング周波数変換器に関し、変換精度の向上を図ったもの
である。

【０００２】

【従来の技術】ディジタル・オーディオ装置等のディジ
タル機器には、３２kHz 、４４．１kHz 、４８kHz 等の
様々なサンプリング周波数が使用されており、サンプリ
ング周波数が異なる機器どうしをつなぐ場合、送出側機
器から送出されるサンプル列を受取側機器のサンプリン
グ周波数に変換する必要がある。例えば、４８kHz のサ
ンプリング周波数でスタジオでレコーディングしたマス
タ録音をＣＤ（コンパクト・ディスク）用にダビングす
る場合、サンプリング周波数を４４．１kHz に変換する
必要がある。

【０００３】また、サンプリング周波数は同じであるが
別々のマスタクロックで駆動されているディジタル機器
どうしをつなぐ場合も同様に、送出側機器から送出され
るサンプル列を受取側機器のサンプリング周波数に同期
させる必要があり、これも広い意味でのサンプリング周
波数変換に相当する。例えば、サンプリング周波数が４
４．１kHz のＣＤを再生して同じくサンプリング周波数
４４．１kHz のディジタル録音機器でダビングする場
合、ＣＤプレーヤとディジタル録音機器がそれぞれ別々
のマスタクロックで駆動されている場合、ＣＤから再生
されるディジタル信号をディジタル録音機器のサンプリ
ング周波数に同期させるサンプリング周波数変換が必要
となる。

【０００４】従来のサンプリング周波数変換の方法とし
て、入力サンプル列と出力サンプル列のサンプリング周
波数比を計測し、このサンプリング周波数比から入力サ
ンプル列に対する出力サンプル列の出力タイミングを順
次求め、各出力タイミングにおけるサンプル値を入力サ
ンプル列の補間により求めてこれを出力サンプル列とし
て出力するようにしたものがあった。

【０００５】

【発明が解決しようとする課題】前記サンプリング周波
数変換方法によれば、サンプリング周波数比の検出精度
が変換精度に直接影響するため、サンプリング周波数比
を高精度で検出することが望まれる。

【０００６】この発明は、上述の点に鑑みてなされたも
ので、サンプリング周波数比の検出精度を高めてサンプ
リング周波数変換精度を向上させたサンプリング周波数
変換器を提供しようとするものである。

【０００７】

【課題を解決するための手段】請求項１記載の発明は、
ＲＡＭと、入力サンプル列のサンプリング周波数と出力
サンプル列のサンプリング周波数の周波数比を計測する
サンプリング周波数比計測手段と、この計測されたサン
プリング周波数比を実現する出力サンプルを補間で求め
るのに必要な入力サンプルを当該サンプリング周波数比
に基づいて前記ＲＡＭから読み出す読出制御手段と、こ
の読出制御手段により前記ＲＡＭから読出された入力サ
ンプルデータに基づき前記出力サンプルを補間で求める
補間手段とを具備してなるサンプリング周波数変換器に
おいて、前記サンプリング周波数比計測手段が、前記入
力サンプルに同期したクロックをカウントするカウンタ
と、前記出力サンプルの複数ワード周期での前記カウン
タのカウント値を計測し、このカウント値を前記サンプ
リング周波数比の計測値として出力するカウント値出力
手段とを具備してなり、前記サンプリング周波数比計測
手段が、前記計測されたサンプリング周波数比の変動を
検出するサンプリング周波数比変動検出手段と、この検
出されるサンプリング周波数比の変動が小さい時は前記
サンプリング周波数比の計測を行なう前記出力サンプル
の複数ワード周期の長さを長くし、サンプリング周波数
比の変動が大きい時は当該複数ワード周期の長さを短く
するサンプリング周波数比計測期間制御手段とを具備し
てなるものである。

【０００８】

【０００９】また、請求項２記載の発明は、ＲＡＭと、
入力サンプル列のサンプリング周波数と出力サンプル列
のサンプリング周波数の周波数比を計測するサンプリン
グ周波数比計測手段と、この計測されたサンプリング周
波数比を実現する出力サンプルを補間で求めるのに必要
な入力サンプルを当該サンプリング周波数比に基づいて
前記ＲＡＭから読み出す読出制御手段と、この読出制御
手段により前記ＲＡＭから読出された入力サンプルデー
タに基づき前記出力サンプルを補間で求める補間手段と
を具備してなるサンプリング周波数変換器において、前
記サンプリング周波数比計測手段が、前記入力サンプル
に同期したクロックをカウントするカウンタと、前記出
力サンプルの複数ワード周期での前記カウンタのカウン
ト値を計測し、このカウント値を前記サンプリング周波
数比の計測値として出力するカウント値出力手段とを具
備してなり、前記読出制御手段が、前記ＲＡＭの書込ア
ドレスと読出アドレスとの差を検出するアドレス差検出
手段と、この検出されるアドレス差により前記読出アド
レスが前記書込アドレスに対して所定範囲内にあること
が検出された時に前記読出アドレスを当該所定範囲から
出るように補正する読出アドレス補正手段とを具備して
なるものである。

【００１０】

【作用】請求項１、２記載の発明によれば、入力サンプ
ルに同期したクロックをカウンタでカウントし、出力サ
ンプルの複数ワード周期でのカウント値をサンプリング
周波数比計測値として用いるようにしたので、単一ワー
ド周期でのカウント値を計測する場合に比べて丸め誤差
の影響を低減でき計測値の桁数が増大し、その分サンプ
リング周波数比計測値の分解能が向上する。したがっ
て、サンプリング周波数比の検出精度が向上し、サンプ
リング周波数変換の変換精度を向上させることができ
る。

【００１１】また、このように出力サンプルの複数ワー
ド周期でのカウント値をサンプリング周波数比として計
測すると、サンプリング周波数比が変動している場合計
測値の追従性が悪くなり、かえって検出精度が悪くなる
ことが考えられる。そこで、請求項１記載の発明ではサ
ンプリング周波数比の変動を検出して、変動が大きい時
はサンプリング周波数比の計測を行なう出力サンプルの
複数ワード周期の長さを短くすることにより追従性を向
上させている。

【００１２】また、入力サンプル列をＲＡＭに順次書込
み、サンプリング周波数比に応じてＲＡＭから入力サン
プル列を読み出して補間処理して出力サンプル列を作成
する場合サンプリング周波数比が変動しているとＲＡＭ
の読出アドレスが書込アドレスを追い越したり、逆にＲ
ＡＭの読出アドレスが書込アドレスに追い越されたりす
ることがあり、いずれの場合も出力データに不連続が生
じて大きなノイズになってしまう。そこで、請求項２記
載の発明では、ＲＡＭの書込アドレスと読出アドレスと
の差を検出してこのアドレス差が所定範囲内にあること
が検出された時に読出アドレスを当該所定範囲から出る
ように補正することにより、読出アドレスが書込アドレ
スに対して追い越したり追い越されたりするのを防止し
て、大きなノイズの発生を防止している。

【００１３】

【実施例】以下、この発明の一実施例を説明する。はじ
めに、その概要構成を図２に示す。ここでは、サンプリ
ング周波数fs１で動作しているディジタル機器１０（例
えば、ディジタル・オーディオ再生機器等）から出力し
たデータをサンプリング周波数変換器１２でサンプリン
グ周波数をfs２に変換して、このサンプリング周波数fs
２で動作しているディジタル機器１４（例えば、ディジ
タル・オーディオ録音機器、ディジタル・オーディオ・
ミキサ等）に入力する場合について示している。

【００１４】ディジタル機器１０から出力されるデータ
（入力サンプル列）は、データ入力端子１６を介してサ
ンプリング周波数変換器１２に入力される。まずディジ
タル・オーディオ・インタフェース・レシーバ１８（バ
イフェーズから内部データフォーマットにしたがったデ
ータ形式に変換するための回路）により、このサンプリ
ング周波数変換器１２の各部とのデータ形式や動作クロ
ックのインターフェースがとられて、入力ワードクロッ
ク（周波数がfs１のクロック）と、入力ビットクロック
（入力データの最小単位のクロック（再生クロック等）
で、この実施例では入力ワードクロックのＭ倍、例えば
２５６倍などのクロックが用いられている。Ｍが大きく
なれば周波数ｆｓ１，ｆｓ２の計測精度が向上する。）
が再生される。

【００１５】クロック同期された入力サンプル列は、Ｎ
倍オーバサンプリングフィルタ、例えば８倍オーバサン
プリング・フィルタ２０（オーバサンプリング手段）で
８倍オーバサンプリングされ、非同期ＲＡＭバッファ２
２（ＲＡＭ）に順次書込まれていく。Ｎがより大きくな
れば変換精度が向上する。書込制御手段２４はこの書込
みを制御するもので、入力ワードクロックに従って非同
期ＲＡＭバッファ２２に書込アドレスを指示する。

【００１６】ディジタル機器１４からは、出力ワードク
ロック（ディジタル機器１４で使われるサンプリング周
波数fs２のクロック）と、出力ビットクロック（ディジ
タル機器１４で使われる最小単位のクロック）が出力さ
れ、クロック入力端子２６，２８から入力される。サン
プリング周波数比計測手段３０は、入力側のサンプリン
グ周波数fs１と出力側のサンプリング周波数fs２とを比
較し、サンプリング周波数比Ｆｓを示すデータを出力す
る。

【００１７】読出制御手段３２は、計測されたサンプリ
ング周波数比Ｆｓを実現する出力サンプル列を補間で作
るのに必要な８倍オーバサンプリングデータを非同期Ｒ
ＡＭバッファ２２から読出す制御を行なう。また、多項
式補間用係数ＲＯＭの読出アドレスおよび直線補間用係
数の出力も行なう。

【００１８】補間演算部３４は非同期ＲＡＭバッファ２
２から読出された８倍オーバサンプリングデータを用い
て、多項式補間手段３６で目的とする出力サンプルの前
後の２点の補間データを多項式補間で求める。ここでは
多項式補間としては、ラグランジェｋ次補間、例えばラ
グランジェ７次補間を用いている。ｋが大きくなれば分
解能（精度）が向上する。さらに、直線補間手段３８で
この２点の多項式（ラグランジェ）補間データ間を直線
補間して目的とする出力サンプル値を求める。

【００１９】このようにして、補間演算部３４からディ
ジタル機器１４に同期したサンプリング周波数ｆｓ２で
順次出力される出力サンプル列は、データ出力端子４０
から出力されて、そのままディジタル機器１４に入力さ
れて必要な処理がなされる。

【００２０】以上のサンプリング周波数変換の過程を図
３に示す。は入力サンプル列Ａ１，Ａ２，……を示し
たもので、これをサンプリング周波数が異なる出力サン
プル列ａ１，ａ２，……に変換するものとし、このうち
出力サンプルａ３を作る過程を〜で示している。

【００２１】は、入力サンプルＡ４，Ａ５の区間に８
倍オーバサンプリングによって新たなサンプルＡ４−
１，Ａ４−２，……，Ａ４−７が均等の間隔で挿入され
て、このＡ４，Ａ５の区間を８分割している。なお、こ
のオーバサンプリングはサンプリング周波数比に無関係
にすべてのオーバサンプリングデータが順次作成されて
前記非同期ＲＡＭバッファ２２に書込まれる。

【００２２】は、オーバサンプリングデータを用い
て、目的とする出力サンプルａ３が含まれるＡ４−３，
Ａ４−４の区間をラグランジェ７次補間したデータを示
すものである。ここではオーバサンプリングデータの１
区間をラグランジェ７次補間で１２８等分する場合につ
いて示している。なお、実際の演算は、補間データＡ４
−３−１、Ａ４−３−２，……，Ａ４−３−１２７をす
べて算出するのではなく、直線補間に必要なデータすな
わち目的とする出力サンプルａ３を挾んでその前後の２
点の補間データ（ここではＡ４−３−４５，Ａ４−３−
４６）のみ作成する。なお、どの位置の補間データを作
成するかは、後述するようにサンプリング周波数比Ｆｓ
によって決まる。

【００２３】は、ラグランジェ補間データＡ４−３−
４５，Ａ４−３−４６の区間を直線補間したデータを示
すものである。ここでは、ラグランジェ補間データの隣
接する２点間を直線補間で２¹¹等分する場合について示
している。なお、実際の演算は補間データＡ４−３−４
５−１，Ａ４−３−４５−２，……，Ａ４−３−４５−
（２¹¹−１）をすべて算出するのではなく、目的とする
出力サンプルａ３の補間データのみ作成する。なお、ど
の位置の補間データを作成するかは後述するようにサン
プリング周波数比Ｆｓによって決まる。

【００２４】以上の工程により出力サンプルａ３のサン
プル値が高精度に求まる。なお、次の出力サンプルａ４
は、出力サンプルａ３から１／ｆｓ２離れた時点の出力
サンプルを上記同様にして求めることによって得られ
る。

【００２５】次に、図２のサンプリング周波数変換器１
２の具体例を図１に示す。図１の各部について説明す
る。 (1) コントロール回路３１ コントロール回路３１は図１の回路の各部にコントロー
ル信号ＣＯＮＴを送出して、各部が所定の動作をするの
に必要な制御を行なう。また各部からの信号ＣＯＮＴ′
を入力する。

【００２６】 (2) サンプリング周波数比計測手段３０ サンプリング周波数比計測手段３０はｌビット語長、例
えば２２ビット語長のフリーランカウンタ４２を具え、
これでサンプリング周波数比Ｆｓの計測を行なってい
る。なお、フリーランカウンタとは、リセットをかけず
にフリーランさせる循環式のカウンタという意味であ
る。この２２ビットカウンタ４２は入力サンプリング周
波数ｆｓ１の２５６倍の周波数を有する入力ビットクロ
ックをカウントしており、出力サンプリング周波数ｆｓ
２に同期した周期内でのこの２２ビットカウンタ４２の
カウント数を計測する。このカウント数は入力サンプリ
ング周波数ｆｓ１が高くなれば（あるいは出力サンプリ
ング周波数ｆｓ２が低くなれば）多くなり、入力サンプ
リング周波数ｆｓ１が低くなれば（あるいは出力サンプ
リング周波数ｆｓ２が高くなれば）少なくなるから、こ
のカウント数が両サンプリング周波数ｆｓ１，ｆｓ２の
周波数比Ｆｓに対応したものとなる。

【００２７】ここでは、サンプリング周波数比Ｆｓの計
測精度（分解能）を向上させるため、図４に示すよう
に、Ｌ出力ワードクロック、例えば８１９２出力ワード
クロックもの長い期間を１回の計測周期として、この間
に２２ビットカウンタ４２でカウントされるカウント数
を８１９２出力ワードクロックの期間でのサンプリング
周波数比Ｆｓの平均値として出力する。

【００２８】この計測は、具体的には次のようにして行
なわれる。図１において、２２ビットカウンタ４２のカ
ウント値は、８１９２出力ワードクロックごとにレジス
タ４４，４６に順次転送されていく。減算器４８（カウ
ント値出力手段）は両レジスタ４４，４６に保持された
カウント値を引算して直前の８１９２出力ワードクロッ
クの期間での２２ビットカウンタ４２のカウント数をサ
ンプリング周波数比Ｆｓのデータとして出力する。した
がって、サンプリング周波数比Ｆｓのデータは８１９２
出力データワードごとに更新される。１出力データワー
ドごとの更新の場合、下位ビットの丸め誤差が生じる
が、このように複数ワードで行なうとその影響をほとん
どなくすことができる。

【００２９】サンプリング周波数比Ｆｓのデータはセレ
クタ６０を介して読出制御手段３２に供給されて、非同
期ＲＡＭバッファ２２の読出アドレス、ラグランジェ７
次補間用係数ＲＯＭ８６の読出アドレス、直線補間係数
Ｃ_oef の決定に用いられる。

【００３０】ところで、サンプリング周波数比Ｆｓは何
らかの理由で時間軸上で急激に大きく変動した場合に
は、８１９２出力ワードクロックごとにサンプリング周
波数比Ｆｓを計測していたのでは、サンプリング周波数
比Ｆｓの変動に対して計測値が追従できず、その時点で
の正確なサンプリング周波数比Ｆｓを示さなくなる。こ
のため、非同期ＲＡＭバッファ２２において読出アドレ
スが書込アドレスを追い越したり追い越されたりして大
きなノイズを発生するなどの問題を起こすおそれがあ
る。

【００３１】このような問題の解決策として、毎出力ワ
ードクロックごとの２２ビットカウンタ４２のカウント
値を過去８１９２回分にわたって順次ＲＡＭに記憶して
いき、現在のカウント値と８１９２出力ワードクロック
前のカウント値との差を毎出力ワードクロックごとに逐
次求め、これを各時点のサンプリング周波数比Ｆｓとし
て出力する方法が考えられる。このようにすれば、毎出
力ワードクロックごとに新たなサンプリング周波数比が
求められるので、サンプリング周波数比Ｆｓの変動に対
する追従性は良くなるが、その反面容量が非常に大きな
ＲＡＭが必要となる欠点がある。

【００３２】そこで、ここでは容量が大きなＲＡＭを必
要とせずにサンプリング周波数比Ｆｓの変動に対する追
従性を良くする方法を提案する。これは、図５に示すよ
うに、サンプリング周波数比Ｆｓを計測する周期をＳ出
力ワードクロック、例えば１６出力ワードクロックと
し、毎出力ワードクロックごとの２２ビットカウンタ４
２のカウント値を過去１６回分にわたって順次ＲＡＭに
記憶していき、現在のカウント値と１６ワードクロック
前のカウント値との差を毎出力ワードクロックごとに逐
次求め、これを各時点のサンプリング周波数比Ｆｓのデ
ータとして出力するようにしたものである。

【００３３】このようにすれば、毎出力ワードクロック
ごとに新たなサンプリング周波数比Ｆｓが求められるの
で、サンプリング周波数比Ｆｓの変動に対する計測値の
追従性は良好となる。また、このようにすると、サンプ
リング周波数比Ｆｓを平均化する時間が短くなる（８１
９２出力ワードクロックから１６出力ワードクロックに
なる）ので一見分解能は低下するように思われるが、周
波数比が変動している場合は平均化する期間が短いほう
が変動の影響が強く現われて実際のサンプリング周波数
比Ｆｓに近い計測値が得られることになる。ただし、平
均化する時間があまり短いとジッタの影響も出てくるの
で、ジッタの影響があまり出ない値としてここでは１６
出力ワードクロックという期間を設定している。

【００３４】なお、１６（＝２⁴ ）出力ワードクロック
でのカウント値は、８１９２（＝２¹³）出力ワードクロ
ックでのカウント値に比べて ２⁴ ÷２¹³＝２^-9 の大きさになるから、８１９２出力ワードクロックでの
サンプリング周波数Ｆｓの計測値と位を合わせるため、
１６出力ワードクロックでの計測時には、２２ビットカ
ウンタ４２の上位９ビットを除いた下位１３ビットの出
力を９ビットシフトアップした値をサンプリング周波数
比Ｆｓとする。

【００３５】図１のサンプリング周波数比計測手段３０
では１６出力ワードクロックでの計測を次のように行な
っている。レジスタ５２は１出力ワードクロックごとに
２２ビットカウンタ４２の下位１３ビットの出力を取り
込む。ＲＡＭ５４は、レジスタ５２に取込まれたカウン
ト値が順次書込まれていき、常に現時点から見て過去１
６個分のカウント値を保持する。減算器５６はＲＡＭ５
４に記憶された最古のカウント値と最新のカウント値と
の差（つまり１６出力ワードクロックの期間内でのカウ
ント数）を求めて、これをこの期間でのサンプリング周
波数比Ｆｓの平均値として、毎出力ワードクロックごと
に更新して出力する。これにより、サンプリング周波数
比Ｆｓが変動した場合には、即座にこれに追従した計測
値が減算器５６から得られる。

【００３６】サンプリング周波数比Ｆｓの変動検出は、
次のようにして行なっている。比較部５１（サンプリン
グ周波数比変動検出手段およびサンプリング周波数比計
測期間制御手段）は２２ビット精度のサンプリング周波
数比Ｆｓの計測値と毎出力ワードクロックごとに更新さ
れる１３ビット精度のサンプリング周波数比計測値とを
図６に示すように位を合わせて引算してｓビットの差デ
ータ、例えば１３ビットの差データとして出力する。こ
の差データは、サンプリング周波数比Ｆｓの変動が小さ
い時は小さな値になり、変動が大きい時は大きな値とな
る。そこで、比較部５１は、図６に示すように、上下の
閾値１，２を設定して、通常は２２ビット精度でサンプ
リング周波数比Ｆｓの計測を行ない（つまり、セレクタ
６０から２２ビット精度サンプリング周波数比計測デー
タを出力する。）、この状態で差データが閾値１（１１
ビット）以上になったら変動が大きいと判断して２２ビ
ット精度から１３ビット精度に計測を切り換える（セレ
クタ６０から１３ビット精度サンプリング周波数比計測
データを出力する。）。そして、１３ビット精度での計
測時に差データが閾値２（１３ビット）以下になったら
変動が小さくなったと判断して１３ビット精度から２２
ビット精度に戻す。このようにして、ヒステリシスを持
たせてサンプリング周波数比Ｆｓの計測を行なう。これ
により、ディジタルレコーダでバリアブルピッチなどを
用いてサンプリング周波数比Ｆｓが連続的に変動したよ
うな場合でも、即座に追従のよい１３ビット精度サンプ
リング周波数比のほうに切り換わり、歪は多少悪化する
ものの、聴感上に悪影響を与えるようなノイズの発生は
おさえられる。

【００３７】なお、遅延回路５８は２２ビット精度のサ
ンプリング周波数比計測値をＤサンプル、例えば３サン
プル（＝８１９２出力ワードクロック×３）遅延する。
これは、サンプリング周波数比Ｆｓが変動して２２ビッ
ト精度から１３ビット精度に切り換わった後は確実に安
定な状態に戻ってから２２ビット精度に戻すためのもの
である。すなわち、２２ビット精度で計測している状態
でサンプリング周波数比Ｆｓが変動すると、その影響は
１３ビット精度の計測値に即座に現われるので、差デー
タが大きくなりすぐに１３ビット精度での計測に切り換
えられる。これに対し、１３ビット精度で計測している
状態からサンプリング周波数比Ｆｓが安定な状態に戻る
と、１３ビット精度の計測値はすぐに安定な状態に戻る
が、２２ビット精度の計測値は遅延回路５８で３サンプ
ル遅延されているためすぐには安定な状態に戻らず、そ
の間差データが大きくなったままであり、１３ビットの
計測が続けられる。そして３サンプル後に２２ビット精
度の計測値も安定な状態に戻り、差データが小さくなっ
て２２ビット精度での計測に戻される。このようにし
て、切換タイミングにヒステリシスを持たせている。な
お、遅延時間は３サンプルに限らず適宜設定できる。

【００３８】(3) 書込制御手段２４ ライト・アドレス・カウンタ２４は書込制御手段を構成
するもので、８倍オーバサンプリングデータに同期した
周波数がｆｓ１の８倍のクロックをカウントし、そのカ
ウント値を書込アドレスデータとして出力する。この書
込アドレスデータは、セレクタ６２を介して順次非同期
ＲＡＭバッファ２２に供給されて、８倍オーバサンプリ
ングされた入力データを非同期ＲＡＭバッファ２２に順
次書込む。

【００３９】(4) 読出制御手段３２ 計測されたサンプリング周波数比Ｆｓは、入力サンプル
列に対して出力サンプル列を出力すべき間隔を示すの
で、これを用いて非同期ＲＡＭバッファ２２の読出しお
よび補間係数の付与を行なうことにより出力サンプル列
を生成することができる。

【００４０】そこで、図１の読出制御手段３２は、サン
プリング周波数比計測手段３０から出力されるサンプリ
ング周波数比Ｆｓの計測データを出力サンプリング周波
数ｆｓ２の各周期ごとに積算していって、その積算値を
非同期ＲＡＭバッファ２２の読出アドレスデータ、ラグ
ランジェ７次補間用の係数ＲＯＭの読出アドレスデー
タ、直線補間係数データを組合わせたベースアドレスデ
ータとして毎出力サンプリング周期ごとに出力する。こ
の場合、２２ビット精度でサンプリング周波数比Ｆｓを
計測している時は、８１９２出力ワードクロックごとに
計測値が更新されるので、更新されるまでの間は同じ計
測値を８１９２回累算して用いることになる。また、１
３ビット精度で計測している時は、毎出力ワードクロッ
クごとに計測値が更新されていくので、この更新されて
いく計測値を順次積算していく。

【００４１】ベースアドレスの構成を図７に示す。ベー
スアドレスは、前述のように２２ビットのサンプリング
周波数比Ｆｓの計測値（１３ビット精度での計測値は下
位に９ビット“０”を付加して２２ビットとされる）を
出力ワードクロックごとに積算して生成されるもので、
全体がＡビット、例えば２５ビットで構成されている。
サンプリング周波数比Ｆｓの計測値は、もともと８倍オ
ーバサンプリングデータ（すなわち、入力サンプリング
周波数ｆｓ１の２ ^３ 倍の周波数のデータ）の３２（＝２
⁵）倍（ｆｓ１に対しては２ ^３ ×２ ^５ ＝２ ^８ 倍）の周波
数の入力ビットクロックを８１９２（＝２¹³）出力ワー
ドクロックにわたってカウントした値であるので、ベー
スアドレスを１／２¹⁸ 倍した値が、入力サンプル列を８
倍オーバサンプリングして非同期ＲＡＭバッファ２２に
記憶されている１サンプルのアドレスと対応づけられ
る。すなわち、Ｆｓ値×（１／２ ^１３ ）が１出力ワード
クロックあたりの入力ビットクロック数であり、また、
８倍オーバサンプリングデータの１出力ワードクロック
あたりの入力ビットクロック数は２ ^５ であるから、Ｆｓ
値×（１／２ ^１３ ）×（１／２ ^５ ）すなわちＦｓ値×
（１／２ ^１８ ）が１出力ワードクロックあたりの８倍オ
ーバサンプリングデータ数に相当する。したがって、非
同期ＲＡＭバッファ２２のＦｓ値×（１／２ ^１８ ）アド
レスごとのデータを個々の出力サンプルに対応づけるこ
とができる。よって、ベースアドレスはＦｓ値を出力ワ
ードクロックごとに積算していった値であるから、出力
ワードクロックごとに、ベースアドレス×（１／
２ ^１８ ）で示される非同期ＲＡＭバッファ２２のアドレ
スのデータを個々の出力サンプルに対応づけることがで
きる。したがって、ベースアドレスのうち上位７ビット
（＝全２５ビット−下位１８ビット）を非同期ＲＡＭバ
ッファ２２の読出アドレス（全２⁷ ＝１２８アドレス）
として用い、下位１８ビットを８倍オーバサンプリング
されたサンプル間を２¹⁸分割する補間用のデータとして
用いる。ここでは、この１８ビットの補間用データのう
ち上位７ビットを８倍オーバサンプリングされたサンプ
ル間を２⁷ ＝１２８分割するラグランジェ７次補間用の
係数ＲＯＭ８６の読出アドレスとして用い、下位１１ビ
ットをラグランジェ７次補間された２つのサンプル間を
２¹¹＝２０４８分割する直線補間用係数Ｃ_oef として用
いる（図２参照）。

【００４２】読出制御手段３２によるベースアドレスの
生成は次のようにして行なわれる。サンプリング周波数
比計測手段３０から出力されるサンプリング周波数比Ｆ
ｓの計測値は、セレクタ６２を介してフルアダー６４の
一方入力端に入力される。フルアダー６４は、レジスタ
６６に保持されている前回までの積算値をセレクタ６８
を介して他方入力端に入力して両入力を加算し、これを
新たな積算値としてレジスタ６６に保持する。この積算
動作を毎出力ワードクロックごと行なう。レジスタ６６
に保持された積算値はベースアドレスとして毎出力ワー
ドクロックごとにラッチ回路７０に転送されて、そのう
ち上位７ビットがＲＡＭ読出アドレスとしてセレクタ６
２を介して非同期ＲＡＭバッファ２２に供給され、中位
７ビットがラグランジェ補間用係数ＲＯＭ８６の読出ア
ドレスとしてまた下位１１ビットが直線補間用係数Ｃ
_oef として補間演算部３４に供給される。

【００４３】(5) 非同期ＲＡＭバッファ２２ 非同期バッファ２２は図８に示すように、例えば全１２
８アドレスのリングバッファ状に構成され、８倍オーバ
サンプリングデータが順次書込まれていくとともに、ラ
グランジェ７次補間に必要なデータが順次読出されてい
く。この場合、ラグランジェ７次補間の演算には、目的
とする出力サンプルの前後４サンプルずつの例えば合計
８サンプルのオーバサンプリングを用いるが、ベースア
ドレスの上位７ビットで示される読出アドレスは、その
うちの例えば目的とする出力サンプルの直前のオーバサ
ンプリングデータのアドレスを示すものとし、このアド
レスおよびその手前の３アドレスおよびその後の４アド
レスの例えば合計８サンプルのデータが１つの出力サン
プルを生成するために順次読出される。

【００４４】入出力サンプリング周波数比Ｆｓに変動が
なければ書込アドレスと読出アドレスは一定の距離を保
っているが、入出力サンプリング周波数比Ｆｓが変動し
ている時は書込アドレスが進んで読出アドレスを追い越
したり逆に書込アドレスが遅れて読出アドレスに追い越
されたりすることがあり、いずれの場合にもデータに不
連続が生じて大きなノイズになってしまう。

【００４５】そこで、ここでは書込アドレスの両側にあ
る距離離れてガードを設けて、読出アドレスで読出され
る８個の８倍オーバサンプリングデータのいずれかのア
ドレスまたは目的とする出力サンプルの直前の８倍オー
バサンプリングデータのアドレスがこのガード内に入っ
たら強制的にガードの外に戻すように読出アドレスを補
正することにより、追い越したり追い越されたりするの
を阻止して大きなノイズが発生するのを防止している。

【００４６】この読出アドレスの補正は次のようにして
行なわれる。ライト・アドレス・カウンタ２４から出力
される入力側に同期した書込アドレス情報は非同期アド
レスラッチ回路７２で出力側の同期に変換される。非同
期アドレスラッチ回路７２は、３段に縦列接続したラッ
チ回路７４〜７６で構成され、書込アドレスデータをス
トローブ信号１〜３で順次転送することにより出力側の
クロックに同期させる。

【００４７】非同期アドレスラッチ回路７２の動作を図
９に示す。ラッチ回路７４へのラッチを行なうストロー
ブ信号１は入力ワードクロックに同期したタイミングで
出力される。すなわち、入力ワードクロックの立上りタ
イミングで所定期間のマスクａが開始され、その中央部
でストローブ信号１が出力されて書込アドレス情報がラ
ッチ回路７４にラッチされる。また、ラッチ回路７４か
らラッチ回路７５への転送を行なうストローブ信号２は
出力ワードクロックに同期したタイミングで出力され
る。すなわち、出力ワードクロックの立上りタイミング
で所定期間のマスクｂが開始され、その中央部でストロ
ーブ信号２が出力されて、ラッチ回路７４にラッチされ
ている書込アドレスがラッチ回路７５に転送される。ま
た、ストローブ信号３は出力ワードクロックの立上りタ
イミングで出力されて、ラッチ回路７５からラッチ回路
７６への転送を行なう。これで、書込アドレスの情報が
出力側に同期したデータに変換される。

【００４８】なお、マスクａ，ｂは、ラッチ回路７４，
７５のラッチタイミングが重なるのを防止するものであ
る。すなわち、マスクａの期間中にマスクｂが開始され
る時は、マスクｂを開始せずに、それよりも所定期間ｔ
１遅れたタイミングで代替マスクｂ′を開始し、その中
央部でストローブ信号２を出す。マスクａは常に入力ワ
ードクロック立上りで開始される固定のマスクである。
一旦代替マスクｂ′が出されると次もマスクａとマスク
ｂ′のタイミングが比較され、マスクａの期間中にマス
クｂ′が開始される時は、マスクｂ′を開始せずに、次
のマスクｂを開始させる。このようにして、ラッチタイ
ミングが重ならないようにしてラッチ回路７４からラッ
チ回路７５に転送するとともに、ラッチ回路７６から出
力ワードクロックに正しく同期した書込アドレスの情報
が得られる。

【００４９】このようにして、非同期アドレスラッチ回
路７２で出力側に同期した書込アドレスの情報が得られ
たら、これをリファレンスアドレス（仮想的な書込アド
レス）としてガードが作成される。すなわち、図８に示
すように、リファレンスアドレス（実際の書込アドレス
よりも少し遅れている）から例えば８アドレス後方のア
ドレスをガードＡとし、さらにそこから例えば４８アド
レス後方（リファレンスアドレスからは例えば５６アド
レス後方）のアドレスをガードＢとして設定する。そし
て、読出アドレスが進んで書込アドレスに近づいてガー
ドＡを越えたら、読出アドレスを強制的に例えば４アド
レス遅らせてガードＡから退出させる。また、読出アド
レスが遅れて逆方向から書込アドレスに近づいてガード
Ｂを越えたら、読出アドレスを強制的に例えば４アドレ
ス進ませてガードＢから退出させる。この大きな補正値
例えば−４，＋４により読出アドレスがガードＡ，Ｂか
ら退出したら、引き続き数出力ワードクロックに例えば
−１，＋１アドレスの割合で小さな補正をしていき、ガ
ードＡ，Ｂの中間のアドレス“１２７”に戻す。この補
正動作は読出アドレスがガードＡまたはＢを越えるごと
に行なわれる。このような補正動作により読出アドレス
がガードＡ，Ｂの間に収められて、書込アドレスを追い
越したり追い越されたりするのが防止され、大きなノイ
ズの発生が防止される。

【００５０】なお、補正をすることによって出力信号は
多少歪むが、読出アドレスが書込アドレスを追い越した
り追い越されたりした場合（１２８サンプル分飛ぶ）に
比べれば、最大で４サンプル飛ぶだけですむので歪はご
くわずかですむ。また、４アドレスの補正を１回行なっ
てとりあえず読出アドレスが書込アドレスを追い越した
り追い越されたりするのを回避した後はわずかずつ（数
出力サンプルに１アドレス）の割合で中央のアドレス
“１２７”に向けて補正するので、出力波形の歪はほと
んど生じないですむ。このようにして、波形の連続性を
あまり損なうことなく読出アドレスの補正を行なってい
る。

【００５１】以上の読出アドレスの補正は読出制御手段
３２において行なわれる。この読出アドレスの補正を行
なうため、読出制御手段３２は、ガードＡ，Ｂ作成用レ
ジスタ７８、ガードＡ，Ｂの値８，５６を記憶するメモ
リ８０、大きな補正値＋４，−４アドレスと小さい補正
値＋１，−１アドレスを記憶するメモリ８２を具えいて
る。読出制御手段３２による読出アドレスの補正は、コ
ントロール回路３１からの指令により次の手順で行なわ
れる。なお、この補正処理はレジスタ６６に新たなベー
スアドレスが保持されるごとに（すなわち出力サンプル
を生成するごとに）このベースアドレスをラッチ回路７
０に転送するまでの期間内に行なわれる。

【００５２】i) ガードＡの演算 ガードＡの作成用数値として“８”をメモリ８０から読
出し、セレクタ６８を介してフルアダー６４の一方入力
端に入力する。また、書込アドレスを出力側の同期に変
換したリファレンスアドレスをセレクタ６２を介してフ
ルアダー６４の他方入力端に入力する。フルアダー６４
はリファレンスアドレスから“８”を減算してガードＡ
のアドレスとしてその値をレジスタ７８に保持する。

【００５３】ii) ガードＡとＲＡＭ読出アドレスとの
比較 レジスタ７８に保持されているガードＡのアドレスはセ
レクタ６８を介してフルアダー６４の一方入力端に入力
される。また、レジスタ６６に保持されているベースア
ドレス（上位７ビットのＲＡＭ読出アドレス部分だけで
なく２５ビット全て）はセレクタ６２を介してフルアダ
ー６４の他方入力端に入力される。そして、フルアダー
６４は（ガードＡのアドレス）−（ベースアドレス）の
演算を対応するビットについて行なう。ビット比較器８
４（アドレス差検出手段）はこの演算結果の正負を判別
し、負の時はベースアドレスがガードＡを越えて書込ア
ドレスに近づいたものと判断して、ベースアドレスの補
正処理を行なう。すなわち、メモリ８２から補正値−４
を読み出し、セレクタ６８を介してフルアダー６４の一
方入力端に入力する。また、レジスタ６６のデータ（ベ
ースアドレス値）がセレクタ６２を介してフルアダー６
４の他方入力端に入力される。そして、フルアダー６４
はレジスタ６６のデータに補正値−４を加算して補正
し、その補正結果をレジスタ６６に保持する。このよう
にしてＲＡＭ読出アドレス（実際にはベースアドレス全
体として）の補正が行なわれ、補正結果がレジスタ６６
からラッチ回路７０に転送される。演算結果が正の時は
補正を行なわずにそのままラッチ回路７０に転送する。

【００５４】−４の大きな補正を行なった後は、出力サ
ンプルを数サンプル生成するごとにメモリ８２から小さ
な補正値−１を読み出して同様にベースアドレスの補正
を行ない、ガードＡ，Ｂの中間のアドレス“１２７”ま
で徐々に近づけてアドレス“１２７”に到達するかまた
は行き過ぎたら補正処理を終了する。なお、この小さな
補正を行なっている途中でベースアドレスが再びガード
を越えたら再び大きな補正値による補正から補正を再開
する。

【００５５】iii) ガードＢの演算 ガードＢの作成用数値として“５６”をメモリ８０から
読出し、セレクタ６８を介してフルアダー６４の一方入
力端に入力する。また、書込アドレスを出力側の同期に
変換したリファレンスアドレスをセレクタ６２を介して
フルアダー６４の他方入力端に入力する。フルアダー６
４はリファレンスアドレスから“５６”を減算してガー
ドＢのアドレスとしてその値をレジスタ７８に保持す
る。

【００５６】iv) ガードＢとＲＡＭ読出アドレスとの
比較 レジスタ７８に保持されているガードＢのアドレスはセ
レクタ６８を介してフルアダー６４の一方入力端に入力
される。また、レジスタ６６に保持されているベースア
ドレス（上位７ビットのＲＡＭ読出アドレス部分だけで
なく２５ビット全て）はセレクタ６２を介してフルアダ
ー６４の他方入力端に入力される。そして、フルアダー
６４は（ベースアドレス）−（ガードＢのアドレス）の
演算を対応するビットについて行なう。ビット比較器８
４はこの演算結果の正負を判別し、負の時はベースアド
レスがガードＢを越えて書込アドレスに近づいたものと
判断して、ベースアドレスの補正処理を行なう。すなわ
ち、メモリ８２から補正値＋４を読み出し、セレクタ６
８を介してフルアダー６４の一方入力端に入力する。ま
た、レジスタ６６のデータ（ベースアドレス値）がセレ
クタ６２を介してフルアダー６４の他方入力端に入力さ
れる。そして、フルアダー６４はレジスタ６６のデータ
に補正値＋４を加算して補正し、その補正結果をレジス
タ６６に保持する。このようにしてＲＡＭ読出アドレス
（実際にはベースアドレス全体として）の補正が行なわ
れ、補正結果がレジスタ６６からラッチ回路７０に転送
される。演算結果が正の時は補正を行なわずにそのまま
ラッチ回路７０に転送する。

【００５７】＋４の大きな補正を行なった後は、出力サ
ンプルを数サンプル生成するごとにメモリ８２から小さ
な補正値＋１を読み出して同様にベースアドレスの補正
を行ない、ガードＡ，Ｂの中間のアドレス“１２７”ま
で徐々に近づけてアドレス“１２７”に到達するかまた
は行き過ぎたら補正処理を終了する。なお、この小さな
補正を行なっている途中でベースアドレスが再びガード
を越えたら再び大きな補正値による補正から補正を再開
する。

【００５８】(6) 補間演算部３４ 補間演算部３４ではラグランジェ７次多項式補間および
直線補間を行なう。ラグランジェ７次補間は、例えば図
１０（ａ）に示すような補間係数を用いて、非同期ＲＡ
Ｍバッファ２２から読み出される同（ｂ）に示すような
８倍オーバサンプリングデータＡ４，Ａ４−１，Ａ４−
２，……，Ａ４−７と畳み込み演算して、各データ間を
それぞれ１２８分割する補間データを生成するものであ
る。ただし、ここでは次に行なう直線補間のために必要
な出力サンプルａ３を挾んでその前後の２点（この例で
は点Ａ４−３−４５とＡ４−３−４６）の補間データを
求める演算のみ行なう。

【００５９】図１０（ａ）のラグランジェ７次補間係数
は、その中央位置から左右対象に８倍オーバサンプリン
グデータの間隔ごとにゼロクロスする係数で、ここでは
これら各間隔（全８区間）ごとに１２８個ずつの係数
（合計で１２８×８区間＝１０２４個の係数）で構成さ
れている。

【００６０】ラグランジェ補間値の演算は、まず点Ａ４
−３−４５について行ない、これに引き続き点Ａ４−３
−４６について行なう。すなわち、まず点Ａ４−３−４
５を図１０（ａ）の係数の中央位置に一致させて、各係
数と各サンプルとの畳み込みを行なう。この場合、８倍
オーバサンプリングデータＡ４，Ａ４−１，Ａ４−２，
……，Ａ４−７の間を埋める例えば各１２７個のサンプ
ル値は全て０として扱えばよいので、これらは計算しな
くてよく、結局８倍オーバサンプリングされた例えば８
個のサンプルＡ４，Ａ４−１，Ａ４−２，……，Ａ４−
７とそれぞれ対応する係数とを例えば合計８回乗算して
加算すれば点Ａ４−３−４５のラグランジェ７次補間値
が求まる。

【００６１】点Ａ４−３−４５の補間値が求まったら、
サンプルを１つずらして点Ａ４−３−４６をラグランジ
ェ７次補間係数の中央位置と一致させて、８個のサンプ
ルＡ４，Ａ４−１，Ａ４−２，……，Ａ４−７とそれぞ
れ対応する係数とを合計８回乗算して加算することによ
り、Ａ４−３−４６のラグランジェ７次補間値が求ま
る。

【００６２】目的とする出力サンプルを挾む２点Ａ４−
３−４５，Ａ４−３−４６のラグランジェ７次補間値が
求まったら、この間を図１１に示すように、直線で結
び、目的とする出力サンプルａ３のサンプル値Ｘを直線
補間により求める。すなわち、点Ａ４−３−４５のサン
プル値をｘ１、点Ａ４−３−４６のサンプル値をｘ２と
すると、出力サンプルａ３のサンプル値Ｘは、 Ｘ＝（ｘ２−ｘ１）Ｃ_oef ＋ｘ１ 但し、Ｃ_oef ：直線補間係数 で求まる。ここで、直線補間係数とは出力サンプル点ａ
３の位置が上記２点間を２¹¹分割したうちの何番目であ
るかを示す値である。

【００６３】図１の補間演算部３４によるラグランジェ
７次補間および直線補間動作について説明する。ラッチ
回路８８には畳み込み演算される８個のサンプルＡ４，
Ａ４−１，Ａ４−２，……，Ａ４−７が非同期ＲＡＭバ
ッファ２２から読み出されて、ラッチされる。係数ＲＯ
Ｍ８６には、図１０（ａ）に示すようなラグランジェ７
次補間係数が記憶されている。補間は次の手順で行なわ
れる。

【００６４】i) 目的とする出力サンプルの直前のラグ
ランジェ７次補間値の演算 ラッチ回路８８には、畳み込み演算される８個のサンプ
ルＡ４，Ａ４−１，Ａ４−２，……，Ａ４−７が非同期
ＲＡＭバッファ２２から順次読み出されてラッチされ
る。また、ラッチ回路９０には、まず点Ａ４−３−４５
のラグランジェ７次補間値を求めるために必要な８個の
係数値がベースアドレスの中位７ビットで表わされる係
数ＲＯＭ読出アドレスにより係数ＲＯＭ８６から順次読
み出されてラッチされる。なお、係数ＲＯＭ読出アドレ
スは、入力サンプルＡ４，Ａ４−１，Ａ４−２，……，
Ａ４−７と乗算される係数がラグランジェ７次補間係数
の複数のゼロクロス点間をそれぞれ１２８分割したうち
の何番目の係数であるかを示すものであり（各ゼロクロ
ス点間とも同じ位置となる（図１０（ａ）参照））、１
つの係数ＲＯＭ読出アドレスにより対応する８個の係数
値が時系列的（１回の乗加算毎に）に読み出されて、ラ
ッチ回路９０にラッチされる。

【００６５】すなわち、まず、ラッチ回路８８にサンプ
ルＡ４が読み出され、ラッチ回路９０にこれと乗算され
る１つの係数が読み出され、それぞれセレクタ９２，９
４を介して乗算器９６で相互に乗算される。その乗算値
はレジスタ９８、セレクタ１００および加算器１０２の
一方入力端を介してレジスタ１０４に保持される。続い
てラッチ回路８８に次のサンプルＡ４−１が読み出さ
れ、ラッチ回路９０にこれと乗算される１つの係数が読
み出されて、同様に乗算器９６で乗算される。この乗算
値はセレクタ１００を介して加算器１０２の一方入力端
に入力され、またレジスタ１０４に保持されている前回
の乗算値がセレクタ１０８を介して加算器１０２の他方
入力端に入力され、加算器１０２で両者が加算されて、
その加算値がレジスタ１０４に保持される。この乗算お
よび加算動作を各サンプルＡ４，Ａ４−１，Ａ４−２，
……，Ａ４−７について合計８回繰り返すことにより目
的とする出力サンプルａ３の直前の点Ａ４−３−４５
（図１０（ｂ））のラグランジェ７次補間値が求められ
てレジスタ１０６に保持される。

【００６６】ii) 目的とする出力サンプルの直後のラ
グランジェ７次補間値の演算 ラッチ回路８８には、同様に畳み込み演算される８個の
サンプルＡ４，Ａ４−１，Ａ４−２，……，Ａ４−７が
非同期ＲＡＭバッファ２２から順次読み出されラッチさ
れる。また、ラッチ回路９０には、点Ａ４−３−４６の
ラグランジェ７次補間値を求めるために必要な８個の係
数値がベースアドレスの中位７ビットで表わされる係数
ＲＯＭ読出アドレスの次のアドレスにより係数ＲＯＭ８
６から順次読み出されてラッチされる。

【００６７】まず、ラッチ回路８８に１つのサンプルＡ
４が読み出され、ラッチ回路９０にこれと乗算される１
つの係数が読み出され、それぞれセレクタ９２，９４を
介して乗算器９６で相互に乗算される。その乗算値はレ
ジスタ９８、セレクタ１００および加算器１０２の一方
入力端を介してレジスタ１０４に保持される。続いてラ
ッチ回路８８に次のサンプルＡ４−１が読み出され、ラ
ッチ回路９０にこれと乗算される１つの係数が読み出さ
れて、同様に乗算器９６で乗算される。この乗算値はセ
レクタ１００を介して加算器１０２の一方入力端に入力
され、またレジスタ１０４に保持されている前回の乗算
値がセレクタ１０８を介して加算器１０２の他方入力端
に入力され、加算器１０２で両者が加算されて、その加
算値がレジスタ１０４に保持される。この乗算および加
算動作を各サンプルＡ４，Ａ４−１，Ａ４−２，……，
Ａ４−７について合計８回繰り返すことにより目的とす
る出力サンプルａ３の直後の点Ａ４−３−４６（図１０
（ｂ））のラグランジェ７次補間値が求められてレジス
タ１０４に保持される。

【００６８】なお、係数ＲＯＭ８６から出力サンプルの
直前および直後のラグランジェ７次補間値を求めるため
に必要な各８個ずつの係数値を読み出す方法としては例
えば次の方法が考えられる。すなわち、係数ＲＯＭ８６
には、全１０２４個の係数をそのままの順番でアドレス
に記憶するのではなく、８つの区間を１２８分割した順
番で記憶する。つまり、１０２４個の係数をまず分割位
置が同じものどうし１２８グループに分けて分割位置の
順に並べ、さらに各グループ内で各グループを構成する
８個の係数を区間順に並べた配列で係数ＲＯＭ８６の各
アドレスに記憶する。

【００６９】そして、所定の高速クロックで動作してい
る４ビットカウンタ（係数読み出しカウンタという）を
用いて、そのカウント値をベースアドレスの中位７ビッ
トデータの最下位ビットに加算することにより、この加
算値を係数ＲＯＭ８６の読出アドレスとして用いる。

【００７０】例えば、ベースアドレスの中位７ビットデ
ータが００００００１であるとすると、

【数１】 を目的とする出力サンプルの直前のラグランジェ７次補
間値を求めるための８個の係数の読み出しアドレスとし
て用いる。さらに、

【数２】 を目的とする出力サンプルの直後のラグランジェ７次補
間値を求めるための８個の係数の読み出しアドレスとし
て用いる。

【００７１】なお、図１０（ａ）の補間係数はその中央
位置を基準として左右対象なので、左右半分のみを係数
ＲＯＭ８６に記憶するようにして、係数ＲＯＭ８６を小
型化することができる。

【００７２】iii) 直線補間 レジスタ１０６，１０４にそれぞれ目的とする出力サン
プルａ３の直前および直後の２点Ａ４−３−４５，Ａ４
−３−４６のラグランジェ７次補間データｘ１，ｘ２が
保持されたら、これに基づいて直線補間を行なって目的
とする出力サンプルａ３のサンプル値が求められる。こ
の演算は次のようにして行なわれる。

【００７３】まず、レジスタ１０６に保持されている補
間データがセレクタ１００を介して加算器１０２の一方
入力端に入力される。また、レジスタ１０４に保持され
ている補間データがセレクタ１０８を介して加算器１０
２の他方入力端に入力される。加算器１０２は両入力を
減算してｘ２−ｘ１を求め、その演算結果をレジスタ１
０４に保持する。

【００７４】続いて、レジスタ１０４に保持された減算
値ｘ２−ｘ１がセレクタ１０８，９２を介して乗算器９
６に入力され、ベースアドレスの下位１１ビットで表わ
される直線補間係数Ｃ_oef がセレクタ９４を介して乗算
器９６に入力されて、両者の乗算が行なわれる。その乗
算結果（ｘ２−ｘ１）Ｃ_oef はレジスタ９８、セレクタ
１００、加算器１０２を介してレジスタ１０４に保持さ
れる。

【００７５】レジスタ１０４に保持された演算値（ｘ２
−ｘ１）Ｃ_oef はセレクタ１０８を介して加算器１０２
の一方入力端に入力される。またレジスタ１０６に保持
されている値ｘ１はセレクタ１００を介して加算器１０
２の他方入力端に入力される。加算器１０２は両入力を
加算して目的とする出力サンプル値Ｘを、 Ｘ＝（ｘ２−ｘ１）Ｃ_oef ＋ｘ１ として求める。求められた出力サンプル値Ｘは、まるめ
回路１１０でまるめ処理がなされ、ノイズシェーパ１１
２で量子化ノイズが高域に追いやられてデータ出力端子
４０から出力される。以上の補間演算は出力サンプルの
周期内で各出力サンプル周期ごとに繰り返し行なわれ
る。

【００７６】以上のようにして、図１のサンプリング周
波数変換器１２ではサンプリング周波数ｆｓ１の入力デ
ータをこれと非同期なサンプリング周波数ｆｓ２の出力
データに変換する。そして、このような構成によれば、
例えば入力サンプルデータの語長を２２ビット、ラグラ
ンジェ７次補間の係数語長を２５ビット、サンプリング
周波数比Ｆｓのデータ長を２２ビットとすれば、シミュ
レーション上では、２０ビット程度の変換誤差を実現で
き、歪率等も従来のものに比べて向上がみられた。

【００７７】

【発明の効果】以上説明したように、請求項１、２記載
の発明によれば、入力サンプルに同期したクロックをカ
ウンタでカウントし、出力サンプルの複数ワード周期で
のカウント値をサンプリング周波数比計測値として用い
るようにしたので、単一ワード周期でのカウント値を計
測する場合に比べて丸め誤差の影響を低減でき計測値の
桁数が増大し、その分サンプリング周波数比計測値の分
解能が向上する。したがって、サンプリング周波数比の
検出精度が向上し、サンプリング周波数変換の変換精度
を向上させることができる。

【００７８】また、請求項１記載の発明によればサンプ
リング周波数比の変動を検出して、変動が大きい時はサ
ンプリング周波数比の計測を行なう出力サンプルの複数
ワード周期の長さを短くするようにしたので追従性を向
上させることができる。

【００７９】また、請求項２記載の発明によれば、ＲＡ
Ｍの書込アドレスと読出アドレスとの差を検出してこの
アドレス差が所定範囲内にあることが検出された時に読
出アドレスを当該所定範囲から出るように補正するよう
にしたので、読出アドレスが書込アドレスに対して追い
越したり追い越されたりするのが防止され、大きなノイ
ズの発生を防止することができる。

【図面の簡単な説明】

【図１】 この発明の一実施例を示すブロック図で、図
２のサンプリング周波数変換器の具体例を示すものであ
る。

【図２】 この発明が適用されたサンプリング周波数変
換器１２の概要を示すブロック図である。

【図３】 図２のサンプリング周波数変換器１２による
サンプリング周波数変換工程を示す図である。

【図４】 図１のサンプリング周波数比計測手段３０に
よる２２ビット精度での計測状態を示すタイムチャート
である。

【図５】 図１のサンプリング周波数比計測手段３０に
よる１３ビット精度での計測状態を示す概念図である。

【図６】 図１の比較部５２によるサンプリング周波数
比計測の精度切換動作を示す図である。

【図７】 図１の読出制御手段３２で生成されるベース
アドレスの構成を示す図である。

【図８】 図１の非同期ＲＡＭバッファ２２の構成およ
び書込アドレスと読出アドレスの関係を説明する図であ
る。

【図９】 図１の非同期アドレスラッチ回路７２の動作
説明図である。

【図１０】 図１の係数ＲＯＭ８６に記憶されているラ
グランジェ７次補間用係数の一例と、これを用いた畳み
込み演算の説明図である。

【図１１】 図１の補間係数部３４における直線補間の
動作説明図である。

【符号の説明】

１２ サンプリング周波数変換器 ２２ 非同期ＲＡＭバッファ（ＲＡＭ） ２４ 書込制御手段 ３０ サンプリング周波数比計測手段 ３２ 読出制御手段 ３６ 多項式補間手段（補間手段） ３８ 直線補間手段（補間手段） ４２ ２２ビットカウンタ（カウンタ） ４８ 減算器（カウント値出力手段） ５１ 比較器（サンプリング周波数比変動検出手段、サ
ンプリング周波数比計測期間制御手段） ６４，６６，６８，８２ フルアダー、レジスタ、セレ
クタ、メモリ（読出アドレス補正手段）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新美 幸二 静岡県浜松市中沢町10番１号 ヤマハ株 式会社内 (56)参考文献 特開 平１−175311（ＪＰ，Ａ) 特開 平１−175310（ＪＰ，Ａ) 特開 昭61−204700（ＪＰ，Ａ) 特開 昭57−115015（ＪＰ，Ａ) 特開 平２−21714（ＪＰ，Ａ) 特開 平２−21712（ＪＰ，Ａ) 特開 昭58−92160（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 17/00 621

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】ＲＡＭと、入力サンプル列のサンプリング
   周波数と出力サンプル列のサンプリング周波数の周波数
   比を計測するサンプリング周波数比計測手段と、この計
   測されたサンプリング周波数比を実現する出力サンプル
   を補間で求めるのに必要な入力サンプルを当該サンプリ
   ング周波数比に基づいて前記ＲＡＭから読み出す読出制
   御手段と、この読出制御手段により前記ＲＡＭから読出
   された入力サンプルデータに基づき前記出力サンプルを
   補間で求める補間手段とを具備してなるサンプリング周
   波数変換器において、 前記サンプリング周波数比計測手段が、前記入力サンプ
   ルに同期したクロックをカウントするカウンタと、前記
   出力サンプルの複数ワード周期での前記カウンタのカウ
   ント値を計測し、このカウント値を前記サンプリング周
   波数比の計測値として出力するカウント値出力手段とを
   具備してなり、 前記サンプリング周波数比計測手段が、前記計測された
   サンプリング周波数比の変動を検出するサンプリング周
   波数比変動検出手段と、この検出されるサンプリング周
   波数比の変動が小さい時は前記サンプリング周波数比の
   計測を行なう前記出力サンプルの複数ワード周期の長さ
   を長くし、サンプリング周波数比の変動が大きい時は当
   該複数ワード周期の長さを短くするサンプリング周波数
   比計測期間制御手段とを具備してな るサンプリング周波
   数変換器。
2. 【請求項２】ＲＡＭと、入力サンプル列のサンプリング
   周波数と出力サンプル列のサンプリング周波数の周波数
   比を計測するサンプリング周波数比計測手段と、この計
   測されたサンプリング周波数比を実現する出力サンプル
   を補間で求めるのに必要な入力サンプルを当該サンプリ
   ング周波数比に基づいて前記ＲＡＭから読み出す読出制
   御手段と、この読出制御手段により前記ＲＡＭから読出
   された入力サンプルデータに基づき前記出力サンプルを
   補間で求める補間手段とを具備してなるサンプリング周
   波数変換器において、 前記サンプリング周波数比計測手段が、前記入力サンプ
   ルに同期したクロックをカウントするカウンタと、前記
   出力サンプルの複数ワード周期での前記カウンタのカウ
   ント値を計測し、このカウント値を前記サンプリング周
   波数比の計測値として出力するカウント値出力手段とを
   具備してなり、 前記読出制御手段が、前記ＲＡＭの書込アドレスと読出
   アドレスとの差を検出するアドレス差検出手段と、この
   検出されるアドレス差により前記読出アドレスが前記書
   込アドレスに対して所定範囲内にあることが検出された
   時に前記読出アドレスを当該所定範囲から出るように補
   正する読出アドレス補正手段とを具備してな るサンプリ
   ング周波数変換器。