KR100337140B1 - 오버 샘플링 ａ/ｄ, ｄ/ａ 변환 장치 - Google Patents
오버 샘플링 ａ/ｄ, ｄ/ａ 변환 장치 Download PDFInfo
- Publication number
- KR100337140B1 KR100337140B1 KR1020007001846A KR20007001846A KR100337140B1 KR 100337140 B1 KR100337140 B1 KR 100337140B1 KR 1020007001846 A KR1020007001846 A KR 1020007001846A KR 20007001846 A KR20007001846 A KR 20007001846A KR 100337140 B1 KR100337140 B1 KR 100337140B1
- Authority
- KR
- South Korea
- Prior art keywords
- register
- oversampling
- division ratio
- value
- mode conversion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
- H03M3/498—Variable sample rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어와 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어 중 어느 것에도 동작 가능한 오버 샘플링 A/D, D/A 변환기의 하드웨어를 제공한다. 사용자 인터페이스를 통해 의사 분주비 레지스터(11)에 기록된 값 N3과 의사 오버 샘플링비 레지스터(21)에 기록된 값 N4를 변환 회로(12)에서 분주비 N1로 변환하여 분주비 레지스터(10)에 기록한다.
Description
소정의 샘플링 주파수보다 높은 주파수(상기 소정의 「샘플링 주파수」와 구별하기 위해 이하 「오버 샘플링 주파수」 라고 부르기로 한다)로 샘플링하여, 샘플링된 데이터를 디지탈 방식으로 필터링하여 간축(thinning)함으로써 소정의 샘플링 주파수의 데이터를 얻는 오버 샘플링 A/D 변환 기술 혹은 그 반대의 오버 샘플링 D/A 변환 기술이 종래부터 이용되고 있다.
본 기술에 따르면, A/D, D/A 변환기의 변환 오차에 유래하는 양자화 잡음을 높은 주파수 영역으로 내보낼 수 있기 때문에, 사용하는 A/D, D/A 변환기의 변환 정밀도 이상의 정밀도로 신호를 변환할 수가 있다. 즉, 소정의 변환 정밀도를 얻기 위한 A/D, D/A 변환기의 변환 정밀도의 요구를 완화할 수가 있다.
또한 본 기술에 따르면, 소정의 샘플링 주파수보다 높은 주파수로 샘플링하기 때문에, 나이키스트(Nyquist) 주파수 즉, 샘플링에 있어서 엘리어싱(aliasing)이 발생하는 반환 주파수도 높아진다. 따라서 A/D 변환에 있어서 나이키스트 주파수 이상의 주파수의 신호를 컷트하는 프리필터의 요구 특성도 완화된다.
이상과 같이 오버 샘플링 A/D, D/A 변환 기술을 이용하면, 변환 정밀도가 높아지는 외에, 프리필터 등의 아날로그 필터에 대한 요구 특성도 대폭 완화할 수가 있다.
상기 종래 기술에 의한 오버 샘플링 A/D, D/A 변환기를 다양한 용도로 사용하기 위해, 다양한 주파수에서의 샘플링을 가능하게 하지 않으면 안된다. 특히 전화 회선을 통해 데이터 통신을 행하기 위한 모뎀은 통신 회선의 상태, 통신 상대의 서포트하는 프로토콜에 의해 통신 속도를 가변으로 하지 않으면 안되고, 다양한 주파수에서의 샘플링을 구한다. 그 때문에, 샘플링 주파수 등의 동작 파라미터를 설정 가능하게 하고 있는 경우가 많다. 이들 설정의 방법은 크게 나누어 도 11에 도시한 바와 같은 오버 샘플링 주파수 가변, 오버 샘플링비 고정으로 하는 제1 방식(문헌: "UCB1100 Data Sheet, " Philips, "TLC320AD50C Data Manual, " Texsas Instrument 등), 도 13에 도시한 바와 같은 오버 샘플링 주파수, 오버 샘플링비를 모두 가변으로 하는 제2 방법(문헌: “STLC7550 데이터 시트, "SGS-Thomson 등) 의 2개의 방식이 종래 기술로서 있었다.
이들 중 제1 방법은, 오버 샘플링 주파수와 샘플링 주파수의 비인 오버샘플링비가 일정하다. 따라서, 주파수 특성이 동작 주파수에 의해 결정(scaling)되는 디지탈 필터의 특성을 살려, 데시미터(decimeter)를 오버 샘플링 주파수로 동작시키면, 샘플링 주파수의 1/2 이상의 주파수를 감쇠시키는 데시미터의 주파수 특성을 1조의 필터 계수의 디지탈 필터로 실현할 수 있는 이점이 있다.
한편, 제2 방법에 따르면, 오버 샘플링비를 가변으로 함으로써, 임의의 샘플링 주파수에 대해 가장 특성이 좋은 오버 샘플링 주파수를 선택할 수가 있어, 최적의 특성을 얻을 수 있다. 그러나 이 방법에서는, 오버 샘플링 주파수와 샘플링 주파수의 비, 즉 오버 샘플링비가 일정하지 않고, 주파수 특성이 동작 주파수에 의해 결정되는 디지탈 필터의 특성을 살릴 수 없어, 오버 샘플링비마다 데시미터를 구성하는 디지탈 필터의 계수를 설계해야만 한다.
이들 방법은 설정하여야 할 동작 파라미터의 수가 다르기 때문에, 동작 파라미터를 설정하기 위한 레지스터의 구성도 자연히 도 12, 14, 및 16에 도시한 바와 같이 크게 달라져 있다. 따라서, 한쪽의 방식의 하드웨어를 위해 개발된 소프트웨어로 다른 쪽 방식의 하드웨어를 정확하게 제어하여 동작시키는 것은 불가능하다. 따라서, 한 쪽의 방식인 하드웨어를 다른 방식의 하드웨어로 치환하는 것은 불가능하였다.
그래서 본 발명에서는, 임의의 방법의 하드웨어를 위해 개발된 소프트웨어에서도 동작 가능한 오버 샘플링 A/D, D/A 변환기의 하드웨어를 제공하는 것을 목적으로 한다. 본 목적을 달성할 수 있으면, 어떠한 방법의 하드웨어와도 치환하는 것이 가능한 하드웨어를 실현하는 것이 가능해져서, 양산 효과에 의해 대폭적인 비용 삭감으로 연결될 수 있을 것이다.
상기 종래 기술의 과제를 해결하기 위해, 본 발명에서는 이하의 수단을 취한다.
(1) 하드웨어가 오버 샘플링비 고정으로 되는 구성의 경우
(a) 오버 샘플링비 고정으로 하는 제1 방식에 기초하는 소프트 웨어로 동작시키는 경우에는, 소프트웨어에 의해 레지스터에 기록된 분주비, 즉 분주되기 전의 주파수와 분주된 후의 주파수의 비에 기초하여 원 발진 주파수를 분주한다.
(b) 오버 샘플링비를 가변으로 하는 제2 방식에 기초하는 소프트웨어로 동작시키는 경우에는, 소프트웨어에 의해 레지스터에 기록된 분주비, 오버 샘플링비를 분주비로 검산 또는 변환하여, 변환된 분주비에 기초하여 원 발진 주파수를 분주한다.
(2) 하드웨어가 오버 샘플링비 가변이 되는 구성의 경우
(a) 오버 샘플링비 고정으로 하는 제1 방식에 기초하는 소프트웨어로 동작시키는 경우에는, 소프트웨어에 의해 레지스터에 기록된 분주비를 분주비, 오버 샘플링비로 검산하여, 검산된 분주비, 오버 샘플링비에 기초하여 원 발진 주파수를 분주하여, 데시미터를 검산된 오버 샘플링비로 설정한다.
(b) 오버 샘플링비를 가변으로 하는 제2 방식에 기초하는 소프트웨어로 동작시키는 경우에는, 소프트웨어에 의해 레지스터에 기록된 분주비, 오버 샘플링비에 기초하여 원 발진 주파수를 분주하고, 데시미터를 기록한 오버 샘플링비로 설정한다.
즉, 레지스터의 파라미터를 검산, 또는 변환함으로써, 오버 샘플링비가 고정인 하드웨어로 오버 샘플링비를 고정으로 하는 제1 방식, 오버 샘플링비를 가변으로 하는 제2 방식 중 어떠한 방식에 대응한 소프트웨어라도 동작시킬 수 있다.
본 발명은 오버 샘플링 A/D (아날로그/디지탈), D/A (디지탈/아날로그) 변환기에 관한 것으로, 특히 샘플링 주파수, 오버 샘플링 레이트 설정 기능에 관한 것이다.
도 1은 오버 샘플링비 가변의 소프트웨어로 동작시키기 위한 구성을 나타낸 도면.
도 2는 오버 샘플링비 가변/고정 양방의 소프트웨어로 동작시키기 위한 구성을 나타낸 도면.
도 3은 모드 변환 기능을 부가한 구성을 나타낸 도면.
도 4는 도 3의 레지스터 구성을 나타낸 도면.
도 5는 모드 변환 레지스터를 구비한 구성을 나타낸 도면.
도 6은 도 5의 레지스터 구성을 나타낸 도면.
도 7은 분주기가 2단 구성에 대응한 소프트웨어로 동작시키기 위한 구성을 나타낸 도면.
도 8은 도 7의 레지스터 구성을 나타낸 도면.
도 9는 오버 샘플링비 가변의 하드웨어에 의한 구성을 나타낸 도면.
도 10은 D/A 변환 장치를 나타낸 도면.
도 11은 종래 기술(오버 샘플링비 고정)을 나타낸 도면.
도 12는 도 11의 레지스터 구성을 나타낸 도면.
도 13은 종래 기술(오버 샘플링비 가변)을 나타낸 도면.
도 14는 도 13의 레지스터 구성을 나타낸 도면.
도 15는 종래 기술(분주기가 2단 구성)을 나타낸 도면.
도 16은 도 15의 레지스터 구성을 나타낸 도면.
이하 도면에 따라서 본 발명의 실시예에 대해 설명을 가한다.
도 1은 본 발명의 기본적인 실시예에서, 오버 샘플링비 고정의 제1 방식의 하드웨어를 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어로 동작시키기 위한 실시예이다.
사용자 인터페이스를 통해 의사 분주비 레지스터(11)에 기록된 값 N3과 의사오버 샘플링비 레지스터(21)에 기록된 값 N4는 변환 회로(12)에서 분주비 N1로 변환되어 분주비 레지스터(10)에 기록된다.
또 여기서, N1, N2, N3, N4의 사이에는 이하의 관계가 성립한다.
N1=N3*N4/N2
따라서, N3, N4를 변환하여 N1을 생성하기 위해서는 상기한 연산을 실행하는 방법과, N3, N4로부터 N1로의 변환 테이블을 이용하여 변환하는 방법의 2개가 있다. 변환 테이블을 이용하여 변환하는 방법은 설정되는 N3, N4의 조합이 한정되어 있는 경우에, 회로 규모 삭감을 위해 특히 유효하다.
발진기(30)에서 생성된 원 발진 주파수 fclk는 분주기(31)에서 1/N1로 분주되어 오버 샘플링 주파수 fs1로 된다. 또한 분주기(32)에서 1/N2로 분주되어 샘플링 주파수 fs2로 된다.
A/D 변환기(33)는 입력의 아날로그 신호를 오버 샘플링 주파수 fs1로 샘플링하여 디지탈 신호로 한다. 데시미터(34)에서는 오버 샘플링 주파수 fs1로 샘플링된 입력 신호를 1/N2로 간축(thinning)하는 조작을 하고, 샘플링 주파수 fs2의 신호로 변환한다. 이 때 1/N2로 간축할 때에 엘리어싱의 발생을 방지하기 위해, 데시미터(34)는 fs2/2 이상의 주파수의 성분을 충분히 감쇠시키는 특성을 갖고 있다. 이러한 주파수 특성은 디지탈적인 빗형상의 필터와 저역 통과 필터가 조합에 의해 실현하는 경우가 많다. 또한, 한번에 1/N2로 간축하는 것이 아니라 몇단인가로 나누어 간축하는 경우가 많다. 이 경우, 각단의 간축 레이트의 곱이 N2로 된다.
도 1의 실시예에서 수많은 샘플링 주파수 fs2를 설정할 수 있도록 하기 위해서는, N1을 크게 채용하지 않으면 안된다. 따라서 발진기(30)의 출력의 원 발진 주파수 fclk 즉 N1×N2×fs2는 높은 값으로 된다.
그래서, 도 2에 도시한 바와 같이 체배기(35)를 부가하여 주파수를 N5배로 체배함으로써 발진기(30)의 출력의 원 발진 주파수 fclk 를 1/N5로 낮게 억제할 수 있어, 발진기(30)를 염가로 할 수 있다. 체배기(35)에는 PLL(Phase Locked Loop) 이 폭 넓게 사용되고 있다.
또 여기서, N1, N2, N3, N4, N 5 사이에는 이하의 관계가 성립된다.
N1= N3* N4* N5/N2
도 3은 오버 샘플링비 고정의 하드웨어를 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어와 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 양방으로 동작시키기 위한 실시예이다.
본 실시예에서는, 어느 한쪽의 방식에 대응한 소프트웨어로 동작하는지를 모드 변환 신호에 의해 전환하여 양방의 종류의 소프트웨어로 동작시키도록 하고 있다. 우선 소프트웨어가 오버 샘플링비 고정의 제1 방식에 대응하고 있는 경우에는 모드 변환 신호를 1로 하고, 사용자 인터페이스를 통해 입력된 값이 그대로 분주비레지스터(10)에 기록된다. 계속해서 소프트웨어가 오버 샘플링비 가변의 제2 방식에 대응하고 있는 경우에는 모드 변환 신호를 0으로 하고, 사용자 인터페이스를 통해 의사 분주비 레지스터(10)에 기록된 값 N3과 의사 오버 샘플링비 레지스터(21)에 기록된 값 N4는 변환 회로(12)로 분주비 N1로 변환되어 분주비 레지스터(10)에 기록된다. 이 실시예에서는 모드 변환 신호는 외부로부터 독립한 신호로서 입력되는 것을 상정하고 있어, 본 발명에 따른 A/D 변환기가 LSI화되어 있는 경우에는, 모드 변환 신호 입력용의 핀을 구비한다.
도 4는 도 3의 실시예에 따른 레지스터의 구성이다. 본 실시예에서는 의사 분주비 레지스터(11) 및 의사 오버 샘플링비 레지스터(21) 또는 분주비 레지스터(10)를 하나의 레지스터 워드의 일부분의 비트에 할당하고 있다.
모드 변환 신호가 0 즉 모드 0일 때에는, 도 4(1) 에 도시한 바와 같이 의사 분주비 레지스터(11) 및 의사 오버 샘플링비 레지스터(21)이 1개의 레지스터 워드의 일부분의 비트에 할당되어 있다. 이 모드로 하면, 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 레지스터 기록 포맷에 따라서, 하드웨어의 동작의 설정이 가능하다.
모드 변환 신호가 1 즉 모드 1일 때에는, 도 4(2)에 도시한 바와 같이 분주비 레지스터(10)만이 레지스터 워드의 일부분의 비트에 할당되어 있다. 이 모드로 하면, 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어의 레지스터 기록 포맷에 따라서, 하드웨어의 동작의 설정이 가능하다.
도 5는 도 3의 실시예의 모드 변환 신호가 사용자 인터페이스를 통한 모드변환 레지스터(13)의 설정치로서 주어지는 실시예이다.
본 실시예에서는 도 3의 실시예와 마찬가지로, 어느 한쪽의 방식에 대응한 소프트웨어로 동작하는지를 모드 변환 레지스터(13)의 설정치에 따라 전환하여 양방의 종류의 소프트웨어로 동작시키도록 하고 있다. 우선 소프트웨어가 오버 샘플링비 고정의 제1 방식에 대응하고 있는 경우에는 모드 변환 레지스터(13)의 설정치를 1로 하고, 사용자 인터페이스를 통해 입력된 값이 그대로 분주비 레지스터(10)에 기록된다. 계속해서 소프트웨어가 오버 샘플링비 가변의 제2 방식에 대응하고 있는 경우에는 모드 변환 레지스터(13)의 설정치를 0으로 하고, 사용자 인터페이스를 통해 의사 분주비 레지스터(11)에 기록된 값 N3과 의사 오버 샘플링비 레지스터(21)에 기록된 값 N4는 변환 회로(12)로 분주비 N1로 변환되어 분주비 레지스터(10)에 기록된다.
도 5는 도 4의 실시예에 의한 레지스터의 구성이다. 또한, 모드 변환 레지스터(13)는 레지스터 워드의 LSB(Least Significant Bit)에 할당하고 있지만, 다른 임의의 비트에 할당하는 것도 가능한 것은 물론이다. 또, 모드 변환 레지스터(13)의 할당은 종래의 방법과 양립성, 정합성을 갖게 하는 것을 고려하여 결정하여도 좋다. 많은 경우, 제1, 제2 방법 모두 레지스터 워드 중 일부의 비트를 장래의 확장을 위해 미사용(Reserved, 예약 종료)으로 하고 있고, 이 미사용 비트를 모드 변환 레지스터(13)로서 사용하면 좋다.
모드 변환 레지스터(13)의 설정치가 0 즉 모드 0일 때에는, 도 6(1)에 도시한 바와 같이 의사 분주비 레지스터(11) 및 의사 오버 샘플링비 레지스터(21)가 1개의 레지스터 워드의 일부분의 비트로 할당되어 있다. 이 모드로 하면, 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 레지스터 기록 포맷에 따라서, 하드웨어의 동작의 설정이 가능하다.
모드 변환 레지스터(13)의 설정치가 1 즉 모드 1일 때에는, 도 6(2)에 도시한 바와 같이 분주비 레지스터(10)만이 레지스터 워드 중 일부분의 비트에 할당되어 있다. 이 모드로 하면, 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어의 레지스터 기록 포맷에 따라서, 하드웨어의 동작의 설정이 가능하다.
도 7은 오버 샘플링비 가변의 제2 방식으로, 도 15에 도시한 바와 같이 2단의 분주기(31a, 31b)가 구비되고, 각각의 분주비 N1a, Nlb를 분주비 레지스터(10a, 10b)에 설정하는 방식에 대응한 소프트웨어에서도 동작하는 구성이다. 이 방식에서는 도 15에 도시한 바와 같이 분주비 레지스터(10a, 10b) 및 오버 샘플링비 레지스터(20)가 1개의 레지스터 워드 중 일부의 비트에 할당되어 있다.
본 실시예에서도 도 3 및 5의 실시예와 마찬가지로, 어느 한쪽의 방식에 대응한 소프트웨어로 동작하는지를 모드 변환 레지스터(13)의 설정치에 따라 전환하고 양방의 종류의 소프트웨어로 동작시키도록 하고 있다. 우선 소프트웨어가 오버 샘플링비 고정의 제1 방식에 대응하고 있는 경우에는 모드 변환 레지스터(13)의 설정치를 1로 하고, 사용자 인터페이스를 통해 입력된 값이 그대로 분주비 레지스터(l0)에 기록된다. 계속해서 소프트웨어가 오버 샘플링비 가변의 제2 방식에 대응하고 있는 경우에는 모드 변환 레지스터(13)의 설정치를 0으로 하고, 사용자 인터페이스를 통해 의사 분주비 레지스터(11a, 11b)에 기록된 값 N3a, N3b와 의사 오버 샘플링비 레지스터(21)에 기록된 값 N4는 변환 회로(12)로 분주비 N1로 변환되어 분주비 레지스터(10)에 기록된다.
도 8은 도 7의 실시예에 따른 레지스터의 구성이다. 또한, 모드 변환 레지스터(13)는 레지스터 워드의 LSB(Least Significant Bit)에 할당하고 있지만, 다른 임의의 비트에 할당하는 것도 가능한 것은 물론이다. 또, 모드 변환 레지스터(13)의 할당은 종래의 방법과의 양립성, 정합성을 갖게 하는 것을 고려하여 결정하면 좋다. 많은 경우, 제1, 제2 방법 모두 레지스터 워드의 일부의 비트를 장래의 확장을 위해 미사용(Reserved, 예약 종료)으로 하고, 이 미사용 비트를 모드 변환 레지스터(13)로서 사용하면 좋다.
모드 변환 레지스터(13)의 설정치가 0 즉 모드 0일 때에는, 도 8(1)에 도시한 바와 같이 의사 분주비 레지스터(11a, 11b) 및 의사 오버 샘플링비 레지스터(21)가 1개의 레지스터 워드의 일부분의 비트에 할당되어 있다. 이 모드로 하면, 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 레지스터 기록 포맷에 따라서, 하드웨어의 동작의 설정이 가능하다.
모드 변환 레지스터(13)의 설정치가 1 즉 모드 1일 때에는, 도 8(2)에 도시한 바와 같이 분주비 레지스터(10)만이 레지스터 워드의 일부분의 비트에 할당되어 있다. 이 모드로 하면, 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어의 레지스터 기록 포맷에 따라서, 하드웨어의 동작의 설정이 가능하다.
이상, 오버 샘플링비 고정의 하드웨어를 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어와 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 양방으로 동작시키기 위한 실시예에 대해 진술하였다. 이와는 반대로 오버 샘플링비 가변의 하드웨어를 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어와 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 양방으로 동작시키는 것도 가능하다.
도 9는 오버 샘플링비 가변의 하드웨어를 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어로 동작시키기 위한 실시예이다. 사용자 인터페이스를 통해 의사 분주비 레지스터(11)에 기록된 값은 변환 회로(12)에서 분주비 N1, 오버 샘플링비 N2로 변환되어 분주비 레지스터(10), 오버 샘플링비 레지스터(20)에 기록된다. 발진기(30), 분주기(31, 32), A/D 변환기(33), 데시미터(34)로 이루어지는 A/D 변환 장치는 분주비 레지스터(10), 오버 샘플링비 레지스터(20)의 값에 따라서 동작한다. 이상과 같이 본 실시예에 따르면, 오버 샘플링비 가변의 하드웨어를 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어로 동작시킬 수 있다. 또한, 도 3의 실시예와 같이 모드 변환 레지스터(13)를 부가하면, 모드 설정에 의해 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어와 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 양방으로 동작시키는 것도 가능해진다.
또한, 이상 A/D 변환 장치에 대해 진술하였지만, 상기한 실시예는 이와는 역변환인 오버 샘플링 D/A 변환에도 적용할 수가 있다. 도 10은 그 실시예이다.
사용자 인터페이스를 통해 의사 분주비 레지스터(11)에 기록된 값 N3과 의사오버 샘플링비 레지스터(21)에 기록된 값 N4는 변환 회로(12)로 분주비 N1로 변환되어 분주비 레지스터(10)에 기록된다.
발진기(30)에서 생성된 원 발진 주파수 fclk는 분주기(31)에서 1/N1로 분주되어 오버 샘플링 주파수 fsl로 된다. 또한 분주기(21)에서 1/N2로 분주되어 샘플링 주파수 fs2로 된다.
인터폴레이터(36)는 샘플링 주파수 fs2의 신호를 시간적으로 보간하여, 오버 샘플링 주파수 fsl의 신호로 변환한다. 보간할 때에 이미지라고 불리는 불필요한 주파 수성분이 발생하기 때문에, 인터폴레이터(36)는 디지탈적인 빗형상의 필터와 저역 통과 필터가 조합에 의해 실현하는 경우가 많다.
또한, 한번에 N2배로 보간하는 것이 아니라 몇 단인가로 나누어 보간하는 경우가 많다. 이 경우, 각 단의 보간 배율의 곱이 N2로 된다. 마지막으로 인터폴레이터(36)로 보간된 신호는, D/A 변환기(35)에서 아날로그 신호로 변환된다. D/A 변환기(35)의 후에는 도시하지 않은 포스트 필터가 후에 배치되고, D/A 변환 시에 발생한 양자화 잡음 등을 제거한다.
또한, 도 3의 실시예와 같이 모드 변환 레지스터(13)를 부가하면, 모드 설정에 의해 오버 샘플링비 고정의 제1 방식에 대응한 소프트웨어와 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 양방으로 동작시키는 것도 가능해진다.
상술한 바와 같이 본 발명에 따르면, 단일의 구성의 오버 샘플링 A/D 변환 또는 D/A 변환을 위한 하드웨어로 모드 설정에 의해 오버 샘플링비 고정의 제 1 방식에 대응한 소프트웨어와 오버 샘플링비 가변의 제2 방식에 대응한 소프트웨어의 양방으로 동작시킬 수 있다.
Claims (18)
- 외부에서 설정 가능한 오버 샘플링비 레지스터와 분주비 레지스터를 포함하고,상기 분주비 레지스터와 상기 오버 샘플링비 레지스터에 설정된 값에 기초하여 새로운 분주비를 생성하고, 상기 생성된 분주비에 기초하여 원 발진 주파수를 분주하여 샘플링 주파수를 형성하는것을 특징으로 하는 아날로그/디지탈 변환 장치.
- 외부에서 설정 가능한 오버 샘플링비 레지스터와 분주비 레지스터를 포함하고,상기 분주비 레지스터와 상기 오버 샘플링비 레지스터에 설정된 값에 기초하여 새로운 분주비를 생성하고, 상기 생성된 분주비에 기초하여 원 발진 주파수를 분주하여 샘플링 주파수를 형성하는것을 특징으로 하는 디지탈/아날로그 변환 장치.
- 의사 분주비 레지스터;의사 오버 샘플링비 레지스터;분주비 레지스터; 및상기 의사 분주비 레지스터 및 상기 의사 오버 샘플링비 레지스터에 설정된값을 변환하여 상기 분주비 레지스터의 설정치를 생성하는 변환 회로를 포함하고,상기 분주비 레지스터의 설정치에 기초하여 원 발진 주파수를 분주하여 샘플링 주파수를 형성하는것을 특징으로 하는 오버 샘플링 아날로그/디지탈 변환 장치.
- 제1항에 있어서,외부에서 입력된 모드 변환 신호가 제1 상태인 경우, 상기 변환 회로에서 변환된 값을 상기 분주비 레지스터의 설정치로 하고,외부에서 입력된 모드 변환 신호가 제2 상태인 경우, 외부 회로에서 입력된 값을 상기 분주비 레지스터의 설정치로 하는것을 특징으로 하는 아날로그/디지탈 변환 장치.
- 제1항에 있어서,모드 변환 레지스터를 더 포함하고,외부에서 입력되는 값을 상기 모드 변환 레지스터의 설정치로 하고,상기 모드 변환 레지스터의 설정치가 제1 상태인 경우, 상기 모드 변환 회로에서 변환된 값을 상기 분주비 레지스터의 설정치로 하고,상기 모드 변환 레지스터의 설정치가 제2 상태인 경우, 외부에서 입력된 값을 상기 분주비 레지스터의 설정치로 하는것을 특징으로 하는 아날로그/디지탈 변환 장치.
- 제1항에 있어서,상기 모드 변환 레지스터의 설정치가 제1 상태인 경우, 상기 모드 변환 레지스터와 상기 의사 분주비 레지스터 또는 상기 의사 오버 샘플링비 레지스터가 동일한 레지스터 워드에 존재하고,상기 모드 변환 레지스터의 설정치가 제2 상태인 경우, 상기 모드 변환 레지스터와 상기 분주비 레지스터가 동일한 레지스터 워드에 존재하는것을 특징으로 하는 아날로그/디지탈 변환 장치.
- 의사 분주비 레지스터;의사 오버 샘플링비 레지스터; 및분주비 레지스터를 포함하고,상기 의사 분주비 레지스터 및 상기 의사 오버 샘플링비 레지스터에 설정된 값을 변환하여 상기 분주비 레지스터의 설정치를 생성하며,상기 분주비 레스터의 설정치에 기초하여 원 발진 주파수를 분주하여 샘플링 주파수를 형성하는것을 특징으로 하는 오버 샘플링 디지탈/아날로그 변환 장치.
- 제7항에 있어서,외부에서 입력된 모드 변환 신호가 제1 상태인 경우, 상기 변환 회로에서 변환된 값을 상기 분주비 레지스터의 설정치로 하고,외부에서 입력된 모드 변환 신호가 제2 상태인 경우, 외부에서 입력된 값을 상기 분주비 레지스터의 설정치로 하는것을 특징으로 하는 오버 샘플링 디지탈/아날로그 변환 장치.
- 제1항에 있어서,모드 변환 레지스터를 더 포함하고,외부에서 입력된 값을 상기 모드 변환 레지스터의 설정치로 하며,상기 모드 변환 레지스터의 설정치가 제1 상태인 경우, 상기 변환 회로에서 변환된 값을 상기 분주비 레지스터의 설정치로 하고,상기 모드 변환 레지스터의 설정치가 제2 상태인 경우, 외부에서 입력된 값을 상기 분주비 레지스터의 설정치로 하는것을 특징으로 하는 아날로그/디지탈 변환 장치.
- 제1항에 있어서,상기 모드 변환 레지스터의 설정치가 제1 상태인 경우, 상기 모드 변환 레지스터와 상기 의사 분주비 레지스터 또는 상기 의사 오버 샘플링비 레지스터가 동일한 레지스터 워드에 존재하고,상기 모드 변환 레지스터의 설정치가 제2 상태의 경우, 상기 모드 변환 레지스터와 상기 분주비 레지스터가 동일한 레지스터 워드에 존재하는것을 특징으로 하는 아날로그/디지탈 변환 장치.
- 의사 분주비 레지스터;오버 샘플링비 레지스터;분주비 레지스터; 및상기 분주비 레지스터와 상기 의사 분주비 레지스터의 설정치를 변환하여 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치를 생성하는 변환 회로를 포함하고,상기 분주비 레지스터의 설정치에 기초하여 원 발진 주파수를 분주하여 샘플링 주파수를 형성하며,상기 오버 샘플링비 레지스터의 설정치에 기초하여 데시미터를 동작하는오버 샘플링 아날로그/디지탈 변환 장치.
- 제11항에 있어서,외부에서 입력된 모드 변환 신호가 제1 상태인 경우, 상기 변환 회로에서 변환된 값을 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치로 하고,외부에서 입력된 모드 변환 신호가 제2 상태인 경우, 외부에서 입력된 값을 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치로 하는것을 특징으로 하는 오버 샘플링 아날로그/디지탈 변환 장치.
- 제11항에 있어서,모드 변환 레지스터를 더 포함하고,외부에서 입력된 값을 상기 모드 변환 레지스터의 설정치로 하며,상기 모드 변환 레지스터의 설정치가 제1 상태인 경우, 상기 변환 회로에서 변환된 값을 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치로 하고,상기 모드 변환 레지스터의 설정치가 제2 상태인 경우, 외부에서 입력된 값을 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치로 하는것을 특징으로 하는 오버 샘플링 아날로그/디지탈 변환 장치.
- 제11항에 있어서,상기 모드 변환 레지스터의 설정치가 제1 상태인 경우, 상기 모드 변환 레지스터와 상기 의사 분주비 레지스터는 동일한 레지스터 워드에 존재하고,상기 모드 변환 레지스터의 설정치가 제2 상태인 경우, 상기 모드 변환 레지스터와 상기 분주비 레지스터 또는 상기 오버 샘플링비 레지스터가 동일한 레지스터 워드에 존재하는것을 특징으로 하는 오버 샘플링 아날로그/디지탈 변환 장치.
- 의사 분주비 레지스터;오버 샘플링비 레지스터;분주비 레지스터; 및상기 분주비 레지스터 및 상기 의사 분주비 레지스터의 설정치를 변환하여 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치를 생성하는 변환 회로를 포함하고,상기 분주비 레지스터의 설정치에 기초하여 원 발진 주파수를 분주하여 샘플링 주파수를 형성하며,상기 오버 샘플링비 레지스터의 설정치에 기초하여 인터폴레이터를 동작시키는것을 특징으로 하는 오버 샘플링 디지탈/아날로그 변환 장치.
- 제15항에 있어서,외부에서 입력된 모드 변환 신호가 제1 상태인 경우, 상기 변환 회로에서 변환된 값을 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치로 하고,외부에서 입력된 모드 변환 신호가 제2 상태인 경우, 외부에서 입력된 값을상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치로 하는것을 특징으로 하는 오버 샘플링 디지탈/아날로그 변환 장치.
- 제15항에 있어서,모드 변환 레지스터를 더 포함하고,외부에서 입력된 값을 상기 모드 변환 레지스터의 설정치로 하며,상기 모드 변환 레지스터의 설정치가 제1 상태인 경우, 상기 변환 회로에서 변환된 값을 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치로 하고,상기 모드 변환 레지스터의 설정치가 제2 상태인 경우, 외부에서 입력된 값을 상기 분주비 레지스터 및 상기 오버 샘플링비 레지스터의 설정치로 하는것을 특징으로 하는 오버 샘플링 디지털/아날로그 변환 장치.
- 제15항에 있어서,상기 모드 변환 레지스터의 설정치가 제1 상태인 경우, 상기 모드 변환 레지스터와 상기 의사 분주비 레지스터가 동일한 레지스터 워드에 존재하고,상기 모드 변환 레지스터의 설정치가 제2 상태인 경우, 상기 모드 변환 레지스터와 상기 분주비 레지스터 또는 상기 오버 샘플링비 레지스터가 동일한 레지스터 워드에 존재하는것을 특징으로 하는 오버 샘플링 디지탈/아날로그 변환 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1998-164694 | 1998-06-12 | ||
| JP16469498 | 1998-06-12 | ||
| PCT/JP1999/003131 WO1999065147A1 (fr) | 1998-06-12 | 1999-06-11 | Convertisseur a/n, n/a a surechantillonnage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010023217A KR20010023217A (ko) | 2001-03-26 |
| KR100337140B1 true KR100337140B1 (ko) | 2002-05-18 |
Family
ID=15798100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020007001846A KR100337140B1 (ko) | 1998-06-12 | 1999-06-11 | 오버 샘플링 ａ/ｄ, ｄ/ａ 변환 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6476750B1 (ko) |
| EP (1) | EP1120915A4 (ko) |
| JP (1) | JP3657881B2 (ko) |
| KR (1) | KR100337140B1 (ko) |
| WO (1) | WO1999065147A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1304808B1 (en) * | 2001-09-28 | 2005-11-23 | Freescale Semiconductor, Inc. | Multi-rate analog-to-digital converter |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130186A (ja) * | 1984-07-20 | 1986-02-12 | Hitachi Micro Comput Eng Ltd | 発振回路 |
| JPH0644374B2 (ja) * | 1984-12-06 | 1994-06-08 | ソニー株式会社 | デイスクプレ−ヤ |
| JP3190080B2 (ja) * | 1990-11-30 | 2001-07-16 | 株式会社東芝 | サンプリング周波数変換装置 |
| JPH04291823A (ja) * | 1991-03-20 | 1992-10-15 | Canon Inc | Ａ／ｄ変換器 |
| JPH04349709A (ja) * | 1991-05-28 | 1992-12-04 | Nec Corp | Ａ／ｄ変換回路 |
| JPH05143632A (ja) * | 1991-11-22 | 1993-06-11 | Kawasaki Steel Corp | 積和演算器 |
| JP3383021B2 (ja) * | 1993-08-30 | 2003-03-04 | 株式会社アカシ | 加振機の駆動制御装置 |
| US5619202A (en) * | 1994-11-22 | 1997-04-08 | Analog Devices, Inc. | Variable sample rate ADC |
| US5457456A (en) * | 1993-12-16 | 1995-10-10 | At&T Ipm Corp. | Data converter with programmable decimation or interpolation factor |
| US5617088A (en) * | 1994-01-26 | 1997-04-01 | Sony Corporation | Sampling frequency converting device and memory address control device |
| US5731769A (en) * | 1995-12-04 | 1998-03-24 | Motorola, Inc. | Multi-rate digital filter apparatus and method for sigma-delta conversion processes |
| JP3849892B2 (ja) * | 1996-09-09 | 2006-11-22 | ソニー株式会社 | フイルタ装置及び無線通信端末装置 |
| JPH10126218A (ja) * | 1996-10-15 | 1998-05-15 | Sony Corp | サンプリング周波数変換装置 |
| JP3087833B2 (ja) * | 1997-03-12 | 2000-09-11 | 日本電気株式会社 | サンプル周波数変換装置 |
-
1999
- 1999-06-11 WO PCT/JP1999/003131 patent/WO1999065147A1/ja not_active Application Discontinuation
- 1999-06-11 US US09/485,349 patent/US6476750B1/en not_active Expired - Fee Related
- 1999-06-11 EP EP99924006A patent/EP1120915A4/en not_active Withdrawn
- 1999-06-11 JP JP2000554055A patent/JP3657881B2/ja not_active Expired - Fee Related
- 1999-06-11 KR KR1020007001846A patent/KR100337140B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6476750B1 (en) | 2002-11-05 |
| JP3657881B2 (ja) | 2005-06-08 |
| WO1999065147A1 (fr) | 1999-12-16 |
| EP1120915A1 (en) | 2001-08-01 |
| KR20010023217A (ko) | 2001-03-26 |
| EP1120915A4 (en) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497152A (en) | Digital-to-digital conversion using non-uniform sample rates | |
| US5748126A (en) | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling | |
| US5471411A (en) | Interpolation filter with reduced set of filter coefficients | |
| KR0129767B1 (ko) | 샘플링레이트 변환장치 | |
| US7259700B2 (en) | Method and device for converting the sampling frequency of a digital signal | |
| JPH10200412A (ja) | 分布されたデシメーションサンプル速度変換 | |
| JP2006197599A (ja) | 非同期サンプルレートコンバータ | |
| US6169506B1 (en) | Oversampling data converter with good rejection capability | |
| US6307441B1 (en) | Shape modulation transmit loop with digital frequency control and method for same | |
| US7280061B2 (en) | Digital-to-analog converter using a frequency hopping clock generator | |
| US6201486B1 (en) | Pre-processing of multiple sample rates sources to simplify and improve multi-channel DAC design | |
| KR100337140B1 (ko) | 오버 샘플링 ａ/ｄ, ｄ/ａ 변환 장치 | |
| US7047263B2 (en) | Fast-settling digital filter and method for analog-to-digital converters | |
| JPH07235861A (ja) | 加重平均を使用したサンプリング周波数変換方法 | |
| US6664819B2 (en) | Frequency synthesizer for improving a unique DDS characteristic | |
| EP1645027A1 (en) | Method and apparatus for generation of arbitrary mono-cycle waveforms | |
| US7177812B1 (en) | Universal sampling rate converter for digital audio frequencies | |
| US20030107507A1 (en) | Over-sampling digital-to-analog converter with variable sampling frequencies | |
| US7193547B2 (en) | DAC/ADC system | |
| JPH04235407A (ja) | アナログ／ディジタル変換方式 | |
| JPH10294666A (ja) | 信号処理回路 | |
| JP3468677B2 (ja) | 周波数変換装置 | |
| JP2002300007A (ja) | サンプリング周波数変換装置 | |
| JP3842396B2 (ja) | デジタル変調装置 | |
| US6483451B1 (en) | Sampling function waveform data generating device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |