JP3842396B2

JP3842396B2 - デジタル変調装置

Info

Publication number: JP3842396B2
Application number: JP22565497A
Authority: JP
Inventors: 輝夫大西; 敦也横井
Original assignee: Kenwood KK
Current assignee: Kenwood KK
Priority date: 1997-08-07
Filing date: 1997-08-07
Publication date: 2006-11-08
Anticipated expiration: 2017-08-07
Also published as: JPH1155336A

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタル携帯電話等で使用されるデジタル変調装置に関するもので、特にベースバンドフィルタと直交変調器をＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）等のデジタル回路で実現した場合において、性能劣化なく回路規模を削減できるデジタル変調装置に関する。
【０００２】
【従来の技術】
近年、デジタル回路技術の発達により、アナログ回路で実現していた機能をデジタル回路で実現する例が増えている。デジタル回路で機能を実現した場合、特性のバラツキがない、経年劣化がない、調整が不要というメリットが得られる。さらに、デジタル回路としてＤＳＰ等のソフトウェアでプログラム可能なデバイスを用いた場合、ソフトウェアによって機能が記述されるので、修正、変更が容易であるというメリットも得られる。
デジタル携帯電話等の通信機の分野においてもデジタル回路への移行は進んでおり、究極の例として通信機能のほとんどをソフトウェアで実現するソフトウェア無線器（ＪｏｅＭｉｔｏｌａ，”ＴｈｅＳｏｆｔｗａｒｅＲａｄｉｏＡｒｃｈｉｔｅｃｔｕｒｅ”，ＩＥＥＥＣｏｍｍｕｎｉｃａｔｉｏｎＭａｇａｚｉｎｅＶｏｌ．３３Ｎｏ．５Ｍａｙ１９９５）が提案されている。図３は、デジタル携帯電話等で使用されるデジタル変調装置を、ＤＳＰを用いたデジタル回路で実現した例である。
【０００３】
図３において、このデジタル変調装置は、送信データが入力されるベースバンド変調器１と、上記ベースバンド変調器１に接続された第１および第２のベースバンドフィルタ２、３と、上記第１および第２のベースバンドフィルタ２、３に接続された第１および第２の乗算器４、５と、上記第２の乗算器５に接続された９０°位相器６と、上記第１の乗算器４および９０°位相器６に接続されたローカル発振器７と、上記第１および第２の乗算器４、５に接続された加算器８と、上記加算器８に接続されたＤ／Ａ変換器１０と、上記Ｄ／Ａ変換器１０に接続されたローパスフィルタ１３とを有している。
そして、上記第１および第２の乗算器４、５および９０°位相器６およびローカル発振器７および加算器８によって直交変調器１２が構成され、上記ベースバンド変調器１および第１および第２のベースバンドフィルタ２、３および直交変調器１２の点線で囲んだ部分はＤＳＰのソフトウェアで機能を実現している部分であり、上記ＤＳＰは発振器１４の周波数で動作する。
次に、動作について説明すると、まず、送信データはベースバンド変調器１に入力される。ベースバンド変調器１は変調方式に応じて、送信データをベースバンドＩ、Ｑ信号に変換する。Ｉ信号とは、変調波出力（ローパスフィルタ２の出力信号）の同相成分となる信号であり、Ｑ信号とは、変調波出力（ローパスフィルタ３の出力信号）の直交成分となる信号である。例えば、デジタル携帯電話で採用されているπ／４ＱＰＳＫ変調方式では、図４のような規則に従ってＩ、Ｑ信号が生成される。
【０００４】
ここで、変調のシンボル周波数すなわちＩ、Ｑ信号が変化する周波数をｆｂとおく。このＩ、Ｑ信号を、同じ特性を持つ第１および第２のベースバンドフィルタ２、３にそれぞれ入力し、帯域制限を行う。上記第１および第２のベースバンドフィルタ２、３はデジタルフィルタであるから、定められたサンプリング周波数ｆｓで動作し、帯域制限された出力を、第１および第２の乗算器４、５、ローカル発振器７、９０°位相器６および加算器８からなる直交変調器１２に入力する。この直交変調器１２もサンプリング周波数ｆｓで動作する。また、ローカル発振器７は、デジタル変調回路の所望の出力周波数ｆｃの余弦波を発振する。
上記直交変調器１２において、帯域制限されたＩ信号に周波数ｆｃの余弦波を乗算し、一方帯域制限されたＱ信号に周波数ｆｃの正弦波を乗算し、両者の出力を加算することによりデジタル変調波出力信号が得られる。
ここで、直交変調器１２のデジタル変調波出力信号のスペクトルを図５に示す。デジタル変調波出力信号はサンプリング周波数ｆｓの離散信号であるため、中心周波数ｆｃの元信号の他にイメージ信号のスペクトルが中心周波数（ｆｓ−ｆｃ）に現れる。
このデジタル出力信号をＤ／Ａ変換器１０でアナログ信号に変換し、アナログのローパスフィルタ１３でイメージ信号を除去することにより所望の変調波出力を得る。通常、Ｄ／Ａ変換器１０のサンプリング周波数ｆｓとＤＳＰのサンプリング周波数ｆｓは一致させる必要がある。ただし、イメージ信号がローパスフィルタで除去できるためには、図５から容易に分かるように
ｆｓ＞２ｆｃ＋Ｗｄ（１）
なる条件が必要である。ここで、Ｗｄは変調波帯域幅である。
【０００５】
ここで、上記デジタル変調装置におけるベースバンドフィルタ２、３の処理量についてみてみる。ベースバンドフィルタはデジタルフィルタであるので、その処理量はサンプリング周波数ｆｓとデジタルフィルタのタップ数で決まる。アナログフィルタで実現した時に比べて性能劣化のない特性を得るためには、フィルタのタップを８シンボル分の時間応答に相当するだけ用意する必要がある。従って、必要なタップ数は、
（ｆｓ／ｆｂ）×８
となる。このとき、２つのベースバンドフィルタ２、３の処理量は次式で表せる。
ｆｓ×（ｆｓ／ｆｂ）×８×２（２）
例として、シンボル周波数ｆｂ＝２１ｋＨｚ、変調波出力周波数ｆｃ＝４５５ｋＨｚ、変調波帯域幅Ｗｄ＝３２ｋＨｚの場合を考える。
まず式（１）から、サンプリング周波数の条件は、
ｆｓ＞９４２ｋＨｚ
となり、ｆｓを最小の９４２ｋＨｚとした場合の２つのベースバンドフィルタ２、３の処理量は式（２）から、
６７６ＭＩＰＳ（Million Instructions per Second ）
となる。現在の汎用ＤＳＰの処理能力は、一般に高速なものでも４０〜５０ＭＩＰＳであり、上記２つのベースバンドフィルタを実現するための回路規模は非常に大きなものになってしまう。
【０００６】
そこで、図６に示すような改良がなされている。
図６において、改良されたデジタル変調装置は、送信データが入力されるベースバンド変調器１と、上記ベースバンド変調器１に接続された第１および第２のベースバンドフィルタ２、３と、上記第１および第２のベースバンドフィルタ２、３にそれぞれ接続された第１および第２の乗算器４、５と、上記第２の乗算器５に接続された９０°位相器６と、上記第１の乗算器４および９０°位相器６に接続されたローカル発振器７と、上記第１および第２の乗算器４、５に接続された加算器８と、上記加算器８に接続されたアップサンプラ９と、上記アップサンプラ９に接続されたＤ／Ａ変換器１０と、上記Ｄ／Ａ変換器１０に接続されたバンドパスフィルタ１１とを有している。
そして、上記第１および第２の乗算器４、５および９０°位相器６およびローカル発振器７および加算器８によって直交変調器１２が構成され、上記ベースバンド変調器１および第１および第２のベースバンドフィルタ２、３および直交変調器１２およびアップサンプラ９の点線で囲んだ部分は、ＤＳＰのソフトウェアで機能を実現している部分であり、ＤＳＰは発振器１４の周波数で動作する。
次に、上記改良されたデジタル変調回路の動作について説明すると、まず、送信データはベースバンド変調器１に入力され、ベースバンド変調器１は変調方式に応じて、送信データをベースバンドＩ、Ｑ信号に変換する。ここで、変調のシンボル周波数すなわち、Ｉ、Ｑ信号が変化する周波数をｆｂとおく。
【０００７】
このＩ、Ｑ信号を、同じ特性を持つ第１および第２のベースバンドフィルタ２、３にそれぞれ入力し、帯域制限を行う。上記第１および第２のベースバンドフィルタ２、３はデジタルフィルタであり、定められた第１サンプリング周波数ｆｓ１で動作する。帯域制限された出力を第１および第２の乗算器４、５、ローカル発振器７、９０°位相器６および加算器８からなる直交変調器１２に入力する。この直交変調器１２も第１サンプリング周波数ｆｓ１で動作する。また、ローカル発振器７は、周波数ｆＬの余弦波を発振する。ｆＬはデジタル変調回路の所望の周波数ｆｃとは異なり、後述する条件により決定される周波数である。
上記直交変調器１２において、帯域制限されたＩ信号に周波数ｆＬの余弦波を第１の乗算器４によって乗算し、一方帯域制限されたＱ信号に周波数ｆＬの正弦波を第２の乗算器５によって乗算し、両者の出力を加算器８によって加算することにより中心周波数ｆＬのデジタル変調波出力信号が得られる。直交変調器１２のデジタル変調波出力信号のスペクトルを図７に示す。
上記デジタル変調波出力信号は第１サンプリング周波数ｆｓ１の離散信号であるため、中心周波数ｆＬの元信号の他にイメージ信号のスペクトルが中心周波数（ｆｓ１−ｆＬ）に現れる。
【０００８】
次に、この出力をアップサンプラ９でｆｓ１のｎ倍の第２サンプル周波数ｆｓ２にアップサンプルする。アップサンプルする場合の補間法は種々の方法があるが、ここでは増えたサンプル点の値を全て０とするゼロ補間を行う。例として、ｎ＝８の場合のアップサンプラの出力信号のスペクトルを図８に示す。図８から分かるように、図７のスペクトルのイメージがｆｓ１毎に現れる。
ｆｓ２＝ｎ×ｆｓ１のとき、前記イメージ信号の中心周波数は、
（ｋ−１）×ｆｓ１＋ｆＬ、ｋ×ｆｓ１−ｆＬ：ｋ＝１、２、…、ｎ（３）
となる。これらイメージ信号は、変調波信号のスペクトルと基本的に同一であるのでどれを使ってもかまわない。そこで、あるイメージ信号の中心周波数が所望の出力周波数ｆｃと一致するようにｆｓ１、ｆＬ、ｋを設定して、これらイメージ信号群をＤ／Ａ変換器１０でアナログ信号に変換し、アナログのバンドパスフィルタ１１で不要なイメージ信号を除去することにより所望の変調波出力を得ることができる。
通常、Ｄ／Ａ変換器１０のサンプリング周波数ｆｓ２とＤＳＰのサンプリング周波数ｆｓ２を一致させるために、ＤＳＰからサンプリングの信号をＤ／Ａ変換器１０に入力する。ただし、不要イメージ信号がバンドパスフィルタ１１で除去できるためには、図７および図８から容易に分かるように、
ｆｓ１＞２ｆＬ＋Ｗｄ（４）
なる条件が必要である。しかし、図８から想像できるようにｆｃに対してｆＬは低い周波数を設定できるので、ｆｓ１は従来のサンプリング周波数ｆｓよりも低い値を用いることが可能で、その結果としてベースバンドフィルタ２、３の処理量を削減できる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記図６に示した従来のデジタル変調回路では、より高い変調波出力周波数を発生しようとすると以下のような問題があった。すなわち、図９に示すようにアップサンプリング前の１／ｆｓ１（ｓｅｃ）の間にアップサンプリングの比率に応じてゼロ補間のための０を挿入してＤ／Ａ変換器１０に１／ｆｓ２間隔でデータを出力しなければならなくなり、通常データは、ＤＳＰ内もしくは外部から１／ｆｓ２間隔の割り込みを発生してＤ／Ａ変換器１０にデータを出力するので、データを出力する以外に割り込みと割り込みからの復帰に時間がかかってしまうものであった。
例として、シンボル周波数ｆｂ＝２１ｋＨｚ、変調波出力周波数ｆｃ＝２４００ｋＨｚ、変調波帯域幅Ｗｄ＝３２ｋＨｚの場合を考える。まず、上記（３）式および（４）式を満足しながら、出力周波数ｆｃを２４００ｋＨｚにするための組み合わせを選ぶ。
第１サンプリング周波数ｆｓ１＝１６８ｋＨｚ、ローカル発振周波数ｆＬ＝４８ｋＨｚ、ｎ＝４０、ｋ＝１５とすると、式（３）から出力周波数は、２４００ｋＨｚとなる。このときのＤＳＰのフィルタの処理量は、式（２）より２１．５ＭＩＰＳであるがそのほかに変調、周波数変換等の処理を加味すると約３０ＭＩＰＳとなる。さらに、前述したように１／ｆｓ２間隔でデータを出力しようとすると一回あたり最低でも０．５ＭＩＰＳ必要となるために、ｎ＝４０であると２０ＭＩＰＳとなり、フィルタの処理量と同程度の処理量がＤＳＰにおいて増えてしまうものであった。
本発明は、上記事情に鑑みてなされたものであって、ベースバンドフィルタと直交変調器をＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）等のデジタル回路で実現した場合において、ＤＳＰのデータ出力のための割り込み回数を抑えることによりＤＳＰ処理量を大幅に減少させることができるデジタル変調装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために本発明は、送信データを変調して出力する機能をデジタル回路で実現したデジタル変調装置であって、送信データをベースバンドＩ、Ｑ信号に変換するベースバンド変調器と、上記Ｉ、Ｑ信号の帯域制限を行うベースバンドフィルタと、上記帯域制限されたＩ、Ｑ信号により所望の中心周波数の変調波を生成する直交変調器と、上記直交変調器の出力信号をアップサンプルする手段と、を具備するデジタル信号処理装置と、上記アップサンプルされた信号を一時保管するメモリ手段と、上記一時保管された信号をアナログ信号に変換するＤ／Ａ変換器と、所望の周波数の変調波出力を得るため上記Ｄ／Ａ変換器の出力信号の帯域制限を行うバンドパスフィルタと、を具備し、
上記デジタル信号処理装置から上記メモリ手段への出力は所定の周波数間隔で一度に行うことを特徴とする。
本発明の他の特徴は、上記デジタル信号処理装置から上記メモリ手段への出力は、上記アップサンプルする手段によってアップサンプルされた信号に基づく間隔でデータを出力するのではなく、上記アップサンプルする前の信号に基づく間隔でアップサンプルする前の信号とゼロ補間したデータを一度に出力することである。
本発明の他の特徴は、上記メモリ手段が、非同期で書き込みと読み込みを行い、データが書き込まれた順番に読み出されるメモリであることである。
【００１１】
【発明の実施の形態】
以下、本発明を図示した実施形態に基づいて詳細に説明する。図１は本発明によるデジタル変調装置の一実施形態を示すブロック図である。
図１において、デジタル変調装置は、送信データが入力されるベースバンド変調器１と、上記ベースバンド変調器１に接続された第１および第２のベースバンドフィルタ２、３と、上記第１および第２のベースバンドフィルタ２、３にそれぞれ接続された第１および第２の乗算器４、５と、上記第２の乗算器５に接続された９０°位相器６と、上記第１の乗算器４および９０°位相器６に接続されたローカル発振器７と、上記第１および第２の乗算器４、５に接続された加算器８と、上記加算器８に接続されたアップサンプラ９と、上記アップサンプラ９に接続されたＦＩＦＯ（ＦｉｒｓｔＩｎｐｕｔＦｉｒｓｔＯｕｔｐｕｔ）１５と、上記ＦＩＦＯ１５に接続されたＤ／Ａ変換器１６と、上記Ｄ／Ａ変換器１６に接続されたバンドパスフィルタ１１とを有している。
そして、上記第１および第２の乗算器４、５および９０°位相器６およびローカル発振器７および加算器８によって直交変調器１２が構成され、上記ベースバンド変調器１および第１および第２のベースバンドフィルタ２、３および直交変調器１２およびアップサンプラ９の点線で囲んだ部分は、ＤＳＰのソフトウェアで機能を実現している部分であり、ＤＳＰは発振器１４の周波数で動作する。
【００１２】
次に、上記デジタル変調回路の動作について説明する。
まず、送信データはベースバンド変調器１に入力され、ベースバンド変調器１は変調方式に応じて、送信データをベースバンドＩ、Ｑ信号に変換する。ここで、変調のシンボル周波数すなわちＩ、Ｑ信号が変化する周波数をｆｂとおく。このＩ、Ｑ信号を、同じ特性を持つ第１および第２のベースバンドフィルタ２、３にそれぞれ入力し、帯域制限を行う。
上記第１および第２のベースバンドフィルタ２、３はデジタルフィルタであり、定められた第１サンプリング周波数ｆｓ１で動作する。帯域制限された出力を第１および第２の乗算器４、５、ローカル発振器７、９０°位相器６および加算器８からなる直交変調器１２に入力する。この直交変調器１２も第１サンプリング周波数ｆｓ１で動作する。また、ローカル発振器７は、周波数ｆＬの余弦波を発振する。ｆＬはデジタル変調回路の所望の出力周波数ｆｃとは異なり、後述する条件により決定される周波数である。
上記直交変調器１２において、帯域制限されたＩ信号に周波数ｆＬの余弦波を第１の乗算器４によって乗算し、一方帯域制限されたＱ信号に周波数ｆＬの正弦波を第２の乗算器５によって乗算し、両者の出力を加算器８によって加算することにより中心周波数ｆＬのデジタル変調波出力信号が得られる。
【００１３】
上記デジタル変調波出力信号は第１サンプリング周波数ｆｓ１の離散信号であるため、中心周波数ｆＬの元信号の他にイメージ信号のスペクトルが中心周波数（ｆｓ１−ｆＬ）に現れる。この出力信号をアップサンプラ９でｆｓ１のｎ倍の第２サンプル周波数ｆｓ２にアップサンプルする。
アップサンプルする場合の補間法は種々の方法があるが、ここでは増えたサンプル点の値を全て０とするゼロ補間を行う。
そこで、ここでは図２（ａ）に示すように上記ＤＳＰからはサンプリング周波数ｆｓ１間隔でアップサンプルする前の信号とゼロ補間したデータをＤＳＰから一度に、上記ＦＩＦＯ１５に出力する様にしている。すなわち、上記ＦＩＦＯ１５は、上記ＤＳＰと同期して上記ＤＳＰのクロックと同じ速さでデータを書き込む様にしている。上記ＦＩＦＯ１５では、通常２５６ワード程度のバッファを備えているので、ＤＳＰから一度にデータを出力してもデータがなくなることはない。
一方、ＦＩＦＯ１５は図２（ｂ）に示す様にＤ／Ａ変換器１６側のサンプリング周波数ｆｓ２でデータを出力する。従って、Ｄ／Ａ変換器１６出力後にはサンプリング周波数ｆｓ２にアップサンプリングされていることになる。つまり、上記ＦＩＦＯ１５はＤＳＰからのデータの書き込みとＤ／Ａ変換器１６からの読み込みを非同期に行っている。
【００１４】
例として、シンボル周波数ｆｂ＝２１ｋＨｚ、変調波出力周波数ｆｃ＝２４００ｋＨｚ、変調波帯域幅Ｗｄ＝３２ｋＨｚの場合を考える。まず上記（３）式および（４）式を満足しながら、出力周波数ｆｃを２４００ｋＨｚにするための組み合わせを選ぶ。第１サンプリング周波数ｆｓ１＝１６８ｋＨｚ、ローカル発振周波数ｆＬ＝４８ｋＨｚ、ｎ＝４０、ｋ＝１５とすると、式（３）から出力周波数は、２４００ｋＨｚとなる。このときのＤＳＰのフィルタの処理量は、前述したように２１．５ＭＩＰＳであるが、そのほかに変調、周波数変換等の処理を加味すると約３０ＭＩＰＳとなる。
ここで、本発明の方法であると上記ＦＩＦＯ１５へ一度にデータを出力する様にしているので、割り込みの回数が一回となる。従って、一回に０．１７ＭＩＰＳで良いので、ｎ＝４０でも６．８ＭＩＰＳとなり、従来より最低でもほぼ１／３の処理量にまでＤＳＰの負担を削減することができる。これは、ＤＳＰによっては、割り込みおよびそれからの復帰に２倍の時間を要する場合もあるので、非常に有効となる。
【００１５】
【発明の効果】
本発明は、以上説明したように、ＤＳＰとＤ／Ａ変換器との間にＦＩＦＯを設けているので、ＤＳＰからのデータの書き込みとＤ／Ａ変換器からの読み込みを非同期に行うことになり、従来方式に比べてＤＳＰのデータ出力のための割り込み回数を抑えることができＤＳＰ処理量の削減が行える。
【図面の簡単な説明】
【図１】本発明によるデジタル変調装置の一実施形態を示すブロック図である。
【図２】図１に示したデジタル変調装置内における信号を示すもので、（ａ）はＤＳＰからのデータ出力を時間軸で表わした図であり、（ｂ）はＦＩＦＯからのデータ出力のスペクトルを示す図である。
【図３】従来のデジタル変調回路を示すブロック図である。
【図４】π／４ＱＰＳＫ変調方式において、Ｉ、Ｑ信号が生成される規則を示す図である。
【図５】図３に示した従来の直交変調器の出力信号のスペクトルを示す図である。
【図６】従来の他のデジタル変調回路を示すブロック図である。
【図７】図６に示した従来の直交変調器の出力信号のスペクトルを示す図である。
【図８】図６に示したアップサンプラの出力信号のスペクトルを示す図である。
【図９】従来のデジタル変調回路のＤＳＰからのデータ出力を時間軸で表わした図である。
【符号の説明】
１…ベースバンド変調器、２、３…ベースバンドフィルタ、
４、５…乗算器、６…９０°位相器、
７…ローカル発振器、８…加算器、
９…アップサンプラ、１０、１６…Ｄ／Ａ変換器、
１１…バンドパスフィルタ、１２…直交変調器、
１３…ローパスフィルタ、１４…発振器、
１５…ＦＩＦＯ、

Claims

送信データを変調して出力する機能をデジタル回路で実現したデジタル変調装置であって、送信データをベースバンドＩ、Ｑ信号に変換するベースバンド変調器と、上記Ｉ、Ｑ信号の帯域制限を行うベースバンドフィルタと、上記帯域制限されたＩ、Ｑ信号により所望の中心周波数の変調波を生成する直交変調器と、上記直交変調器の出力信号をアップサンプルする手段と、を具備するデジタル信号処理装置と、
上記アップサンプルされた信号を一時保管するメモリ手段と、上記一時保管された信号をアナログ信号に変換するＤ／Ａ変換器と、所望の周波数の変調波出力を得るため上記Ｄ／Ａ変換器の出力信号の帯域制限を行うバンドパスフィルタと、を具備し、上記デジタル信号処理装置から上記メモリ手段への出力は所定の周波数間隔で一度に行うことを特徴とするデジタル変調装置。
上記デジタル信号処理装置から上記メモリ手段への出力は、上記アップサンプルする手段によってアップサンプルされた信号に基づく間隔でデータを出力するのではなく、上記アップサンプルする前の信号に基づく間隔でアップサンプルする前の信号とゼロ補間したデータを一度に出力することを特徴とする請求項１に記載のデジタル変調装置。
上記メモリ手段が、非同期で書き込みと読み込みを行い、データが書き込まれた順番に読み出されるメモリであることを特徴とする請求項１又は２に記載のデジタル変調装置。