JP3760113B2 - ディジタルアップコンバータ - Google Patents
ディジタルアップコンバータ Download PDFInfo
- Publication number
- JP3760113B2 JP3760113B2 JP2001170502A JP2001170502A JP3760113B2 JP 3760113 B2 JP3760113 B2 JP 3760113B2 JP 2001170502 A JP2001170502 A JP 2001170502A JP 2001170502 A JP2001170502 A JP 2001170502A JP 3760113 B2 JP3760113 B2 JP 3760113B2
- Authority
- JP
- Japan
- Prior art keywords
- filter means
- filter
- digital
- band
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、制御ソフトウェアの変更により、無線機の変調方式や、バンド（周波数、帯域幅）等を柔軟に変更可能な、ソフトウェア無線機の構成要素となるディジタルアップコンバータの構成法に関する。
【０００２】
【従来の技術】
ソフトウェア無線機とは、従来ハードウェアで構成されることが多かった無線機の各機能を、可能な限りディジイル信号処理で実現して、 ＣＰＵ（Central Processing Unit ）やＤＳＰ（Digital Signal Processor）といった汎用のディジタル信号処理デバイス上で動作するソフトウェア、または、ＦＰＧＡ（Field Programmable Gate Array ）をプログラミンダするためのデータとして実現する技術である。
【０００３】
この技術を用いれば、従来固定とされてきた使用周波数や、変調方式等の無線機の動作パラメータなどを柔軟に変更することが可能となる。送信側に着目すると、ソフトウエア無線機を実現するためには、信号処理を行うプロセッサ等に要求される信号処理能力は、Ｄ／Ａ変換器の動作速度に比例する。
【０００４】
そのため、処理する信号自体が狭帯域であってもＩＦ周波数やＲＦ周波数の信号処理を行う場合には非常に高い処理能力を持つプロセッサを使用する必要がある。デイジタルアップコンバータは、ソフトウエア無線機を実現するための構成要素の一つであり、帯域制限、シンボルレートの変換、周波数変換等の機能を有する。
【０００５】
ディジタルアップコンバータを用いることで、プロセッサは、送信シンボルとは非同期の高速のクロックを使用して信号処理を実行することができるだけでなく、プロセッサの出力データレートを低くすることができるから、プロセッサへの要求処理能力を低減することが可能となる。
【０００６】
図１０に従来のディジタルアップコンバータの構成例を示す。本構成例のディジタルアップコンバータは、帯域制限フィルタ手段１１および、シンボルタイミング信号を生成する数値制御発振手段１３（ＮＣＯ ；Numerical Controlled Oscillator）と、シンボルレートの変換を行う補間フィルタ手段１２とからなる周波数変換器で構成される。
【０００７】
入力された送信データ列は、帯域制限フィルタ手段１１により帯域制限される。この帯域制限フィルタ手段１１は、ＦＩＲ（Finite Impulse Response ）フィルタとして実現されることが多い。一方、数値制御発振手段１３は、シンボルレートのタイミング信号を生成する。このタイミング信号に基づいて、補間フィルタ手段１２は、帯域制限フィルタ手段１１の出力に対してシンボルレートの変換を行なう。
【０００８】
補間フィルタ手段１２の構成としては、ＦＩＲフィルタを用いる方法と、補間多項式に基づく方法が知られている。ＦＩＲフィルタを用いる方法については、文献１（：P.P.Vaidyanathan,“Multirate Systems and Filter Banks”，Prentice Hall，1993. ）に詳細に述べられている。
【０００９】
ＦＩＲフィルタを用いる方法では、位相の異なる出力を生成する複数のフィルタに分解し、各フィルタからの出力をＮＣＯから得られる移送情報を用いて切り換えることで所望の信号を得る。ＦＩＲフィルタを用いる補間フィルタの構成例として、図２に４倍の補間を行う補間フィルタの構成を図示する。
【００１０】
基になるＦＩＲフィルタのタップ係数をｈｉ（ｉ＝０〜Ｎ−１）とするとＦＩＲフィルタの伝達関数Ｒ（ｚ）は、“数１”で表される。補間フィルタの周波数特性はＲ（ｚ）により決定される。
【００１１】
【数１】
【００１２】
Ｒ（ｚ）は、“数２”のように分解することができ、分解された各フィルタの伝達関数Ｒ0 （ｚ）、Ｒ1 （ｚ）、Ｒ2 （ｚ）、Ｒ3 （ｚ）は、“数３”〜“数６”となる。
【００１３】
【数２】
【００１４】
【数３】
【００１５】
【数４】
【００１６】
【数５】
【００１７】
【数６】
【００１８】
ＮＣＯは、シンボルタイミングと、シンボルタイミンダ時点における位相ずれμを出力する。その位相ずれμの大きさ（０〜２π［rad ］）により、４つのフィルタ出力を切り替える。即ち、出力ｙ（ｋ）は“数７”で与えられる。
【００１９】
【数７】
【００２０】
一方、前記補間多項式に基づく方法については、文献２（：Lars Erup,Floyd M.Gardner,Robert A.Harris,“Interpolation in Digital Modems-Part II : Implementation and Performance”,IEEE Trans.on Commun.Vol.41,No.6,June
1993.）に詳しく述べられている。
【００２１】
この方法では、ＮＣＯからの位相情報に基づいて入力された信号の時間的に隣接したシンボルを、補間多項式により補間して所望の信号を得ている。図３に３次補間多項式を用いた補間フィルタの構成を示す。ＦＩＲフィルタによる構成の場合と同様、ＮＣＯよりシンボルタイミングとシンボルタイミンダ時点における位相ずれμ（０〜１．０［symbol］）が入力される。補間フィルタ出力ｙ（ｋ）は、μの３次関数として“数８”“数９”で表される。
【００２２】
【数８】
【００２３】
【数９】
【００２４】
ここで、ｎは補間多項式の次数、Ｍは補間フィルタのインパルス応答の長さであり、図３の例ではｎ＝３、Ｍ＝３である。Ｌ1 （ｉ）はLagrange多項式の係数であり、“表１”で与えられる。
【００２５】
【表１】
【００２６】
一般に、Ｌ1 （ｉ）の各値は、簡単な分数で表されるため、多項式の次数をうまく選べば、“数９”中の乗算は、ビットシフト等で簡易化することができ、実質的に必要な乗算器の数は少なくて済む。以上のことから、ＦＩＲフィルタによる補間フィルタと比べて、補間多項式による補間フィルタは、構成が簡易であるという特徴を持つことが分かる。その反面、後者は通過帯域外でリップル状のゲインを持つという特性がある。
【００２７】
【発明が解決しようとする課題】
補間フィルタの周波数特性が伝送しようとする信号の通過帯域外にゲインを持つと、信号のイメージ成分が不要高調波（エイリアス）として隣接するチャネルに悪影響をもたらす。ＦＩＲフィルタによる補間フィルタでは、良好なエイリアス抑圧特性を実現するにはタップ数を多くする必要があり、そのため、回路規模が大きくなり、また、処理遅延の増大を招くという課題があった。
【００２８】
一方、補間多項式に基づく方法では、構成は簡易であるが通過帯域外にリップル状のゲインを持つため、高いエイリアス抑圧特性を実現できないという課題があった。本発明は、広帯域信号が伝送可能であり、且つ簡潔な構成のハードウェアで実現できるディジタルアップコンバータを提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明によれば、上述の課題は、前記特許請求の範囲に記載した手段によって解決される。すなわち、請求項１の発明は、入力された信号に対して帯域制限を行う帯域制限フィルタ手段と、設定された値に基づいてシンボルタイミング信号を生成する数値制御発振手段と、前記帯域制限フィルタ手段の出力を入力とし、前記数値制御発振手段によって生成されたタイミング信号に基づいてシンボルレート変換を行う補間フィルタ手段と、該補間フィルタ手段の出力を入力とする不要高調波（エイリアス）抑圧用フィルタ手段と、を具備するディジタルアップコンバータであって、前記不要高調波抑圧用フィルタ手段の減衰特性を、予め帯域制限フィルタ手段の特性に逆特性として織り込んでおくことによって、通過帯域内の損失を補償することを特徴とするディジタルアップコンバータ。
【００３１】
請求項２の発明は、請求項１記載のディジタルアップコンバータにおいて、不要高調波抑圧用フィルタ手段を、入力信号の値を保持するレジスタと、入力信号の値と前記レジスタに保持されている値とを加えて出力する加算器とによって構成したものである。このとき、例えば、レジスタに保持されている１ビット前、あるいは、２ビット以上前の値と、入力信号の値とが加算器から出力される。
【００３２】
上述のように、本発明においては、補間フィルタ手段の後段にエイリアス抑圧のためのフィルタ手段を具備することを特徴とする。なお、本発明の目的からも、ディジタルアップコンバータは、ディジタル的に簡易に実現できる必要があるが、本発明によれば、簡潔な構成のフィルタによりエイリアスを抑圧することができるので、簡易で且つ良好なエイリアス抑圧特性を備えたディジタルアップコンバータが実現できる。
【００３３】
【発明の実施の形態】
図１は本発明による実施の形態を示す図である。帯域制限フィルタ手段１としてα＝０．５のルートロールオフフィルタをＦＩＲフィルタで実現し、２次補間多項式による補間フィルタ手段２、数値制御発振手段３からなる周波数変換器を備えている。前記補間フィルタ手段２そのものは、前記文献２に詳細に示されている。
【００３４】
本実施の形態では、入力信号として４倍のオーバサンプリングした信号を用いている。即ち、処理クロックの周波数fproc は、補間フィルタ手段２によるレート変換前のシンボルレートの４倍である。また、補間フィルタ手段２ではシンボルレートを１．１倍に上げるものとした。本補間フィルタ手段２の構成を図４に、多項式の係数Ｌ（ｉ）を“表２”にそれぞれ示す。
【００３５】
【表２】
【００３６】
補間フィルタの周波数特性は，図５中の一点鎖線のようになる。また、補間フィルタによるエイリアス抑圧特性を明らかにするため、図５には２倍のオーバサンプリング（サンプルレート＝シンボルレート×２；最悪条件）した帯域制限のない信号（破線）を入力した場合の、信号及びエイリアスの周波数スペクトル（実線）を併記した。
【００３７】
本補間フィルタ手段２の各係数は、０、±１／２、１、３／２のいずれかであり、“数９”に必要な乗算は、ビットシフト及び加減算器で実現可能である。補間フィルタ手段２の出力周波数スペクトルを図６に示す。図６より、補間フィルタ手段２の出力では帯域外にエイリアスが発生していることが分かる。
【００３８】
エイリアス抑圧フィルタ手段４は、簡易な構成のフィルタである必要があるが、ここでは、図７に示すフィルタを使用する。このフィルタの周波数特性は、図８に示すようになる。このエイリアス抑圧フィルタ４の使用に伴つて通過帯域内で若干信号が減衰するが、予め帯域制限フィルタ手段１を設計する際にその逆特性を織り込んでおくことでこれを補償することができる。
【００３９】
本実施の形態で示したエイリアス抑圧フィルタ手段４は加算器とレジスタのみで構成可能であり、非常に簡易で且つ高速動作が可能である。エイリアス抑圧フィルタ手段４の通過帯域内特性を保証した場合の、本実施の形態による装置出力での周波数スペクトルを図９に示す。これにより本実施の形態では、信号成分に対してエイリアスの抑圧度を−５５ｄＢ以上確保することが可能である。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、従来のディジタルアップコンバータと同様な構成のディジタルアップコンバータに、簡潔な構成のフィルタを付加することによりエイリアスを抑圧することが可能であるため、簡易で、且つ良好なエイリアス抑圧特性を備えたディジタルアップコンバータを容易に実現できる利点がある。
【図面の簡単な説明】
【図１】本発明によるディジタルアップコンバータの構成の例を示す図である。
【図２】ＦＩＲフィルタを用いた補間フィルタの構成の例を示す図である。
【図３】３次補間多項式を用いた補間フィルタの構成の例を示す図である。
【図４】２次補間多項式を用いた補間フィルタの構成の例を示す図である。
【図５】補間フィルタの周波数特性と信号及びエイリアスの周波数スペクトルを示す図である。
【図６】補間フィルタ出力の周波数スペクトルを示す図である。
【図７】本発明の実施の形態におけるエイリアス抑圧フィルタの構成の例を示す図である。
【図８】本発明による実施の形態におけるエイリアス抑圧フィルタの周波数特性を示す図である。
【図９】本発明による実施の形態における総合特性を示す図である。
【図１０】従来のディジタルアップコンバータの構成の例を示す図である。
【符号の説明】
１、１１ 帯域制限フィルタ手段
２、１２ 補間フィルタ手段
３、１３ 数値制御発振手段
４ エイリアス抑圧フィルタ手段
【発明の属する技術分野】
本発明は、制御ソフトウェアの変更により、無線機の変調方式や、バンド（周波数、帯域幅）等を柔軟に変更可能な、ソフトウェア無線機の構成要素となるディジタルアップコンバータの構成法に関する。
【０００２】
【従来の技術】
ソフトウェア無線機とは、従来ハードウェアで構成されることが多かった無線機の各機能を、可能な限りディジイル信号処理で実現して、 ＣＰＵ（Central Processing Unit ）やＤＳＰ（Digital Signal Processor）といった汎用のディジタル信号処理デバイス上で動作するソフトウェア、または、ＦＰＧＡ（Field Programmable Gate Array ）をプログラミンダするためのデータとして実現する技術である。
【０００３】
この技術を用いれば、従来固定とされてきた使用周波数や、変調方式等の無線機の動作パラメータなどを柔軟に変更することが可能となる。送信側に着目すると、ソフトウエア無線機を実現するためには、信号処理を行うプロセッサ等に要求される信号処理能力は、Ｄ／Ａ変換器の動作速度に比例する。
【０００４】
そのため、処理する信号自体が狭帯域であってもＩＦ周波数やＲＦ周波数の信号処理を行う場合には非常に高い処理能力を持つプロセッサを使用する必要がある。デイジタルアップコンバータは、ソフトウエア無線機を実現するための構成要素の一つであり、帯域制限、シンボルレートの変換、周波数変換等の機能を有する。
【０００５】
ディジタルアップコンバータを用いることで、プロセッサは、送信シンボルとは非同期の高速のクロックを使用して信号処理を実行することができるだけでなく、プロセッサの出力データレートを低くすることができるから、プロセッサへの要求処理能力を低減することが可能となる。
【０００６】
図１０に従来のディジタルアップコンバータの構成例を示す。本構成例のディジタルアップコンバータは、帯域制限フィルタ手段１１および、シンボルタイミング信号を生成する数値制御発振手段１３（ＮＣＯ ；Numerical Controlled Oscillator）と、シンボルレートの変換を行う補間フィルタ手段１２とからなる周波数変換器で構成される。
【０００７】
入力された送信データ列は、帯域制限フィルタ手段１１により帯域制限される。この帯域制限フィルタ手段１１は、ＦＩＲ（Finite Impulse Response ）フィルタとして実現されることが多い。一方、数値制御発振手段１３は、シンボルレートのタイミング信号を生成する。このタイミング信号に基づいて、補間フィルタ手段１２は、帯域制限フィルタ手段１１の出力に対してシンボルレートの変換を行なう。
【０００８】
補間フィルタ手段１２の構成としては、ＦＩＲフィルタを用いる方法と、補間多項式に基づく方法が知られている。ＦＩＲフィルタを用いる方法については、文献１（：P.P.Vaidyanathan,“Multirate Systems and Filter Banks”，Prentice Hall，1993. ）に詳細に述べられている。
【０００９】
ＦＩＲフィルタを用いる方法では、位相の異なる出力を生成する複数のフィルタに分解し、各フィルタからの出力をＮＣＯから得られる移送情報を用いて切り換えることで所望の信号を得る。ＦＩＲフィルタを用いる補間フィルタの構成例として、図２に４倍の補間を行う補間フィルタの構成を図示する。
【００１０】
基になるＦＩＲフィルタのタップ係数をｈｉ（ｉ＝０〜Ｎ−１）とするとＦＩＲフィルタの伝達関数Ｒ（ｚ）は、“数１”で表される。補間フィルタの周波数特性はＲ（ｚ）により決定される。
【００１１】
【数１】
Ｒ（ｚ）は、“数２”のように分解することができ、分解された各フィルタの伝達関数Ｒ0 （ｚ）、Ｒ1 （ｚ）、Ｒ2 （ｚ）、Ｒ3 （ｚ）は、“数３”〜“数６”となる。
【００１３】
【数２】
【数３】
【数４】
【数５】
【数６】
ＮＣＯは、シンボルタイミングと、シンボルタイミンダ時点における位相ずれμを出力する。その位相ずれμの大きさ（０〜２π［rad ］）により、４つのフィルタ出力を切り替える。即ち、出力ｙ（ｋ）は“数７”で与えられる。
【００１９】
【数７】
一方、前記補間多項式に基づく方法については、文献２（：Lars Erup,Floyd M.Gardner,Robert A.Harris,“Interpolation in Digital Modems-Part II : Implementation and Performance”,IEEE Trans.on Commun.Vol.41,No.6,June
1993.）に詳しく述べられている。
【００２１】
この方法では、ＮＣＯからの位相情報に基づいて入力された信号の時間的に隣接したシンボルを、補間多項式により補間して所望の信号を得ている。図３に３次補間多項式を用いた補間フィルタの構成を示す。ＦＩＲフィルタによる構成の場合と同様、ＮＣＯよりシンボルタイミングとシンボルタイミンダ時点における位相ずれμ（０〜１．０［symbol］）が入力される。補間フィルタ出力ｙ（ｋ）は、μの３次関数として“数８”“数９”で表される。
【００２２】
【数８】
【数９】
ここで、ｎは補間多項式の次数、Ｍは補間フィルタのインパルス応答の長さであり、図３の例ではｎ＝３、Ｍ＝３である。Ｌ1 （ｉ）はLagrange多項式の係数であり、“表１”で与えられる。
【００２５】
【表１】
一般に、Ｌ1 （ｉ）の各値は、簡単な分数で表されるため、多項式の次数をうまく選べば、“数９”中の乗算は、ビットシフト等で簡易化することができ、実質的に必要な乗算器の数は少なくて済む。以上のことから、ＦＩＲフィルタによる補間フィルタと比べて、補間多項式による補間フィルタは、構成が簡易であるという特徴を持つことが分かる。その反面、後者は通過帯域外でリップル状のゲインを持つという特性がある。
【００２７】
【発明が解決しようとする課題】
補間フィルタの周波数特性が伝送しようとする信号の通過帯域外にゲインを持つと、信号のイメージ成分が不要高調波（エイリアス）として隣接するチャネルに悪影響をもたらす。ＦＩＲフィルタによる補間フィルタでは、良好なエイリアス抑圧特性を実現するにはタップ数を多くする必要があり、そのため、回路規模が大きくなり、また、処理遅延の増大を招くという課題があった。
【００２８】
一方、補間多項式に基づく方法では、構成は簡易であるが通過帯域外にリップル状のゲインを持つため、高いエイリアス抑圧特性を実現できないという課題があった。本発明は、広帯域信号が伝送可能であり、且つ簡潔な構成のハードウェアで実現できるディジタルアップコンバータを提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明によれば、上述の課題は、前記特許請求の範囲に記載した手段によって解決される。すなわち、請求項１の発明は、入力された信号に対して帯域制限を行う帯域制限フィルタ手段と、設定された値に基づいてシンボルタイミング信号を生成する数値制御発振手段と、前記帯域制限フィルタ手段の出力を入力とし、前記数値制御発振手段によって生成されたタイミング信号に基づいてシンボルレート変換を行う補間フィルタ手段と、該補間フィルタ手段の出力を入力とする不要高調波（エイリアス）抑圧用フィルタ手段と、を具備するディジタルアップコンバータであって、前記不要高調波抑圧用フィルタ手段の減衰特性を、予め帯域制限フィルタ手段の特性に逆特性として織り込んでおくことによって、通過帯域内の損失を補償することを特徴とするディジタルアップコンバータ。
【００３１】
請求項２の発明は、請求項１記載のディジタルアップコンバータにおいて、不要高調波抑圧用フィルタ手段を、入力信号の値を保持するレジスタと、入力信号の値と前記レジスタに保持されている値とを加えて出力する加算器とによって構成したものである。このとき、例えば、レジスタに保持されている１ビット前、あるいは、２ビット以上前の値と、入力信号の値とが加算器から出力される。
【００３２】
上述のように、本発明においては、補間フィルタ手段の後段にエイリアス抑圧のためのフィルタ手段を具備することを特徴とする。なお、本発明の目的からも、ディジタルアップコンバータは、ディジタル的に簡易に実現できる必要があるが、本発明によれば、簡潔な構成のフィルタによりエイリアスを抑圧することができるので、簡易で且つ良好なエイリアス抑圧特性を備えたディジタルアップコンバータが実現できる。
【００３３】
【発明の実施の形態】
図１は本発明による実施の形態を示す図である。帯域制限フィルタ手段１としてα＝０．５のルートロールオフフィルタをＦＩＲフィルタで実現し、２次補間多項式による補間フィルタ手段２、数値制御発振手段３からなる周波数変換器を備えている。前記補間フィルタ手段２そのものは、前記文献２に詳細に示されている。
【００３４】
本実施の形態では、入力信号として４倍のオーバサンプリングした信号を用いている。即ち、処理クロックの周波数fproc は、補間フィルタ手段２によるレート変換前のシンボルレートの４倍である。また、補間フィルタ手段２ではシンボルレートを１．１倍に上げるものとした。本補間フィルタ手段２の構成を図４に、多項式の係数Ｌ（ｉ）を“表２”にそれぞれ示す。
【００３５】
【表２】
補間フィルタの周波数特性は，図５中の一点鎖線のようになる。また、補間フィルタによるエイリアス抑圧特性を明らかにするため、図５には２倍のオーバサンプリング（サンプルレート＝シンボルレート×２；最悪条件）した帯域制限のない信号（破線）を入力した場合の、信号及びエイリアスの周波数スペクトル（実線）を併記した。
【００３７】
本補間フィルタ手段２の各係数は、０、±１／２、１、３／２のいずれかであり、“数９”に必要な乗算は、ビットシフト及び加減算器で実現可能である。補間フィルタ手段２の出力周波数スペクトルを図６に示す。図６より、補間フィルタ手段２の出力では帯域外にエイリアスが発生していることが分かる。
【００３８】
エイリアス抑圧フィルタ手段４は、簡易な構成のフィルタである必要があるが、ここでは、図７に示すフィルタを使用する。このフィルタの周波数特性は、図８に示すようになる。このエイリアス抑圧フィルタ４の使用に伴つて通過帯域内で若干信号が減衰するが、予め帯域制限フィルタ手段１を設計する際にその逆特性を織り込んでおくことでこれを補償することができる。
【００３９】
本実施の形態で示したエイリアス抑圧フィルタ手段４は加算器とレジスタのみで構成可能であり、非常に簡易で且つ高速動作が可能である。エイリアス抑圧フィルタ手段４の通過帯域内特性を保証した場合の、本実施の形態による装置出力での周波数スペクトルを図９に示す。これにより本実施の形態では、信号成分に対してエイリアスの抑圧度を−５５ｄＢ以上確保することが可能である。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、従来のディジタルアップコンバータと同様な構成のディジタルアップコンバータに、簡潔な構成のフィルタを付加することによりエイリアスを抑圧することが可能であるため、簡易で、且つ良好なエイリアス抑圧特性を備えたディジタルアップコンバータを容易に実現できる利点がある。
【図面の簡単な説明】
【図１】本発明によるディジタルアップコンバータの構成の例を示す図である。
【図２】ＦＩＲフィルタを用いた補間フィルタの構成の例を示す図である。
【図３】３次補間多項式を用いた補間フィルタの構成の例を示す図である。
【図４】２次補間多項式を用いた補間フィルタの構成の例を示す図である。
【図５】補間フィルタの周波数特性と信号及びエイリアスの周波数スペクトルを示す図である。
【図６】補間フィルタ出力の周波数スペクトルを示す図である。
【図７】本発明の実施の形態におけるエイリアス抑圧フィルタの構成の例を示す図である。
【図８】本発明による実施の形態におけるエイリアス抑圧フィルタの周波数特性を示す図である。
【図９】本発明による実施の形態における総合特性を示す図である。
【図１０】従来のディジタルアップコンバータの構成の例を示す図である。
【符号の説明】
１、１１ 帯域制限フィルタ手段
２、１２ 補間フィルタ手段
３、１３ 数値制御発振手段
４ エイリアス抑圧フィルタ手段
Claims (2)
- 入力された信号に対して帯域制限を行う帯域制限フィルタ手段と、設定された値に基づいてシンボルタイミング信号を生成する数値制御発振手段と、前記帯域制限フィルタ手段の出力を入力とし、前記数値制御発振手段によって生成されたタイミング信号に基づいてシンボルレート変換を行う補間フィルタ手段と、該補間フィルタ手段の出力を入力とする不要高調波（エイリアス）抑圧用フィルタ手段と、を具備するディジタルアップコンバータであって、前記不要高調波抑圧用フィルタ手段の減衰特性を、予め帯域制限フィルタ手段の特性に逆特性として織り込んでおくことによって、通過帯域内の損失を補償することを特徴とするディジタルアップコンバータ。
- 不要高調波抑圧用フィルタ手段を、入力信号の値を保持するレジスタと、入力信号の値と前記レジスタに保持されている値とを加えて出力する加算器とによって構成した請求項１記載のディジタルアップコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170502A JP3760113B2 (ja) | 2001-06-06 | 2001-06-06 | ディジタルアップコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170502A JP3760113B2 (ja) | 2001-06-06 | 2001-06-06 | ディジタルアップコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368543A JP2002368543A (ja) | 2002-12-20 |
| JP3760113B2 true JP3760113B2 (ja) | 2006-03-29 |
Family
ID=19012412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001170502A Expired - Fee Related JP3760113B2 (ja) | 2001-06-06 | 2001-06-06 | ディジタルアップコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3760113B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7885409B2 (en) | 2002-08-28 | 2011-02-08 | Rockwell Collins, Inc. | Software radio system and method |
| JP2005217837A (ja) | 2004-01-30 | 2005-08-11 | Sony Corp | サンプリングレート変換装置およびその方法、並びに、オーディオ装置 |
| US8417750B2 (en) | 2004-10-13 | 2013-04-09 | Mediatek Inc. | Filters for communication systems |
| DE102004059940A1 (de) * | 2004-12-13 | 2006-06-14 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Signalkonvertierer zum Konvertieren eines Startsignals in ein Endsignal und Verfahren zum Konvertieren eines Startsignals in ein Endsignal |
| US7720506B1 (en) | 2006-07-28 | 2010-05-18 | Rockwell Collins, Inc. | System and method of providing antenna specific front ends for aviation software defined radios |
| US7831255B1 (en) | 2006-07-31 | 2010-11-09 | Rockwell Collins, Inc. | System and method of providing automated availability and integrity verification for aviation software defined radios |
-
2001
- 2001-06-06 JP JP2001170502A patent/JP3760113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368543A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8417750B2 (en) | Filters for communication systems | |
| US5880687A (en) | Cascaded integrator-comb interpolation filter | |
| JP2006345508A (ja) | デジタル信号のサンプリング周波数を変換するための方法および装置 | |
| JP3760113B2 (ja) | ディジタルアップコンバータ | |
| US20080309524A1 (en) | Second-Order Polynomial, Interpolation-Based, Sampling Rate Converter and Method and Transmitters Employing the Same | |
| US6603804B1 (en) | Upsampling filter having one-bit multipliers for multiple spread-data streams | |
| US6647075B1 (en) | Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator | |
| JP3931140B2 (ja) | Ｉｑ変調器及び方法 | |
| US6307903B1 (en) | Low pass digital filter implemented in a modem of a television system | |
| US6915318B2 (en) | Interpolator | |
| Babic et al. | Discrete-time modeling of polynomial-based interpolation filters in rational sampling rate conversion | |
| US7626721B2 (en) | Dither methods for suppression of data-dependent activity variations | |
| Zeineddine et al. | Efficient arbitrary sample rate conversion for multi-standard digital front-ends | |
| Cho et al. | A 8.75-MBaud single-chip digital QAM modulator with frequency-agility and beamforming diversity | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| JP2005020659A (ja) | プログラマブルデジタルフィルタ | |
| JP3842396B2 (ja) | デジタル変調装置 | |
| JP3441255B2 (ja) | 信号発生装置およびこれを用いた送信装置 | |
| Tammali et al. | FPGA Implementation of Polyphase Mixing and Area efficient Polyphase FIR Decimation algorithm for High speed Direct RF sampling ADCs | |
| Pinjerla | Sampling Rate Conversion Techniques-A Review | |
| JP3864034B2 (ja) | 波形整形デジタルフィルタ回路 | |
| Yan et al. | Design of Multi-Mode Digital Signal Processing Circuit for Digital Transmitters | |
| Otunniyi et al. | Comparative Analysis of Farrow Fractional Structure Rate Converter | |
| JP3893197B2 (ja) | デジタル変調回路 | |
| WO2007110839A2 (en) | Method, system, and apparatus for sample rate conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |