KR100446540B1

KR100446540B1 - 데이터 통신용 송신기

Info

Publication number: KR100446540B1
Application number: KR10-2002-0008718A
Authority: KR
Inventors: 키시다카히코
Original assignee: 삼성전자주식회사
Priority date: 2001-04-16
Filing date: 2002-02-19
Publication date: 2004-09-01
Also published as: KR20020081542A; US20020150169A1

Abstract

소비전력의 증가 원인이 되는 다이렉트 디지털 합성기(DDS)의 롬(ROM)사이즈를 증가시키지 않고, 또한 송신주파수를 제약하는 일없이 스퓨리어스의 감소를 도모한 데이터 통신용 송신기를 제공한다. 상기 송신기는, 변조기 출력을 입력으로 하여 제1로컬신호발생기를 이용하여 제1IF신호로 변환하는 제1믹서 110과, 제1믹서 출력에서의 목적대역외 신호를 억압하는 보간 대역 통과필터 120과, 보간 대역통과필터 120의 출력을 DA변환하고 해당 DA변환 출력을 제2로컬신호발생기를 이용하여 제2아날로그 IF주파수 또는 RF주파수로 변환하는 제2믹서 140을 포함하고, 제1로컬신호발생기의 발진가능한 주파수스텝을 제2로컬신호발생기의 발진가능한 주파수스텝보다 작게 설정함을 특징으로 한다.

Description

데이터 통신용 송신기 {TRANSMITTER FOR A DATA COMMUNICATION}

본 발명은 데이터 통신에 사용되는 무선통신기에 관한 것으로, 특히 입력신호를 소망하는 주파수의 고주파수(RF: Radio Frequency)신호 또는 중간주파수(IF: Intermediate Frequency)신호로 변환하는 주파수 변환부로서의 디지털 업 컨버터(Digital Up-Converter)를 포함하는 송신기에 관한 것이다.

종래의 데이터 통신용 무선송신기에서의 주요부분의 구성의 일 예가 도 15에 도시되어 있다. 도 15에 있어서, 데이터 통신용 무선송신기는 입력되는 디지털데이터를 직교변조하고, 동상성분 I신호와 직교성분 Q신호로 이루어지는 기저대역신호를 출력하는 변조기 300으로부터의 출력신호를 입력하는 롤오프필터 311, 312로 이루어지는 필터부 310과, 업샘플러 321, 대역통과필터 323, 업샘플러 322, 대역통과필터 324로 이루어지는 보간필터부 320과, 승산기 331, 332, 333, 334, 가산기336, 감산기 335로 이루어지는 제1믹서부 330과, 제1믹서부 330에서의 주파수 변환에 사용하는 로컬신호발생기로서의 다이렉트 디지털 합성기(Direct Digital Synthesizer)(이하, DDS라 칭한다.) 340으로 이루어지는 디지털업컨버터(DUC)와, D/A컨버터(이하, DAC라 칭한다.) 341, 342와, 제2믹서부 350과, PLL 343을 가지고 있다.

또한, 제2믹서부 350은 승산기 351, 352와, 가산기 353을 가지고 있다. PLL 343은 승산기 351, 352에 로컬발진신호를 공급한다.

상기 구성에서, 변조기 300으로부터 출력된 기저대역신호로서의 I신호, Q신호는 각각 롤오프필터 311, 312에서 불필요한 주파수 성분이 제거되고, 보간필터부 320으로 출력된다. 보간필터부 320은 기저대역신호를 고속의 샘플링 주파수로 샘플링 주파수 변환한다.

제1믹서부 330의 승산기 331, 332, 333, 334는 DDS 340으로부터 출력되는 로컬발진신호에 의하여 상기 보간 필터부 320으로부터의 I신호, Q신호를 주파수 변환한다. 상기 승산기 331, 334의 출력은 감산기 335에서 감산되며, 상기 승산기 332, 333의 출력은 가산기 336에서 가산된다. 감산기 335, 가산기 336의 출력은 각각 DAC 341, 342에 의하여 D/A변환된다. DAC 341, 342의 출력은 PLL 343의 출력을 로컬발진신호로 하는 제2믹서부 350에 의하여 소망하는 주파수의 RF신호 또는 IF신호로 변환된다.

디지털신호 처리에 의하여 기저대역신호를 RF신호 또는 IF신호로 주파수 변환하는 도 8의 데이터통신용 무선송신기내의 믹서의 로컬발진신호를 발생시키는 로컬신호발생기로서 DDS를 이용할 시, 로컬신호발생기의 연산오차에 의하여 발생하는 스퓨리어스는, 도 16 내지 도 20에 도시하는 시뮬레이션 결과와 같이, 인접채널 누설특성이나 대역 외로의 스퓨리어스 복사특성을 악화시키는 문제를 발생시키고 있다. 그러므로, 로컬신호발생기의 스퓨리어스를 문제없는 레벨까지 저하시키기 위한 연산 정확도 향상이나 스퓨리어스 발생을 억압하는 대응책이 강구되고 있다.

도 16 내지 도 18에 도시하는 종래의 데이터 통신용 무선송신기의 시뮬레이션은 샘플링 주파수 Fs1=Fs2=64Hz, 송신주파수 15.02Hz, DDS의 위상연산어 길이를 32비트(bit), ROM사이즈를 1k 워드(word), ROM출력 비트 길이를 16비트, n=1, PLL의 주파수스텝을 2Hz로 행하였을 때의 결과이다.

도 7에 로컬신호발생기로서 사용되는 DDS의 원리적인 구성을 나타낸다. DDS는 연산어 길이 j의 위상정보 ΔΦ를 위상레지스터(Phase Register) 201의 출력에 가산하는 가산기 200과, 가산기 200의 출력을 일시적으로 유지하고, 그 출력을 가산기 200에 출력하는 위상레지스터 201과, 위상레지스터 201의 출력데이터를 어드레스로 하며, 대응하는 진폭정보가 기억되어 있는 ROM 203을 가지고 있다. 즉, 상기 ROM 203은 위상/진폭 변환기(Phase to Amplitude Converter)이다.

상기 구성에서, 연산어 길이 j의 위상정보 ΔΦ는 가산기 200에서 위상레지스터 201의 출력과 가산된다. 상기 가산기 200의 출력은 위상레지스터 201로 인가되어 유지된다. 위상레지스터 201의 출력은 ROM 203에서 정현파(sine wave)/여현파(cosine wave)로 변환되어 출력된다. 여기에서, 가산기 202, 204는 위상 재양자화 오차 e_p, 진폭양자화오차 e_a가 혼입되는 것을 나타내기 위하여 가상적으로 나타낸 것이며, DDS의 구성요소가 아니다.

도 7에 도시하는 DDS에서의 연산 정확도 부족에 의한 스퓨리어스 발생원인은, 위상데이터연산부를 구성하는 가산기 200 및 위상레지스터 201의 연산어 길이 j와 위상데이터를 정현파/여현파로 변환하는 ROM 203의 어드레스길이(입력어 길이) k와의 차에 의한 위상 재양자화 오차 e_p와, ROM 203의 출력비트길이 m의 진폭 양자화 오차 e_a에 의한다.

연산 정확도 향상을 위해 j=k로 한다면, 위상 재양자화 오차에 의한 스퓨리어스는 발생하지 않고, m을 충분히 크게 취하면 진폭 양자화 오차에 의한 스퓨리어스의 발생도 문제없는 레벨로 할 수 있다.

스퓨리어스의 발생을 억압하는 방법으로서, DDS에서는 위상 재양자화 오차 e_p와 진폭 양자화 오차 e_a가 발생하는 점에 DDS의 데이터와 관계없는 신호를 주입하여 스퓨리어스의 발생을 억압하는 디더(Dither)법, DDS에서의 스퓨리어스의 발생이 발진주파수에 의존하므로 DDS에서의 스퓨리어스가 발생하지 않는 주파수로 사용하는 방법, 혹은 도 15에 도시하는 종래의 데이터 통신용 무선송신기에서의 DA변환기(DAC) 341, 342의 출력부에 대역이 좁은 양호한 특성의 필터인 대역통과필터를 삽입함으로써 스퓨리어스를 억압하는 등의 대응책이 강구되고 있다.

하지만, DDS에서 j=k로 하는 방법으로는 세분화 주파수 스텝이 요구될 시에 j는 상당히 큰 값이 된다. 예를 들어, j=32bit라면, 4Gword의 ROM사이즈가 요구되게 되며, 일부의 용도를 제외하면 고속 연산이 요구되는 통신분야에서 이용되는 DDS에서는 현실적이지 못하다.

또한, 디더법에서는 스퓨리어스를 확산시키게 되므로 C/N이 악화되고, 결과적으로, DDS의 스퓨리어스를 원인으로 하여 발생한 DUC의 문제가 크게 개선되는 일은 없다.

DDS의 스퓨리어스가 발생하지 않는 주파수로 사용하는 방법은, DDS의 주파수 설정에 제약을 받고, 제2로컬신호발생기에 세분화 주파수 스텝을 설정할 수 있음을 요구하게 되며, PLL을 이용할 경우는 응답시간과 C/N의 성능 확보가 곤란해진다.

그리고, DA변환기 출력에 필터를 이용하는 방법으로는, 필터에 의하여 출력가능한 주파수가 제약되는 문제 이외에 필터에 의한 비용상승의 문제도 있었다.

한편, 종래의 데이터 통신용 무선송신기에서의 디지털신호 처리회로의 주파수 변환을 구성하는 디지털 업 컨버터(DUC)를 포함하는 송신기의 구성이 도 21에 도시되어 있다. 도 21에서, 디지털 업 컨버터는 입력되는 디지털데이터를 직교변조하고, 동상성분 I신호와 직교성분 Q신호로 이루어지는 기저대역신호를 출력하는 변조기 1300으로부터의 출력신호가 입력되는 롤오프필터 1311, 1312로 이루어지는 필터부 1310과, 업샘플러 1321, 대역통과필터 1323, 업샘플러 1322, 대역통과필터 1324로 이루어지는 보간부 1320과, 믹서 1331, 1332, 가산기 1333으로 이루어지는 믹서부 1330과, 믹서부 1330에서의 주파수 변환에 사용하는 로컬신호발생기로서의 다이렉트 디지털 합성기(Direct Digital Synthesizer)(이하, DDS라 칭한다.) 1334를 가지고 있다.

상기 구성에서, 변조기 1300으로부터 출력된 기저대역신호로서의 I신호, Q신호는 각각 롤오프필터 1311, 1312에서 불필요한 주파수 성분이 제거되고, 보간부 1320으로 출력된다. 보간부 1320은 기저대역신호를 고속의 샘플링 주파수로 샘플링 주파수 변환한다. 믹서부 1330의 믹서 1331, 1332는 DDS 1334로부터 출력되는 로컬발진신호에 의하여 상기 보간부 1320의 대역통과필터 1323,1324로부터의 I신호, Q신호를 주파수변환한다. 상기 믹서 1331, 1332의 출력은 가산기 1333에서 가산된 후 DAC 1350에 의하여 D/A변환되며, 대역통과필터 1360을 통하여 소망하는 주파수의 RF신호 또는 IF신호가 얻어진다.

디지털신호 처리에 의하여 기저대역신호를 RF신호 또는 IF신호로 주파수 변환하는 도 21의 디지털 업 컨버터 내의 믹서의 로컬신호를 발생시키는 로컬신호발생기로서 DDS를 이용할 시, 로컬신호발생기의 연산 오차에 의하여 발생하는 스퓨리어스는 도 22 내지 도 24에 도시하는 시뮬레이션 결과와 같이, 인접채널 누설특성이나 대역 외로의 스퓨리어스 복사특성을 악화시키는 문제를 발생시키고 있다. 그러므로, 로컬신호발생기의 스퓨리어스를 문제없는 레벨까지 저하시키기 위한 연산 정확도 향상이나 스퓨리어스 발생을 억압하는 대응책이 요구되고 있다.

도 22 내지 도 24에 도시하는 종래의 디지털 업 컨버터의 시뮬레이션은 샘플링 주파수 Fs1=Fs2=64Hz, 송신주파수 15.02Hz, DDS의 위상연산어 길이를 32비트, ROM사이즈를 1k 워드, ROM출력 비트 길이를 16비트로 행하였을 때의 결과이다.

도 14에 로컬신호발생기로서 사용되는 DDS의 원리적인 구성을 나타낸다. DDS는 연산어 길이 j의 위상정보 ΔΦ를 위상레지스터(Phase Register) 401의 출력에가산하는 가산기 1200과, 가산기 1200의 출력을 일시적으로 유지하고, 그 출력을 가산기 1200으로 출력하는 위상레지스터 1201과, 위상레지스터 1201의 출력데이터를 어드레스로 하고, 대응하는 진폭정보가 기억되어 있는 ROM 1203을 가지고 있다. 즉, 상기 ROM 1203은 위상/진폭 변환기(Phase to Amplitude Converter)이다.

상기 구성에서, 연산어 길이 j의 위상정보 ΔΦ는 가산기 1200에서 위상레지스터 1201의 출력과 가산되다. 상기 가산기 1200의 출력은 위상레지스터 1201로 인가되어 유지된다. 위상레지스터 1201의 출력은 ROM 1203에서 정현파/여현파로 변환되어 출력된다. 여기에서, 가산기 1202, 1204는 위상 재양자화 오차 e_p, 진폭 양자화 오차 e_a가 혼입되는 것을 나타내기 위하여 가상적으로 나타낸 것이며, DDS의 구성요소가 아니다.

도 14에 도시하는 DDS에서의 연산 오차에 의한 스퓨리어스 발생원인은, 위상데이터 연산부를 구성하는 가산기 1200 및 위상레지스터 1201의 연산어 길이 j와 위상데이터를 정현파/여현파로 변환하는 ROM 1203의 어드레스길이(입력어 길이) k와의 차에 의한 위상 재양자화 오차 e_p와, ROM 1203의 출력비트길이 m의 진폭 양자화 오차 e_a에 의한다.

연산 정확도 향상을 위해 j=k라 한다면, 위상 재양자화 오차에 의한 스퓨리어스는 발생하지 않고, m을 충분히 크게 취하면 진폭 양자화 오차에 의한 스퓨리어스의 발생도 문제없는 레벨로 할 수 있다.

스퓨리어스의 발생을 억압하는 방법으로서, DDS에서는 위상 재양자화 오차e_p와 진폭 양자화 오차 e_a가 발생하는 점에 DDS의 데이터와 관계없는 신호를 주입하여 스퓨리어스의 발생을 억압하는 디더(Dither)법, DDS에서의 스퓨리어스의 발생이 발진주파수에 의존하므로 DDS에서의 스퓨리어스가 발생하지 않는 주파수로 사용하는 방법, 혹은 도 21에 도시하는 종래의 디지털 업 컨버터에서의 DA변환기(DAC) 1350의 출력부에 구비된 대역통과필터(BPF) 1360에 의하여 스퓨리어스를 억압하는 등의 대응책이 강구되고 있다.

하지만, DDS에서 j=k로 하는 방법으로는 세분화 주파수 스텝이 요구될 시에 j는 상당히 큰 값이 된다. 예를 들어, j=32bit라면, 4G word의 ROM사이즈가 요구되며, 일부의 용도를 제외하면 고속 연산이 요구되는 통신분야에서 이용되는 DDS에서는 현실적이지 못하다.

또한, 디더법에서는 스퓨리어스를 확산시키게 되므로 C/N이 악화되며, 결과적으로, DDS의 스퓨리어스를 원인으로 하여 발생한 디지털 업 컨버터의 문제가 크게 개선되는 일은 없다.

DDS의 스퓨리어스가 발생하지 않는 주파수로 사용하는 방법은 DDS의 주파수 설정에 제약을 받는다는 문제가 있었다. DA변환기 출력부에 필터를 구비하여 스퓨리어스를 억압하는 방법은 필터에 의한 비용상승과 필터에 의하여 출력 가능한 주파수가 제약되는 문제가 있었다.

따라서 본 발명은 이러한 사정을 감안하여 이루어진 것이며, 소비전력의 증가 원인이 되는 DDS의 ROM사이즈를 증가시키지 않고, 또한, 송신주파수를 제약하는 일없이 스퓨리어스의 감소를 도모하는 디지털 업 컨버터를 포함하는 송신기를 제공함을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 송신기는, 변조기 출력을 입력으로 하여 제1로컬신호발생기를 이용하여 제1IF신호로 변환하는 제1믹서와, 상기 제1믹서 출력에서의 목적대역외 신호를 억압하는 디지털필터와, 상기 디지털필터의 출력을 DA변환하고, 해당 DA변환출력을 제2로컬신호발생기를 이용하여 제2아날로그 IF주파수 또는 RF주파수로 변환하는 제2믹서를 가지는 송신기로서, 제1로컬신호발생기의 발진가능한 주파수 스텝을 제2로컬신호발생기의 발진가능한 주파수 스텝보다 작게 설정함을 특징으로 한다.

또한 본 발명의 송신기에서, 상기 제2로컬신호발생기는, 디지털신호 처리에 의한 신호발생기와, 상기 신호발생기의 출력을 기준신호로서 동작하는 PLL을 포함하여 구성됨을 특징으로 한다.

또한 본 발명의 송신기에서, 제1로컬신호발생기와, 제2로컬신호발생기를 구성하는 디지털신호 처리에 의한 신호발생기는 각각 정현파/여현파를 출력하는 다이렉트 디지털 합성기임을 특징으로 한다.

또한 본 발명의 송신기에서, 제2로컬신호발생기를 구성하는 다이렉트 디지털 합성기의 위상 연산어 길이는, 위상데이터를 정현파/여현파로 변환하는 정현파/여현파 테이블의 입력어 길이와 일치함을 특징으로 한다.

또한 본 발명의 송신기에서, 제2로컬신호발생기의 디지털신호 처리에 의한 신호발생기는 위상데이터를 정현파/여현파로 변환하기 위한 정현파/여현파 테이블을 순차적으로 독출함을 특징으로 한다.

또한 본 발명의 송신기에서, 정현파/여현파 테이블의 테이블 길이는 가변 길이임을 특징으로 한다.

또한 본 발명의 송신기에서, 복수 주기의 데이터를 가지는 정현파/여현파 테이블을 이용함을 특징으로 한다.

또한 본 발명의 송신기에서, 상기 디지털필터는 보간필터임을 특징으로 한다.

또한 본 발명의 송신기에서, 상기 디지털필터는 복소FIR필터이며, 주파수 설정 시에, 통신채널 대역폭의 반 정도의 대역을 가지는 실계수의 기준 LPF 계수에 e의 j(nω)승의 값(ω는 제1믹서 출력의 IF주파수)을 곱하여 복소계수 필터용 BPF 계수로 함을 특징으로 한다.

또한 본 발명의 송신기에서, 상기 디지털필터에서의 저지대역특성은 양호하지 않아도 되며, 통과대역주파수가 엄밀히 구해지지 않을 시, LPF계수와 승산하는 e의 j(nω)승의 값은 제1로컬신호발생기에 의해 구해짐을 특징으로 한다.

또한 본 발명의 송신기에서, 상기 디지털필터에서의 저지대역특성은 양호한 특성이 필요하며, 통과대역주파수는 엄밀하게 구해지지 않아도 될 시, LPF계수와 승산하는 e의 j(nω)승의 값은 제2로컬발진기에 의해 구해짐을 특징으로 한다.

또한 본 발명의 송신기에서, 제2로컬신호발생기에서의 디지털신호 처리에 의한 신호발생기의 샘플링 클럭은 수정신호 발생기 출력으로 함을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 디지털 업 컨버터는, 입력신호를 제1로컬신호발생기를 이용하여 제1IF신호로 변환하는 제1믹서와, 상기 제1믹서 출력에서의 목적대역외 신호를 억압하는 디지털필터와, 상기 디지털필터의 출력을 입력으로 하고, 제2로컬신호발생기를 이용하여 상기 디지털필터의 출력을 DA변환기로의 출력주파수로 변환하는 제2믹서를 가지는 디지털 업 컨버터로서, 상기 제1로컬신호발생기의 발진가능한 주파수 스텝을, 상기 제2로컬신호발생기의 발진가능한 주파수 스텝보다 작게 설정함을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 제1로컬신호발생기 및 제2로컬신호발생기는, 정현파/여현파를 출력하는 다이렉트 디지털 합성기임을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 제2로컬신호발생기로서의 다이렉트 디지털 합성기의 위상 연산어 길이는 위상데이터를 정현파/여현파로 변환하는 정현파/여현파 테이블의 입력어 길이와 일치함을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 제2로컬신호발생기는 위상을 정현파/여현파로 변환하기 위한 정현파/여현파 테이블을 순차적으로 독출함을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 정현파/여현파 테이블 길이가 가변 길이임을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서는, 복수 주기의 데이터를 가지는 정현파/여현파 테이블을 이용함을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 제1믹서와 상기 제2믹서 사이에서 샘플링 주파수 변환이 이루어짐을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 디지털필터는 보간필터이며, 제2믹서 이후의 샘플링 주파수를 상승시킴을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 디지털 필터의 대역폭은, 통신채널 대역폭에 상기 제2로컬신호발생기의 출력주파수스텝을 가산한 값임을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 디지털필터는 복소FIR필터이며, 디지털 업 컨버터의 주파수 설정 시에, 통신채널 대역폭의 반 정도의 대역을 가지는 기준 실계수 LPF의 계수에 e의 j(nω)승(ω는, 필터의 임의 IF주파수)의 값을 곱하여 복소계수 필터용 BPF계수로 함을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 디지털필터에서의 저지대역특성은 양호하지 않아도 되며, 통과대역주파수가 엄밀하게 구해지지 않을 시, LPF계수와 승산하는 e의 j(nω)승의 값은 제1로컬신호발생기에 의해 구해짐을 특징으로 한다.

또한, 본 발명의 디지털 업 컨버터에서, 상기 디지털필터에서의 저지대역특성은 양호한 특성이 필요하며, 통과대역주파수는 엄밀하게 구해지지 않아도 될 때, LPF계수와 승산하는 e의 j(nω)승의 값은 제2로컬신호발생기에 의해 구해짐을 특징으로 한다.

상기 구성의 본 발명에 의하면, 소비전력의 증가 원인이 되는 DDS의 ROM사이즈를 증가시키지 않고, 또한 출력주파수를 제약하는 일없이 스퓨리어스의 감소를 도모한 디지털 업 컨버터를 실현할 수 있다.

전술한 바와 같은 내용은 당해 분야 통상의 지식을 가진 자는 후술되는 본 발명의 구체적인 설명으로 보다 잘 이해할 수 있도록 하기 위하여 본 발명의 특징들 및 기술적인 장점들을 다소 넓게 약술한 것이다.

본 발명의 청구범위의 주제를 형성하는 본 발명의 추가적인 특징들 및 장점들이 후술될 것이다. 당해 분야에서 통상의 지식을 가진 자는 본 발명의 동일한 목적들을 달성하기 위하여 다른 구조들을 변경하거나 설계하는 기초로서 발명의 개시된 개념 및 구체적인 실시예가 용이하게 사용될 수도 있다는 사실을 인식하여야 한다. 당해 분야에서 통상의 지식을 가진 자는 또한 발명과 균등한 구조들이 본 발명의 가장 넓은 형태의 사상 및 범위로부터 벗어나지 않는다는 사실을 인식하여야 한다.

도 1은 본 발명의 일 실시예에 따른 송신기의 구성을 나타내는 블록도이다.

도 2는 도 1에 도시한 송신기에서의 롤오프필터의 출력특성을 시뮬레이션한 특성도이다.

도 3은 도 1에 도시한 송신기에서의 보간 대역통과필터의 특성과 그 출력을 시뮬레이션한 특성도이다.

도 4는 도 1에 도시한 송신기에서의 제1믹서에 이용하는 DDS의 출력특성을 시뮬레이션한 특성도이다.

도 5는 도 1에 도시한 송신기에서의 제2믹서에 이용하는 DDS의 출력특성을 시뮬레이션한 특성도이다.

도 6은 도 1에 도시한 송신기의 출력특성을 시뮬레이션한 특성도이다.

도 7은 도 1에 도시한 송신기의 믹서의 로컬신호발생기로서 사용하는 DDS의 기본적인 구성을 개념적으로 나타내는 설명도이다.

도 8은 본 발명의 다른 실시예에 따른 송신기의 구성을 나타내는 블록도이다.

도 9는 도 8에 도시한 송신기에서의 롤오프필터의 출력특성을 시뮬레이션한특성도이다.

도 10은 도 8에 도시한 송신기에서의 보간 대역통과필터의 특성과 그 출력을 시뮬레이션한 특성도이다.

도 11은 도 8에 도시한 송신기에서의 제1믹서에 이용하는 DDS의 출력특성을 시뮬레이션한 특성도이다.

도 12는 도 8에 도시한 송신기에서의 제2믹서에 이용하는 DDS의 출력특성을 시뮬레이션한 특성도이다.

도 13은 도 8에 도시한 송신기의 출력특성을 시뮬레이션한 특성도이다.

도 14는 도 8에 도시한 송신기의 믹서의 로컬신호발생기로서 사용하는 DDS의 기본적인 구성을 개념적으로 나타내는 설명도이다.

도 15는 종래 기술의 일 예에 따른 송신기의 구성을 나타내는 블록도이다.

도 16은 도 15에 도시한 송신기에서의 롤오프필터의 출력특성을 시뮬레이션한 특성도이다.

도 17은 도 15에 도시한 송신기에서의 제1믹서의 출력특성을 시뮬레이션한 특성도이다.

도 18은 도 15에 도시한 송신기에서의 제1믹서에 이용하는 DDS의 출력특성을 시뮬레이션한 특성도이다.

도 19는 도 15에 도시한 송신기에서의 제2믹서에 이용하는 PLL의 출력특성을 시뮬레이션한 특성도이다.

도 20은 도 15에 도시한 송신기의 출력특성을 시뮬레이션한 특성도이다.

도 21은 종래 기술의 다른 예에 따른 송신기의 구성을 나타내는 블록도이다.

도 22는 도 21에 도시한 송신기의 롤오프필터의 출력특성을 시뮬레이션한 특성도이다.

도 23은 도 21에 도시한 송신기에서의 믹서에 이용하는 DDS의 출력특성을 시뮬레이션한 특성도이다.

도 24는 도 21에 도시한 송신기의 출력특성을 시뮬레이션한 특성도이다.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

실시 예 1

본 발명의 제1 실시예에 관한 송신기 주요부분의 구성을 도 1에 도시한다. 도 1에서, 디지털 업 컨버터는 입력되는 디지털데이터를 직교 변조하고, 동상성분 I신호와 직교성분 Q신호로 이루어지는 기저대역신호를 출력하는 변조기 100으로부터의 출력신호를 입력하는 롤오프필터 101, 102와, 제1IF주파수 Fif1로 주파수 변환하는 제1믹서 110과, 제1믹서 110의 출력에서의 목적대역외 신호를 억압하기 위한 대역제한을 행하는 보간 대역통과필터(BPF) 120을 가지고 있다. 보간 대역통과필터(BPF) 120은 디지털필터로 구성되어 있다.

또한, 송신기는 보간 대역통과필터(BPF) 120의 출력을 DA변환하는 D/A변환기(DAC) 135, 136과, D/A변환기(DAC) 135, 136의 출력신호를 소망하는 출력주파수 Frf(Fif2)의 IF신호 또는 RF신호로 변환하는 제2믹서 140과, 제1믹서 110을 구성하는 로컬신호발생기의 기준신호발생기로서 기능하는 DDS 103(DDS 1)과, 제2믹서 140을 구성하는 로컬신호발생기의 기준신호발생기로서 기능하는 DDS 132(DDS 2)를 가지고 있다.

제1믹서 110은 승산기 111, 112, 113, 114, 가산기 116 및 감산기 115로 구성되어 있다. 상기 감산기 115는 가산기이지만, 실제적으로는 감산 동작을 수행한다는 측면에서 하기에서는 감산기로 칭할 것이다.

또한, 보간 대역통과필터 120은 업샘플러 121, 122와, 통과대역 Fb2가 채널의 대역 Fbw인 복소계수-복소FIR필터로 각각 구성되는 대역통과필터 123, 124, 125, 126과, 승산기 127, 128과, 가산기 130과, 감산기 129와, 통과대역이 0∼Fbw/2인 기준LPF 131로 구성되어 있다.

더욱이, 제2믹서 140은 승산기 141, 142와, 승산기 141, 142의 출력을 가산하는 가산기 143으로 구성되어 있다. 상기 제2믹서 140에는 DDS 132의 출력을 DA변환하는 D/A변환기(DAC) 145와, D/A변환기 145의 출력신호를 삽입하여, 승산기 141, 142에 90°위상이 다른 로컬발진신호를 공급하는 PLL 146이 연결된다.

또한, 송신기는 DDS 132의 출력을 초기 설정 시에 승산기 127, 128에 공급하기 위한 스위치 133, 134를 가지고 있다.

DDS 103의 발진주파수 Fc1은 Fif1이고, DDS 132의 발진주파수 Fc2는 제2믹서 140에서의 출력신호의 주파수가 Fif2(Frf)라고 가정할 때, Fc2=Fif2-Fif1이다.

또한, 보간 대역통과필터 120을 구성하는 대역통과필터 123, 124, 125, 126의 각 필터계수는 디지털 업 컨버터의 동작 개시 시에 초기 설정된다. 상기 초기 설정은 스위치 133, 134가 일시적으로 온 상태가 됨으로써 행해진다.

즉, 스위치 133, 134가 온 상태가 되면, DDS 132의 출력(복소신호)(복소신호 c2(t), -s2(t))은 승산기 127, 128의 한 입력으로 제공된 후에 기준LPF 131에 의하여 설정된 필터계수(실계수)와 승산된다. 상기 승산기 127의 출력은 대역통과필터 123, 124에 설정된다. 상기 승산기 128의 출력은 대역통과필터 125, 126에 설정된다. 이렇게 하여 대역통과필터 123, 124, 125, 126에 필터계수가 설정된 후, 스위치 133, 134는 오프 상태가 된다.

상기 구성으로 이루어지는 송신기의 동작에 관하여 설명한다. 변조기 100으로부터 출력된 직교변조신호 중 동상성분인 I신호, 직교성분인 Q신호는 각각 부호간 간섭을 없애기 위하여 롤오프필터 101, 102에 의하여 대역제한된 후, 제1믹서 110에 입력된다. 복소 믹서를 채용한 제1믹서 110으로는 로컬신호발생기로서의 DDS 103으로부터의 주파수 Fif1의 로컬신호 c1(t), s1(t)가 제공된다. 롤오프필터 101의 출력신호는 승산기 111, 113으로 인가되어 상기 로컬신호 c1(t), s1(t)와 각각 승산되고, 롤오프필터 102의 출력신호는 승산기 112, 114로 인가되어 상기 로컬신호 c1(t), s1(t)와 각각 승산된다. 상기 승산기 112, 113의 승산 결과는 가산기 116에서 가산되며, 상기 승산기 111, 114의 승산 결과는 감산기 115에서 감산되어 제1IF주파수 Fif1로 주파수 변환된다.

승산기 111과 승산기 114의 출력은 가산기 115에서 가산되고, 주파수 Fif1의 제1IF신호(실수부)로 주파수 변환되어 출력된다. 이때 가산기 115의 한 입력으로는 승산기 111의 출력이 제공되고, 다른 한 입력으로는 승산기 114의 출력이 반전되어 제공된다. 그러므로 상기 가산기 115는 감산기로서 동작하는 것이다.

또한, 승산기 112와 승산기 113의 출력은 가산기 116에서 가산되며, 주파수 Fif1의 제1IF신호(허수부)로 주파수 변환되어 출력된다. 디지털 업 컨버터의 샘플링 주파수를 Fs1=Fs2=64, 보간 n=1, 제1DDS 103의 파라미터 j=32, k=10, m=16, 제2DDS 132의 파라미터 j=k=5, m=16으로 시뮬레이션을 행하였을 때, 도 2는 롤오프필터의 출력, 도 4는 제1믹서 110에 이용하는 제1DDS 103의 출력 스퓨리어스가 된다.

이때 주파수 Fif1은, Fif1로부터 송신기의 출력주파수 Fif2로 DDS 132가 변환할 수 없는 오차주파수를 포함하는 Fif1'가 되므로, Fif1' = Fif1 + ( Fif2 mod DDS 132의 주파수 스텝) 으로 구해진다. 본 실시예에 의한 송신기에서는 Fif1=5Hz로 하였을 시, 제2DDS 132의 주파수 스텝은 2Hz이므로, Fc2=10Hz, Fif1=5.02Hz이다. 따라서 DDS 103에 설정되는 주파수는, Fc1=5.019999…Hz가 된다.

다음으로, 가산기 115, 116의 출력신호는 보간 대역통과필터 120에 입력되고, 업샘플러 121, 122에서 각각 업샘플링됨으로써 샘플링 주파수 변환된다. 그 후 통과대역 Fbw의 대역통과필터 특성을 가지는 대역통과필터 123, 124, 125, 126에 의하여, 상기 샘플링 주파수 변환된 신호중 스퓨리어스를 포함하는 목적대역외의 신호가 대역제한된다. 이와 같이 스퓨리어스와 에일리어싱이 억압된 상태의 신호는 D/A변환기 135, 136을 통하여 제2믹서 140에 입력된다.

여기에서, 이미 설명한 바와 같이, Fbw를 채널 대역폭으로 하였을 시, 대역통과필터(복소 BPF) 123∼126의 필터계수는 디지털 업 컨버터의 기동 시에 통과대역폭 Fbw/2의 기준이 되는 실계수의 기준 LPF 131의 계수에 DDS 132의 출력을 승산기 127, 128에 의해 곱하여 구한다. n=1로 한 업샘플러 121, 122에 의한 샘플링 주파수 변환은 없으며, 기준 LPF 131로부터의 주파수 시프트는 DDS를 이용하지 않는 이상적인 조건으로 시뮬레이션을 행하였을 때, 복소 BPF의 특성과 복소 BPF의 출력 스펙트럼이 도 3에 도시되어 있다. 도 3으로부터 명확한 바와 같이, 저지대역 감쇠량 40dB의 BPF로 스퓨리어스를 -100dBc 이하로 억압하고 있음을 알 수 있다.

제2믹서 140의 승산기 141, 142는 D/A변환기 135, 136의 출력신호를 각각 로컬신호 c2(t), -s2(t)와 승산한다. 상기 로컬신호 c2(t), -s2(t)는 D/A변환기 145가 DDS 132의 출력신호를 입력하여 변환하고 그 변환된 신호를 기준신호로서 입력하는 PLL 146으로부터 출력되는 신호들로서, 주파수 Fc2의 상호간에 90°위상이 다른 로컬신호 C2(t), -S2(t)이다. 상기 승산기 141, 142의 승산결과는 가산기 143에서 가산되며, 소망하는 주파수 Fif2(Frf)의 제2IF신호 또는 RF신호로 주파수 변환된다.

여기에서, DDS 132로부터 출력되는 로컬신호의 주파수 Fc2는 Fc2=Fif2-Fif1이다.

본 발명은 송신기를 구성하는 DUC의 출력 스퓨리어스를 최소로 하면서, DUC출력을 RF변환하는 믹서에 이용하는 로컬신호발생기의 주파수 스텝을 러프(rough)하게 할 수 있고, 이에 의하여 송신기 전체의 성능을 개선하면서, 저소비전력화와 비용절감을 도모하는 것이다.

본 발명에서는 변조기 100의 출력신호를 제1믹서 110에 의해 제1IF주파수로 주파수 변환한다. 이때 제1믹서 110에 이용하는 제1로컬신호발생기로서의 DDS 103(제1DDS)에서의 주파수 스텝은 세분화되어 있지만 스퓨리어스가 많기 때문에, 제1IF 신호는 스퓨리어스를 많이 포함한다. 목적대역외의 스퓨리어스를 보간 대역통과필터 120에 의해 억압한 후에, 주파수 스텝은 러프하지만, 스퓨리어스가 적은 제2로컬신호발생기로서의 DDS 132(제2DDS)를 이용하는 제2믹서 140에 의하여 목적의 주파수로 주파수 변환한다.

제2믹서 140에 로컬발진신호를 공급하는 제2로컬신호발생기는 디지털신호 처리에 의한 신호발생기로서의 DDS 132(제2DDS)의 출력신호를 기준신호로서 동작하는 PLL 146을 포함한다. PLL 146은 DDS 132의 출력을 D/A변환한 신호를 기준신호로 하고, 상기 기준신호를 M/N(M, N은 자연수)배하는 기능을 가지고 있다. 제1믹서 110에 로컬발진신호를 공급하는 로컬신호발생기와, 제2믹서 140에 로컬발진신호를 공급하는 로컬신호발생기에 연산 정확도와 스퓨리어스와의 관계가 정확하게 해석되어 있는 DDS를 이용할 수 있다. 예를 들어, 제2로컬신호발생기에는 DDS의 출력을 M/N배하는 DDS 구동형 PLL이라 불려지는 방식의 로컬신호발생기가 사용될 수 있다.

제2DDS의 샘플링 주파수(=동작 주파수)가 제2믹서 전에 보간 처리에 의하여 제1DDS의 샘플링 주파수보다 높고 2배의 샘플링 주파수로 되어 있을 시, 제2DDS의 ROM사이즈가 제1DDS의 ROM사이즈의 반 정도라면 이들의 ROM의 소비전력은 동일해진다. 이와 달리 제2DDS의 ROM사이즈가 제1ROM 사이즈의 1/4 이하가 되면, 제1ROM의 소비전력은 제2ROM의 소비전력 이하가 된다.

하지만, DDS에서 ROM 이외의 소비전력도 있고 ROM의 소비전력이 ROM 이외의 소비전력과 동일할 시는, 제1DDS의 ROM 이외의 소비전력은 샘플링 주파수에 비례하여 증가한다. 그렇기 때문에, 제1DDS의 연산어 길이가 제2DDS의 연산어 길이보다 배가 정도로 클 시에는, 제2DDS 샘플링 주파수가 배임에도 불구하고, 제1DDS의 소비전력이 제2DDS의 소비전력보다 낮아지기 위한 조건은 ROM사이즈를 1/4 이하로 하는 것이다.

더욱이, 제1DDS의 샘플링 주파수와 제2DDS의 샘플링 주파수가 동일할 시는,제1DDS의 위상연산부의 연산어 길이가 제2DDS의 연산어 길이보다 짧으면, ROM사이즈가 작아짐으로써 소비전력은 작아진다.

제2DDS에서의 주파수 스텝을 러프하게 하는 것은 도 7에 도시하는 가산기 200 및 위상레지스터 201로 이루어지는 위상데이터 연산부의 연산어 길이 j를 짧게 한다.

그러므로, 주파수 스텝이 세분화된 제1DDS에서의 ROM의 어드레스길이 k와 동일한 비트길이를 제2DDS에서의 ROM의 어드레스길이로 하였을 시, 위상데이터 연산부의 연산어 길이 j와 ROM 203의 어드레스길이 k의 차는 작아진다. 이에 따라 위상오차 e_p가 주파수 스텝을 세분화한 제1DDS보다 작아지며, 위상오차를 원인으로 하는 스퓨리어스 레벨이 작아진다.

따라서, DDS의 소비전력에 큰 비중을 차지하는 ROM사이즈가 동일하더라도, 주파수 스텝이 러프한 제2DDS인 DDS 132의 스퓨리어스 레벨을 감소시킬 수 있다. 제1DDS(DDS 103)와 제2DDS(DDS 132)의 주파수 스텝비가 클 시는, 제2DDS의 j가 제1DDS의 k보다 짧아진다. 이때 제2DDS에 대한 j=k라 하더라도 제2DDS의 ROM사이즈는 제1DDS의 ROM사이즈보다 작아지므로, 제2DDS의 소비전력은 제1DDS의 소비전력보다 적고, 또한 스퓨리어스도 적다(위상 오차를 원인으로 하는 스퓨리어스는 발생하지 않는다).

또한, 제1DDS 103의 스퓨리어스를 원인으로 하는 제1믹서 110에서의 스퓨리어스는 제1믹서 110의 출력에 접속된 보간 대역통과필터 120에 의해 억압된다. 그러므로, 본 발명에서는 종래예와 같이, DDS의 스퓨리어스 레벨이 근접 주파수에 방해를 주지 않는 레벨로 할 필요가 없다. 이 때문에, 스퓨리어스 레벨에 관계되는 ROM의 어드레스 길이 k 및 출력비트 길이 m을 짧게 할 수 있으므로, ROM사이즈가 작아지고, DDS에 필요한 소비전력을 줄일 수 있다.

따라서, 본 발명의 실시예에 따른 송신기의 디지털 업 컨버터에서의 제1DDS 103과 제2DDS 132는 종래예의 DDS보다 작게 할 수 있다. 그러므로, 송신기 전체에서 DDS의 소비전력의 비중이 클 시에는, 소비전력을 대폭적으로 감소시킬 수 있다.

더욱이, DDS의 샘플링 속도는 위상데이터 연산부에서의 연산어 길이 j가 길어짐에 따른 위상 연산기(가산기)의 처리속도의 저하, 위상 데이터를 진폭 데이터로 변환하는 ROM의 어드레스길이 k가 길어짐에 따른 ROM에 대한 액세스 속도의 저하에 의한 처리속도의 저하에 의하여 제약된다.

제2DDS 132에서는, 위상 연산부의 연산어 길이 j와, 위상 데이터를 진폭 데이터로 변환하는 ROM의 어드레스 길이 k를 짧게 할 수 있으므로, 샘플링 속도를 빠르게 할 수 있으며, 제2DDS의 출력 샘플링 주파수를 고속화할 수 있다.

그리고, 제2DDS의 샘플링 주파수가 높으면 출력 주파수도 높게 설정할 수 있고, DDS주파수가 낮기 때문에 M/N이 큰 값이 된 PLL 146의 M/N의 값을 작게 함으로써 PLL 146의 응답 특성을 개선할 수 있다.

또한, 제2DDS 132의 위상연산어 길이 j와 위상데이터를 정현파/여현파로 변환하는 ROM의 어드레스 길이(입력어 길이) k를 일치시킴으로써, 제2믹서 140에서의스퓨리어스의 발생을 방지하고, 위상 오차 e_p를 원인으로 하는 스퓨리어스의 발생이 없는 DDS를 얻을 수 있다.

PLL 구동형 DDS에서는, PLL 루프필터의 대역 이외에 발생하는 DDS 스퓨리어스를 PLL의 작용으로 억압할 수 있다.

하지만, DDS의 스퓨리어스를 캐리어 근처에서도 억압하고자 한다면 루프필터대역이 좁아짐으로써 PLL의 응답이 지연되는 단점이 있지만, DDS 그 자체의 스퓨리어스를 크게 억압하는 것으로, DDS의 스퓨리어스를 억압하는 것과 관계없이 PLL을 설계할 수 있다.

또한, 제2로컬신호발생기를 구성하는 DDS의 주파수 스텝은 러프해도 되므로, 정현파/여현파 데이터를 단순히 독출함으로써 신호를 발생하는 테이블 룩업방식(테이블 독출방식)으로 하여도 된다. 이 경우에, 테이블 룩업의 테이블 길이를 가변함으로써, 어느 정도의 주파수 가변을 가능하게 할 수 있다. 이 경우, 테이블에 복수의 주기를 기록함으로써, 샘플링 주파수가 fs, 테이블 길이가 m, 테이블 내에서의 반복횟수가 n일 시, 테이블 룩업의 출력주파수를 fs×n/m으로 할 수 있다.

또한, 본 발명의 실시예에서는, 제1믹서 110과 제2믹서 140 사이에서 샘플링 주파수 변환이 이루어짐으로써, 제1믹서 110 측의 샘플링 주파수를 낮게 함으로써, 제1믹서 110의 소비전력을 감소시킬 수 있다.

본 발명의 실시예에 따른 디지털 업 컨버터의 제1믹서 110에서는 주파수를 크게 변환할 필요가 없으므로, 샘플링 주파수는 낮아도 된다. 제1믹서 110은 낮은샘플링 주파수로 세분화된 스텝에서 비교적 낮은 주파수로 주파수 변환함으로써 샘플링 주파수를 높은 주파수로 변환하고, 제2믹서 140은 스퓨리어스가 적은 제2로컬신호발생기로서의 제2DDS 132를 사용하여 목적의 주파수로 주파수 변환한다.

이와 같이, 본 발명의 실시예에서는 제1믹서 110과 제2믹서 140의 사이에서 샘플링 주파수 변환이 이루어짐으로써, 종래의 디지털 업 컨버터에 비해 믹서를 1단 더 증가시킴에도 불구하고, 소비전력의 증대를 억제할 수 있다.

또한, 제2믹서에 사용하는 로컬신호발생기의 소비전력을 종래예의 로컬신호발생기의 소비전력보다 작게 할 수 있다. 그러므로, 낮은 샘플링 주파수에 의하여 제1믹서와 로컬신호발생기의 소비전력이 감소된 본 발명의 실시예에 따른 디지털 업 컨버터에서는 종래의 디지털 업 컨버터보다 소비전력을 크게 줄일 수 있다.

로컬신호발생기를 DDS로 구성할 시는, 제1믹서 110의 샘플링 주파수 감소에 의하여 제1DDS 103에서의 위상 연산부의 연산어 길이 j는 샘플링 주파수 감소에 비례하여 짧게 할 수 있고(엄밀하게는 2^j에 비례), 샘플링 주파수가 1/4이 될 시에 j를 2비트(=log₂(1/4)) 짧게 하여도 주파수 스텝은 샘플링 주파수를 낮추지 않을 때와 동일해진다. 스퓨리어스 레벨을 동일하게 할 때, 연산어 길이 j를 짧게 하면, ROM의 어드레스 길이 k도 2비트 짧게 할 수 있고, 회로규모 및 소비전력이 크게 감소할 수 있다. ROM의 어드레스 길이 k를 짧게 하지 않고, 스퓨리어스 레벨을 감소시켜서, 제1믹서 110의 출력단에 접속되는 보간 대역통과필터 120에 요구되는 스퓨리어스 억압특성을 완화해도 된다. 이 경우도, 보간 대역통과필터 120의 회로규모를 삭감할 수 있다면 소비전력을 줄일 수 있다.

또한, 제1믹서 110의 출력단에 접속되는 대역통과필터, 즉 보간 대역통과필터 120을 보간 필터와 스퓨리어스 억압필터를 겸용시킴으로써, 필터단수를 2단에서 1단으로 삭감할 수 있다.

제1믹서 110에 의해 변환된 제1IF신호를 통과시키는 보간 대역통과필터 120의 필터계수를 기준LPF 131로부터 주파수 시프트법에 의하여 구함으로써, 보간 대역통과필터 120의 통과대역주파수를 가변할 수 있다.

실계수의 기준LPF 131의 대역폭은 채널대역폭을 Fbw로 하였을 시 Fbw/2로 한다. 실계수의 기준LPF 131의 계수에 e의 j(nω)승의 값을 곱하면, 기준LPF 131의 대역은 복소 주파수 상에서 ω만큼 시프트된다. 즉, 채널대역폭 Fbw의 복소 BPF가 생성되는 것이다. 기준LPF 131의 계수에 cos(nω)를 곱하였을 때, 정·부(positive·negative)의 양방향으로 특성이 시프트되어, 이미지 주파수(복소공역 주파수)에도 통과대역이 발생한다. 그러나 상기 기준LPF 131은 복소 BPF와 비교하여 연산량(회로규모)이 반 정도가 되므로, 소비전력 감소수단으로서 유효하다.

또한, 기준LPF 131을 LPF가 아니라, 대역폭 Fbw의 기준BPF로 해도 된다. 물론, 소망하는 특성의 필터를 직접 구하고, 필요로 하는 채널 분의 필터데이터를 ROM으로 해도 된다. 상기 ROM은 DDS의 ROM과 같이 리얼타임으로 액세스되는 ROM이 아니므로, 소비전력에는 영향을 끼치지 않는다.

저지대역특성의 요구가 엄밀하지 않을 시, 스퓨리어스 특성이 좋지 않은 주파수 합성기에 의하여 주파수 시프트를 행하면, 주파수 시프트법에 의하여 구하는필터의 특성은 악화된다. 그러나 디지털 업 컨버터 내의 제1로컬신호발생기로서의 DDS 103에 의하여 디지털 업 컨버터 동작개시 시 등의 타이밍에 필터계수를 설정함으로써 시프트된 필터특성의 악화를 방지할 수 있다.

믹서에서 스퓨리어스 특성이 좋지 않은 로컬신호발생기를 이용하면 그 출력신호의 스퓨리어스 특성이 악화되는 바와 같이, 스퓨리어스 특성이 좋지 않은 신호발생기를 주파수 시프트에 사용하면 시프트 후의 필터특성은 악화된다.

주파수 시프트법에 의하여 구해지는 필터특성에서는 저지대역특성이 중요하고, 필터의 통과대역이 좀 넓어도 된다. 그리고 천이대역특성도 엄밀하지 않을 시는, 디지털 업 컨버터 내에 가지는 제2로컬신호발생기를 구성하는 DDS 132에 의하여 디지털 업 컨버터 동작 개시 시 등의 타이밍에 필터계수를 설정할 수 있다.

또한, 본 실시예에서는, 제2DDS에 이용하는 샘플링 클럭을 수정신호발생기의 출력을 이용함으로써, 샘플링 클럭의 C/N에 기인하는 제2로컬신호발생기의 C/N악화를 방지할 수 있다.

또한, 디지털신호 처리부에서는 높은 C/N이 불필요하므로, DA변환기만 수정신호발생기 출력의 샘플링 클럭을 이용하도록 해도 된다.

복소BPF(보간BPF)의 출력은 믹서 2에 의하여 목적주파수로의 주파수변환과 실신호로의 변환이 이루어지고, DA변환기에 의하여 RF 또는 IF신호로서 출력된다. 시뮬레이션에 따르면, 도 5에 도시된 제2DDS 132의 스퓨리어스 레벨은 -100dBc 이하이므로, 도 6에 도시된 디지털 업 컨버터의 출력은 상당히 양호한 스퓨리어스 특성을 갖는다. 이때 스퓨리어스 특성은 제1IF를 주파수 시프트한 특성이다.

도 2 내지 도 6은 도 1에 도시된 송신기에서 샘플링 주파수 Fs1=Fs2=64Hz, DDS103(DDS1)의 위상 연산어 길이 32비트, ROM사이즈 1k 워드, ROM출력 비트 길이 16비트, n=1, PLL은 사용하지 않음, DDS 132(DDS 2)의 위상 연산어 길이 5비트, ROM사이즈 32워드, ROM출력 비트 길이 16비트, 송신주파수 15.02Hz로 하였을 시의 시뮬레이션 특성을 나타내고 있다. 저지대역 감쇠량 40dB의 보간 대역통과필터 120으로 스퓨리어스를 -100dBc 이하로 억압하고 있다.

보간 대역통과필터(복소 BPF) 120의 출력은 D/A변환기 135,136에 의하여 주파수 Fifanalog의 아날로그 IF주파수로 변환된 후, 제2믹서 140에 의하여 RF주파수의 목적주파수로의 주파수 변환과 실신호로의 변환이 이루어져 송신된다. 시뮬레이션에서는, 도 5에 도시된 DDS(제2 DDS) 132의 스퓨리어스 레벨은 -100dBc 이하이므로, 도 6에 도시된 DUC출력은 상당히 양호한 스퓨리어스 특성을 갖는다. 이때 스퓨리어스 특성은 제1IF신호를 주파수 시프트한 특성이다.

본 실시예에서는, 설명을 간략화하기 위하여 디지털신호 처리부, 즉 디지털 업 컨버터(DUC)내의 믹서를 1단으로 하고 있다. 그러나 DDS의 스퓨리어스의 영향을 제거하는 필터의 동작주파수가 높아짐에 따른 소비전력 증대를 피하기 위하여, 제1믹서의 출력인 제1IF주파수를 낮게 하고, 제1믹서 출력에서는 샘플링 주파수 변환을 행하지 않고 스퓨리어스 억압필터에 의하여 스퓨리어스를 억압하고, 상기 필터출력을 DA변환기로 출력하기 전에 다른 일단의 믹서를 구비하며, 상기 추가한 믹서의 출력을 보간 필터에 의하여 샘플링 주파수 변환한다. 이 때의 로컬신호발생기로서 사용하는 DDS는 주파수 스텝이 러프하여도 되므로(제1로컬신호발생기에서 세분화된 주파수 포함), ROM 사이즈가 작아져도 스퓨리어스가 적은 DDS로도 해결할 수 있다.

또한, 본 실시예에서는 제1믹서를 복소믹서로 하고, 제 1믹서 출력에서의 목적 대역외 신호를 억압하는 대역통과필터를 복소계수필터로 하고 있다. 그러나 이들의 믹서 및 대역통과필터는 회로규모 및 소비전력을 감소시키기 때문에, 각각 실출력 믹서 및 실계수 필터로 해도 된다.

본 실시예에서, 기준LPF는 롤오프필터와 동일한 특성을 가지며, 필터계수의 주파수 시프트에 주파수 스텝의 설정이 가능한 주파수 합성기를 이용함으로써, 롤오프필터 101, 102를 불필요하게 할 수 있다. 여기서, 상기 설정되는 주파수 스텝은 DDS 132(DDS 2)가 아니라, DDS 103(DDS 1)과 동등한 이상의 세분화된 주파수 스텝이다.

또한, DDS 103(DDS 1)의 스퓨리어스 특성이 필터의 저지대역특성을 허용한계 이상으로 악화시키지 않는다면, DDS 103을 이용하여 주파수 시프트하도록 해도 된다.

실시 예 2

본 발명의 실시예에 관한 디지털 업 컨버터(DUC)의 구성을 도 8에 도시한다. 도 8에서, 디지털 업 컨버터는 입력되는 디지털데이터를 직교 변조하고, 동상성분 I신호와 직교성분 Q신호로 이루어지는 기저대역신호를 출력하는 변조기 1100으로부터의 출력신호를 입력하는 롤오프필터 1101, 1102와, 제1IF주파수 Fif1로 주파수변환하는 제1믹서 1110과, 제1믹서 1110의 출력에서의 목적대역외 신호를 억압하기 위한 대역제한을 행하는 보간 대역통과필터(BPF) 1120을 가지고 있다. 보간 대역통과필터(BPF) 1120은 디지털필터로 구성되어 있다.

또한, 디지털 업 컨버터는 보간 대역통과필터(BPF) 1120의 출력을 D/A변환기(DAC) 1150으로의 출력주파수로 변환하는 제2믹서 1140과, 제1, 제2믹서의 로컬신호발생기로서 기능하는 DDS 1103(DDS 1), DDS 1132(DDS 2)를 가지고 있다.

제1믹서 1110은 승산기 1111, 1112, 1113, 1114, 가산기 1116 및 감산기 1115로 구성되어 있다. 상기 감산기 1115는 가산기이지만, 실제적으로는 감산 동작을 수행한다는 측면에서 하기에서는 감산기로 칭할 것이다.

또한, 보간 대역통과필터 1120은 업샘플러 1121, 1122와, 통과대역 Fb2가 채널의 대역 Fbw인 복소계수-복소FIR필터로 각각 구성되는 대역통과필터 1123, 1124, 1125, 1126과, 승산기 1127, 1128과, 가산기 1130과, 감산기 1129와, 통과대역이 0∼Fbw인 기준 저역통과필터 1131로 구성되어 있다. 상기 감산기 1129는 가산기이지만, 실제적으로는 감산 동작을 수행한다는 측면에서 하기에서는 감산기로 칭할 것이다.

더욱이, 제2믹서 1140은 승산기 1141, 1142와, DDS 1132의 출력을 초기 설정 시에 승산기 1127, 1128에 공급하기 위한 스위치 1143, 1144와, 승산기 1141, 1142의 출력을 가산하는 가산기 1145를 가지고 있다.

DDS 1103의 발진주파수 Fc1은 Fif1이고, DDS 1132의 발진주파수 Fc2는 제2믹서 1140에서의 출력신호의 주파수가 Fif2라고 한다면, Fc2=Fif2-Fif1이다.

또한, 보간 대역통과필터 1120을 구성하는 대역통과필터 1123, 1124, 1125, 1126의 각 필터계수는 디지털 업 컨버터의 동작 개시 시에 초기 설정된다. 상기 초기 설정은 스위치 1143, 1144가 일시적으로 온 상태가 됨으로써 행해진다. 즉, 스위치 1143, 1144가 온 상태가 되면, DDS 1132의 출력(복소신호 c2(t), -s2(t))은 승산기 1127, 1128의 한 입력으로 제공된 후 기준LPF 1131에 의하여 설정된 필터계수(실계수)와 승산된다. 상기 승산기 1127의 출력은 대역통과필터 1123, 1124에 설정되고, 상기 승산기 1128의 출력은 대역통과필터 1125, 1126에 설정된다. 이렇게 하여 대역통과필터 1123, 1124, 1125, 1126에 필터계수가 설정된 후, 스위치 1143, 1144는 오프 상태가 된다.

상기 구성으로 이루어지는 디지털 업 컨버터의 동작에 관하여 설명한다. 변조기 1100으로부터 출력된 직교변조신호 중 동상성분인 I신호, 직교성분인 Q신호는 각각 부호간 간섭을 없애기 위하여 롤오프필터 1101, 1102에 의하여 대역 제한된 후, 제1믹서 1110에 입력된다. 복소 믹서를 채용한 제1믹서 1110으로는 로컬신호발생기로서의 DDS 1103으로부터의 주파수 Fif1의 로컬신호 c1(t), s1(t)가 제공된다. 롤오프필터 1101의 출력신호는 승산기 1111, 1113으로 인가되어 상기 로컬신호 c1(t), s1(t)와 각각 승산되고, 롤오프필터 1102의 출력신호는 승산기 1112, 1114으로 인가되어 상기 로컬신호 c1(t), s1(t)와 각각 승산된다. 상기 승산기 1112, 1113의 승산 결과는 가산기 1116에 의해 가산되며, 상기 승산기 1111, 1114의 승산 결과는 감산기 1115에 의해 감산된 후, 제1IF주파수 Fif1로 주파수 변환된다.

승산기 1111과 승산기 1114의 출력은 감산기 1115에서 감산되고, 주파수 Fif1의 제1IF신호(실수부)로 주파수 변환되어 출력된다. 이때 감산기 1115는 가산기로 구현되며, 가산기 1115의 한 입력으로는 승산기 1111의 출력이 제공되고 다른 한 입력으로는 승산기 1114의 출력이 반전되어 제공된다 그러므로 상기 가산기 1115는 감산기로서 동작하는 것이다.

또한, 승산기 1112와 승산기 1113의 출력은 가산기 1116에서 가산되며, 주파수 Fif1의 제1IF신호(허수부)로 주파수 변환되어 출력된다. 디지털 업 컨버터의 샘플링 주파수를 Fs1=Fs2=64, 보간 n=1, 제1DDS 103의 파라미터 j=32, k=10, m=16, 제2DDS 132의 파라미터 j=k=5, m=16으로 시뮬레이션을 행하였을 때, 도 9는 롤오프필터의 출력, 도 11은 제1믹서 1110에 이용하는 제1DDS 1103의 출력 스퓨리어스가 된다.

이때 주파수 Fif1은, Fif1로부터 송신기의 출력주파수 Fif2로 DDS 1132가 변환할 수 없는 오차주파수를 포함하는 Fif1'가 되므로, Fif1' = Fif1 + ( Fif2 mod DDS 1132의 주파수 스텝)으로 구해진다. 본 실시예에 의한 송신기에서는 Fif1=5Hz로 하였을 시, 제2DDS 1132의 주파수 스텝은 2Hz이므로, Fc2=14Hz, Fif1=1.02Hz이다. 따라서 제1DDS 103에 설정되는 주파수는, Fc1=1.019999…Hz가 된다.

다음으로, 가산기 1115, 1116의 출력신호는 보간 대역통과필터 1120에 입력되고, 업샘플러 1121, 1122에서 각각 업샘플링됨으로써 샘플링 주파수 변환된다. 그 후, 통과대역 Fbw의 대역통과필터 특성을 가지는 대역통과필터 1123, 1124, 1125, 1126에 의하여, 상기 샘플링 주파수 변환된 신호중 스퓨리어스를 포함하는목적대역외의 신호가 대역 제한된다. 이와 같이 스퓨리어스와 에일리어싱이 억압된 상태의 신호는 제2믹서 1140에 입력된다.

여기에서, 이미 설명한 바와 같이, Fbw를 채널 대역폭으로 하였을 시, 대역통과필터(복소 BPF) 1123∼1126의 필터계수는 디지털 업 컨버터의 기동 시에 통과대역폭 Fbw/2의 기준이 되는 실계수의 기준 LPF 1131의 계수에 제2DDS 1132의 출력을 승산기 1127, 1128에 의해 곱하여 구한다. n=1로 한 업샘플러 1121, 1122에 의한 샘플링 주파수 변환은 없으며, 기준 LPF 1131로부터의 주파수 시프트는 DDS를 이용하지 않는 이상적인 조건으로 시뮬레이션을 행하였을 때, 복소 BPF의 특성과 복소 BPF 출력 스펙트럼이 도 10에 도시되어 있다. 도 10으로부터 명확한 바와 같이, 저지대역 감쇠량 40dB의 BPF로 스퓨리어스를 -100dBc 이하로 억압하고 있음을 알 수 있다.

제2믹서 1140의 승산기 1141, 1142는 보간 대역통과필터 1120의 출력신호를 각각 DDS 1132으로부터 출력되는 주파수 Fc2(=Fif2-Fif1)의 로컬신호 c2(t), -s2(t)와 각각 승산한다. 상기 승산기 1141, 1142의 승산결과는 가산기 1145에서 가산되며, 소망하는 주파수 Fif2의 제2IF신호 또는 RF신호로 주파수 변환된다. 여기에서, DDS 1132로부터 출력되는 로컬신호의 주파수 Fc2는, Fc2=Fif2-Fif1이다. 제2믹서 1140으로부터 출력된 주파수 Fif2의 IF신호 또는 RF신호는 D/A변환기 1150에 의하여 아날로그의 IF신호 또는 RF신호로 변환된다. 더욱이, 복소계수-복소FIR필터 1123∼1126은 연산량 감소를 위하여 폴리페이즈필터(poly-phase)를 이용하여도 된다.

본 발명은 기저대역주파수 또는 낮은 IF주파수의 변조기 출력신호를 한번에 목적주파수로 주파수 변환하는 것이 아니라, 처음 세분화된 스텝에서 비교적 낮은 주파수로 주파수 변환하고, 그 후에 목적주파수로 주파수 변환함을 특징으로 하고 있다. 본 발명의 디지털 업 컨버터의 소비전력은 종래예보다 감소시킬 수 있다.

본 발명에서는 변조기 1100의 출력신호를 제1믹서 1110에 의해 제1IF주파수로 주파수 변환한다. 이때 제1믹서 1110에 이용하는 제1로컬신호발생기로서의 DDS 1103(제1DDS)에서의 주파수 스텝은 세분화되어 있지만 스퓨리어스가 많기 때문에, 제1IF 신호는 스퓨리어스를 많이 포함한다. 목적대역외의 스퓨리어스를 보간 대역통과필터 1120에 의해 억압한 후에, 주파수 스텝은 개략적(rough)이지만, 스퓨리어스가 적은 제2로컬신호발생기로서의 DDS 1132(제2DDS)를 이용하는 제2믹서 1140에 의하여 목적의 주파수로 주파수 변환한다.

제2DDS에서의 주파수 스텝을 개략적으로(러프하게) 하는 것은 도 14에 도시하는 가산기 1200 및 위상레지스터 1201로 이루어지는 위상데이터 연산부의 연산어 길이 j를 짧게 한다. 그러므로, 주파수 스텝이 세분화된 제1DDS에서의 ROM의 어드레스길이 k와 동일한 비트길이를 제2DDS에서의 ROM의 어드레스 길이로 하였을 시, 위상데이터 연산부의 연산어 길이 j와 ROM 1203의 어드레스길이 k의 차는 작아진다. 이에 따라, 위상오차 e_p가 주파수 스텝이 세분화된 제1DDS보다 작아지며, 위상 오차를 원인으로 하는 스퓨리어스 레벨이 작아진다.

따라서, DDS의 소비전력이 큰 비중을 차지하는 ROM사이즈가 동일하더라도,주파수 스텝이 러프(rough)한 제2DDS인 DDS 1132의 스퓨리어스 레벨을 감소시킬 수 있다. 제1DDS(DDS 1103)과 제2DDS(DDS 1132)의 주파수 스텝비가 클 시는, 제2DDS의 j가 제1DDS의 k보다 짧아진다. 이때 제2DDS에 대한 j=k라 하더라도, 제2DDS의 ROM사이즈는 제1DDS의 ROM사이즈보다 작아지므로, 제2DDS의 소비전력은 제1DDS의 소비전력보다 적고, 또한 스퓨리어스도 적다(위상 오차를 원인으로 하는 스퓨리어스는 발생하지 않는다).

또한, 제1DDS 1103의 스퓨리어스를 원인으로 하는 제1믹서 1110에서의 스퓨리어스는 제1믹서 1110의 출력에 접속된 보간 대역통과필터 1120에 의해 억압된다. 그러므로, 본 발명에서는 종래예와 같이, DDS의 스퓨리어스 레벨이 근접 주파수에 방해를 주지 않는 레벨로 할 필요가 없다. 이 때문에, 스퓨리어스 레벨에 관계되는 ROM의 어드레스 길이 k 및 출력비트 길이 m을 짧게 할 수 있으므로, ROM사이즈가 작아지고, DDS에 필요한 소비전력을 줄일 수 있다.

따라서, 본 발명의 실시예에 따른 디지털 업 컨버터에서의 제1DDS 1103과 제2DDS 1132는 종래예의 DDS보다 작게 할 수 있다. 그러므로, 디지털 업 컨버터에서의 DDS의 소비전력의 비중이 클 시에는, 소비전력을 감소시킬 수 있다.

제2DDS 1132에서는, 위상 연산부의 연산어 길이 j와, 위상 데이터를 진폭 데이터로 변환하는 ROM의 어드레스 길이 k를 짧게 할 수 있으므로, 샘플링 속도를 빠르게 할 수 있으며, 디지털 업 컨버터의 출력 샘플링 주파수를 고속화할 수 있다.

더욱이, 디지털 업 컨버터의 고속 송신기만큼 아날로그 회로를 간략화 할 수 있으며, 송신기의 비용절감을 도모할 수 있다.

그리고, 제2DDS 1132의 위상연산어 길이 j와 위상데이터를 정현파/여현파로 변환하는 ROM의 어드레스 길이(입력어 길이) k를 일치시킴으로써, 제2믹서 1140에서의 스퓨리어스의 발생을 방지하고, 위상 오차 e_p를 원인으로 하는 스퓨리어스의 발생이 없는 DDS를 얻을 수 있다.

또한, 제2로컬신호발생기로서의 DDS의 주파수 스텝은 러프해도 되므로, 정현파/여현파 데이터를 단순히 독출함으로써 신호를 발생하는 테이블 룩업방식(테이블 독출방식)으로 하여도 된다. 이 경우에, 테이블 룩업의 테이블 길이를 가변함으로써, 어느 정도의 주파수 가변을 가능하게 할 수 있다. 이 경우, 테이블에 복수의 주기를 기록함으로써, 샘플링 주파수가 fs, 테이블 길이가 m, 테이블 내에서의 반복횟수가 n일 시, 테이블 룩업의 출력주파수를 fs×n/m으로 할 수 있다.

또한, 본 발명의 실시예에서는, 제1믹서 1110과 제2믹서 1140 사이에서 샘플링 주파수 변환이 이루어짐으로써, 제1믹서 1110의 소비전력을 감소시킬 수 있다.

본 발명의 실시예에 따른 디지털 업 컨버터의 제1믹서 1110에서는 주파수를 크게 변환할 필요가 없으므로, 샘플링 주파수는 낮아도 된다. 제1믹서 1110은 낮은 샘플링 주파수로 세분화된 스텝에서 비교적 낮은 주파수로 주파수 변환함으로써,샘플링 주파수를 높은 주파수로 변환하고, 제2믹서 1140은 스퓨리어스가 적은 제2로컬신호발생기로서의 제2DDS 1132를 사용하여 목적주파수로 주파수 변환한다.

이와 같이, 본 발명의 실시예에서는 제1믹서 1110과 제2믹서 1140의 사이에서 샘플링 주파수 변환이 이루어짐으로써, 종래의 디지털 업 컨버터에 비해 믹서를 1단 증가시킴에도 불구하고 소비전력의 증대를 억제할 수 있다.

즉, 제2로컬신호발생기보다 제1로컬신호발생기의 샘플링 주파수가 낮기 때문에 로컬신호발생기가 2개 존재함에 의한 소비전류의 증대는 무시할 수 있다.

로컬신호발생기를 DDS로 구성할 시는, 제1믹서 1110의 샘플링 주파수 감소에 의하여 제1DDS 1103의 위상 연산부에서의 연산어 길이 j는 샘플링 주파수에 비례하여 짧게 할 수 있고(엄밀하게는 2^j에 비례), 샘플링 주파수가 1/4이 될 시에 j를 2비트(log₂(1/4)) 짧게 하여도, 주파수 스텝은 샘플링 주파수를 낮추지 않을 때와 동일해진다. 샘플링 주파수를 낮추지 않는 경우에도 스퓨리어스 레벨을 동일하게 할 때, 연산어 길이 j를 짧게 하면, ROM의 어드레스 길이 k도 2비트 짧게 할 수 있고, 회로규모 및 소비전력을 크게 감소시킬 수 있다. ROM의 어드레스 길이 k를 짧게 하지 않고, k와 j의 차를 작게 하여 스퓨리어스 레벨을 감소시킴으로써, 제1믹서 1110의 출력단에 접속되는 보간 대역통과필터 1120에 요구되는 스퓨리어스 억압특성을 완화해도 된다. 이 경우도, 보간 대역통과필터 1120의 회로규모를 삭감할 수 있다면 소비전력을 줄일 수 있다.

또한, 제1믹서 1110의 출력단에 접속되는 대역통과필터, 즉 보간 대역통과필터 1120을 보간필터와 스퓨리어스 억압필터를 겸용시킴으로써, 필터단수를 2단에서 1단으로 삭감할 수 있다.

제1믹서 1110에 의해 변환되는 IF신호의 신호주파수는 제2믹서 1140에서 설정 가능한 주파수와 목적주파수의 차를 보정하기 위하여, 제1로컬신호발생기로서 DDS 1103의 신호주파수인 IF중심주파수에서 벗어나게 된다. 이때 상기 이탈은 최대로 제2믹서 1140에서 설정 가능한 주파수와 목적주파수의 차의 1/2이 된다. 그러므로, IF신호의 필터통과대역을 대역의 상하로 양 주파수에 각각 제2로컬신호발생기로서의 DDS 132의 주파수 스텝의 1/2을 가산함으로써 필터의 필터계수를 고정할 수 있다.

제1믹서 1110에 의해 변환된 제1IF신호를 통과시키는 대역통과필터의 필터계수를 기준LPF 1131로부터 주파수 시프트법에 의하여 구함으로써, 보간 대역통과필터 1120의 통과대역주파수를 가변할 수 있다.

기준LPF 1131의 대역폭은 채널대역폭을 FbW로 하였을 시 Fbw/2로 한다. 기준LPF 1131의 계수에 e의 j(nω)승의 값을 곱하면, 기준LPF 1131의 대역은 복소주파수 상에서 ω만큼 시프트된다. 즉, 채널대역폭 Fbw의 복소BPF가 생성되는 것이다. 기준LPF 1131의 계수에 cos(nω)를 곱하였을 때, 정·부(positive·negative)의 양방향으로 특성이 시프트되어, 이미지 주파수(복소공역주파수)에도 통과대역이 발생한다. 그러나, 상기 기준LPF 1131은 복소BPF와 비교하여 연산량(회로규모)이 반 정도가 되므로, 소비전력 감소수단으로서 유효하다.

또한, 기준LPF 1131을 LPF가 아니라, 대역폭 Fbw의 기준BPF로 해도 된다.

물론, 소망하는 특성의 필터를 직접 구하고, 필요로 하는 채널 분의 필터데이터를 ROM으로 해도 된다. 상기 ROM은 DDS의 ROM과 같이 리얼타임으로 액세스되는 ROM이 아니므로, 소비전력에는 영향을 끼치지 않는다.

저지대역특성의 요구가 엄밀하지 않을 시, 스퓨리어스 특성이 좋지 않은 주파수 합성기에 의하여 주파수 시프트를 행하면, 주파수 시프트법에 의하여 구하는 필터의 특성은 악화된다. 그러나, 디지털 업 컨버터의 동작을 개시할 시 디지털 업 컨버터 내의 제1로컬신호발생기로서의 DDS 1103에 의하여 필터계수를 설정함으로써 시프트된 필터 특성의 악화를 방지할 수 있다.

믹서에서 스퓨리어스 특성이 좋지 않은 로컬신호발생기를 이용하면 그 출력신호의 스퓨리어스 특성이 악화되는 바와 같이, 스퓨리어스 특성이 좋지 않은 신호발생기를 주파수 시프트에 사용하면 시프트 후의 필터특성이 악화된다.

주파수 시프트법에 의하여 구해지는 필터특성에서는 저지대역특성이 중요하고, 필터의 통과대역이 좀 넓어도 되며, 통과대역의 이탈이 신호대역과 벗어나도 된다. 그리고, 천이대역특성도 엄밀하지 않을 시는 디지털 업 컨버터의 동작을 개시할 시 디지털 업 컨버터 내의 제2로컬신호발생기로서의 DDS132에 의하여 디지털 업 컨버터의 동작을 개시할 시 필터 계수를 설정할 수 있다.

복소BPF(보간 BPF)의 출력은 믹서 2에 의하여 목적주파수로의 주파수변환과 실신호로의 변환이 이루어지고, DA변환기에 의하여 RF 또는 IF신호로서 출력된다. 시뮬레이션에 따르면, 도 12에 도시된 제2DDS 1132의 스퓨리어스 레벨은 -100dBc 이하이므로, 도 13에 도시된 디지털 업 컨버터의 출력은 상당히 양호한 스퓨리어스특성을 갖는다. 이때 스퓨리어스 특성은 제1IF를 주파수 시프트한 특성이다.

도 9 내지 도 13은 도 8에 도시된 송신기에서 샘플링 주파수 Fs1=Fs2=64Hz, 송신주파수 15.02Hz, 제1로컬신호발생기의 위상 연산어 길이 32bit, ROM사이즈 1k word, ROM출력 16bit의 종래예와 동일한 DDS를 이용하고, 제1믹서 1110의 출력에서의 스퓨리어스를 저지대역감쇠량 약 40dB의 복소계수 BPF로 억압한 후, 위상 연산어 길이 5bit, ROM사이즈 32word, ROM출력 16bit의 상당히 ROM사이즈가 작은 DDS에 의하여 목적주파수로 변환한 경우의 시뮬레이션을 나타내고 있다. 도 13에 도시하는 바와 같이, 디지털 업 컨버터의 출력은 신호주파수에서 떨어진 스퓨리어스가 완전히 억압되고 있음을 알 수 있다.

본 실시예에서, 디지털 업 컨버터의 출력은 복소 출력으로 하여도 된다.

또한, 본 실시예에서, 주파수 Fif1은 임의의 주파수로 디지털 업 컨버터의 출력주파수 Fif2에 제2DDS 1132가 변환할 수 없는 차의 주파수를 가산한 주파수로 하여도 된다.

또한, 본 실시예에서, 기준LPF 1131은 롤오프필터 101, 102와 동일한 특성을 가지며, 필터계수의 주파수 시프트에 주파수 스텝이 설정 가능한 주파수 합성기를 이용함으로써, 롤오프필터를 생략할 수 있다. 여기서, 설정되는 주파수 스텝은 DDS 1132가 아니라, DDS 1103과 동등한 이상의 세분화된 주파수 스텝이다.

또한, DDS 1103의 스퓨리어스 특성이 보간 대역통과필터 1120의 저지대역특성을 허용한계 이상으로 악화시키지 않는다면, DDS 1103을 이용하여 주파수 시프트하여도 된다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

전술한 바와 같이, 본 발명의 제1 실시예에 의하면, 디지털신호 처리부의 소비전력을 증대시키는 일없이 로컬신호발생기의 스퓨리어스에 기인하는 송신신호의 스퓨리어스를 대폭적으로 감소시킬 수 있다.

또한, 제2믹서에 로컬발진신호를 공급하는 제2로컬신호발생기를 구성하는 제2DDS의 구성을 간략화할 수 있으므로, 그 샘플링 주파수를 고속으로 하는 것이 용이하며, 제2DDS의 출력신호를 기준신호로 하는 PLL의 성능 향상을 도모할 수 있다. 상기 PLL의 성능 향상은, 제2DDS의 출력신호의 스퓨리어스가 상당히 낮은 경우도 있으며, 스퓨리어스 감소가 설계 시의 큰 요소의 하나이기 때문에, 성능 향상의 제약이 있는 DDS 구동형 PLL의 설계 자유도의 향상에 의한 성능 향상을 도모할 수 있다.

전술한 바와 같이, 본 발명의 제2 실시예에 의하면, ROM사이즈를 크게 하는 등 회로규모 증대에 의한 소비전력을 증가시키는 일없이, 디지털신호처리에 의한 주파수 합성기의 스퓨리어스에 의한 영향을 크게 감소시키고, 또한 저소비전력의디지털 업 컨버터를 실현할 수 있다.

또한, 본 발명의 제2 실시예에 의하면, 제2로컬신호발생기로서의 DDS의 구성을 간략화할 수 있으므로, 디지털 업 컨버터의 출력 샘플링 주파수를 용이하게 고속으로 할 수 있다.

더욱이, 본 발명의 제2 실시예에 의하면, 디지털 업 컨버터 출력의 스퓨리어스를 억제하는 아날로그 필터가 불필요하며, 샘플링 주파수의 고속화에 의하여 아날로그 필터 특성도 브로드한 것으로 양호해 지므로, 본 발명의 디지털 업 컨버터를 이용하는 송신기의 비용절감을 도모할 수 있다.

Claims

데이터 통신에 사용하기 위한 송신기에 있어서,

변조기 출력을 입력으로 하여 제1로컬신호발생기를 이용하여 제1IF신호로 변환하는 제1믹서와,

상기 제1믹서 출력에서의 목적대역외 신호를 억압하는 디지털필터와,

상기 디지털필터의 출력을 DA변환하고, 해당 DA변환출력을 제2로컬신호발생기를 이용하여 제2아날로그IF주파수 또는 RF주파수로 변환하는 제2믹서를 포함하고,

제1로컬신호발생기의 발진가능한 주파수 스텝을 제2로컬신호발생기의 발진가능한 주파수 스텝보다 작게 설정함을 특징으로 하는 상기 송신기.
제1항에 있어서, 상기 제2로컬신호발생기는, 디지털신호처리에 의한 신호발생기와, 해당 신호발생기 출력을 기준신호로서 동작하는 PLL을 포함하여 구성됨을 특징으로 하는 상기 송신기.
제2항에 있어서, 상기 제1로컬신호발생기와 상기 제2로컬신호발생기를 구성하는 디지털신호처리에 의한 신호발생기는, 각각 정현파/여현파를 출력하는 다이렉트 디지털 합성기임을 특징으로 하는 상기 송신기.
제3항에 있어서, 상기 제2로컬신호발생기를 구성하는 다이렉트 디지털 합성기의 위상연산어 길이는, 위상데이터를 정현파/여현파로 변환하는 정현파/여현파 테이블의 입력어 길이와 일치함을 특징으로 하는 상기 송신기.
제2항에 있어서, 상기 제2로컬신호발생기의 디지털신호 처리에 의한 신호발생기는, 위상데이터를 정현파/여현파로 변환하기 위한 정현파/여현파 테이블을 순차적으로 독출함을 특징으로 하는 상기 송신기.
제5항에 있어서, 상기 정현파/여현파 테이블의 테이블 길이가 가변길이임을 특징으로 하는 상기 송신기.
제5항에 있어서, 복수 주기의 데이터를 가지는 상기 정현파/여현파 테이블을 이용함을 특징으로 하는 상기 송신기.
제1항 내지 제7항중의 어느 한 항에 있어서, 상기 디지털필터는 보간필터임을 특징으로 하는 상기 송신기.
제1항 내지 제7항중의 어느 한 항에 있어서, 상기 디지털필터는, 복소 에프.아이.알(FIR:Finite Impulse Response)필터이며, 주파수 설정 시에, 통신채널 대역폭의 반 정도의 대역을 가지는 실계수의 기준 엘.피.에프(LPF:Low Pass Filter)계수에 e의 j(nω)승의 값(ω은 제1믹서출력의 IF주파수)을 곱하여 복소계수 필터용 비.피.에프(BPF:Band Pass Filter)계수로 함을 특징으로 하는 상기 송신기.
제9항에 있어서, 상기 디지털필터에서의 저지대역특성은 양호하지 않아도 되며, 통과대역주파수가 엄밀하게 구해지지 않을 시, LPF계수와 승산하는 e의 j(nω)승의 값은, 상기 제1로컬신호발생기에 의해 구해짐을 특징으로 하는 상기 송신기.
제9항에 있어서, 상기 디지털필터에서의 저지대역특성은 양호한 특성이 필요하며, 통과대역주파수는 엄밀히 구해지지 않아도 될 시, LPF계수와 승산하는 e의 j(nω)승의 값은, 상기 제2로컬신호발생기에 의해 구해짐을 특징으로 하는 상기 송신기.
제7항에 있어서, 상기 제2로컬신호발생기에서의 디지털신호 처리에 의한 신호발생기의 샘플링 클럭은 수정신호발생기의 출력임을 특징으로 하는 상기 송신기.
데이터 통신에 사용하기 위한 송신기의 디지털 업 컨버터에 있어서,

입력신호를 제1로컬신호발생기를 이용하여 제1IF신호로 변환하는 제1믹서와,

상기 제1믹서 출력에서의 목적대역외 신호를 억압하는 디지털필터와,

상기 디지털필터의 출력을 입력으로 하고, 제2로컬신호발생기를 이용하여 상기 디지털필터의 출력을 DA변환기로의 출력주파수로 변환하는 제2믹서를 포함하고,

상기 제1로컬신호발생기의 발진가능한 주파수 스텝을 상기 제2로컬신호발생기의 발진 가능한 주파수 스텝보다 작게 설정함을 특징으로 하는 상기 디지털 업 컨버터.
제13항에 있어서, 상기 제1로컬신호발생기 및 상기 제2로컬신호발생기는, 정현파/여현파를 출력하는 다이렉트 디지털 합성기임을 특징으로 하는 상기 디지털 업 컨버터.
제14항에 있어서, 상기 제2로컬신호발생기로서의 상기 다이렉트 디지털 합성기의 위상 연산어 길이가, 위상데이터를 정현파/여현파로 변환하는 정현파/여현파 테이블의 입력어 길이와 일치함을 특징으로 하는 상기 디지털 업 컨버터.
제13항에 있어서, 상기 제2로컬신호발생기가 위상을 정현파/여현파로 변환하기 위한 정현파/여현파 테이블을 순차적으로 독출함을 특징으로 하는 상기 디지털 업 컨버터.
제16항에 있어서, 상기 정현파/여현파 테이블 길이가 가변 길이임을 특징으로 하는 상기 디지털 업 컨버터.
제16항에 있어서, 복수 주기의 데이터를 가지는 상기 정현파/여현파 테이블을 이용함을 특징으로 하는 상기 디지털 업 컨버터.
제13항 내지 제18항중의 어느 한 항에 있어서, 상기 제1믹서와 상기 제2믹서 사이에서 샘플링 주파수 변환이 이루어짐을 특징으로 하는 상기 디지털 업 컨버터.
제19항에 있어서, 상기 디지털필터는 보간필터이고, 제2믹서 이후의 샘플링 주파수를 상승시킴을 특징으로 하는 상기 디지털 업 컨버터.
제13항 내지 제18항중의 어느 한 항에 있어서, 상기 디지털필터의 대역폭이, 통신채널 대역폭에 상기 제2로컬신호발생기의 출력주파수 스텝을 가산한 값임을 특징으로 하는 상기 디지털 업 컨버터.
제13항 내지 제18항중의 어느 한 항에 있어서, 상기 디지털필터가 복소FIR필터이고, 디지털 업 컨버터의 주파수 설정 시에, 통신채널 대역폭의 반 정도의 대역을 가지는 기준 실계수 LPF의 계수에 e의 j(nω)승(ω는, 필터의 임의 IF주파수)의 값을 곱하여 복소계수 필터용 BPF계수로 함을 특징으로 하는 상기 디지털 업 컨버터.
제22항에 있어서, 상기 디지털필터에서의 저지대역특성은 양호하지 않아도 되며, 통과대역주파수가 엄밀하게 구해지지 않을 시, LPF계수와 승산하는 e의 j(nω)승의 값은 제1로컬신호발생기에 의해 구해짐을 특징으로 하는 상기 디지털 업 컨버터.
제22항에 있어서, 상기 디지털필터에서의 저지대역특성은 양호한 특성이 필요하며, 통과대역주파수는 엄밀하게 구해지지 않아도 될 때, LPF계수와 승산하는 e의 j(nω)승의 값은 제2로컬신호발생기에 의해 구해짐을 특징으로 하는 상기 디지털 업 컨버터.