KR100724533B1 - 다중채널 처리 시스템 및 그의 대역통과 필터링 방법 - Google Patents

다중채널 처리 시스템 및 그의 대역통과 필터링 방법 Download PDF

Info

Publication number
KR100724533B1
KR100724533B1 KR1020060050720A KR20060050720A KR100724533B1 KR 100724533 B1 KR100724533 B1 KR 100724533B1 KR 1020060050720 A KR1020060050720 A KR 1020060050720A KR 20060050720 A KR20060050720 A KR 20060050720A KR 100724533 B1 KR100724533 B1 KR 100724533B1
Authority
KR
South Korea
Prior art keywords
channel
filter
channels
filter coefficient
signal
Prior art date
Application number
KR1020060050720A
Other languages
English (en)
Inventor
유봉국
방영조
김진업
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to PCT/KR2006/005201 priority Critical patent/WO2007066952A2/en
Priority to US12/096,465 priority patent/US20080285535A1/en
Application granted granted Critical
Publication of KR100724533B1 publication Critical patent/KR100724533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access
    • H04W74/02—Hybrid access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W16/00—Network planning, e.g. coverage or traffic planning tools; Network deployment, e.g. resource partitioning or cells structures
    • H04W16/02—Resource partitioning among network components, e.g. reuse partitioning
    • H04W16/12—Fixed resource partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 다중채널 처리 시스템 및 그의 대역통과 필터링 방법에 관한 것으로, 채널(FA: Frequency Assignment)별 온(ON), 오프(OFF) 정보가 포함되는 채널선택신호를 입력하며; 필터계수(Filter Coefficient)의 개수, 시스템의 전체 수용 채널(FA) 수, 기저대역의 필터계수, 채널(FA)간 간격, 채널(FA)의 중심주파수 및 샘플링 주파수 값을 포함하는 데이터를 저장하고, 상기 데이터를 이용하여 상기 채널선택신호에 대응하는 필터계수를 생성하며; 상기 필터계수에 따라 기설정된 필터계수를 가변하여 입력신호로부터 필터링하기 원하는 채널을 여파하도록 함으로써, 제어부를 통해 대역통과 필터의 필터계수를 가변하여 채널을 선택적으로 발생시킬 수 있으므로 발생시킬 채널의 수에 상관없이 하나의 대역통과 필터만으로 구조가 간단하고 효율적인 다중채널 처리 시스템을 제공할 수 있다.
CDMA, FA, 필터, 필터계수

Description

다중채널 처리 시스템 및 그의 대역통과 필터링 방법{Multi-FA Processing System and its Digital Bandpass Filtering Method}
도 1은 일반적인 다중채널 처리 시스템을 도시한 블록도이다.
도 2는 일반적인 디지털 FIR 대역통과 필터를 도시한 블록도이다.
도 3은 본 발명의 실시예에 따른 다중채널 처리 시스템을 도시한 블록도이다.
도 4는 본 발명의 실시예에 따른 다중채널 처리 시스템의 대역통과 필터링 방법을 도시한 순서도이다.
도 5는 본 발명의 실시예에 따라 다중채널 처리 시스템의 제어부에서 필터계수를 생성하는 방법을 도시한 순서도이다.
도 6은 본 발명의 실시예에 따른 다중채널 처리 시스템에 의해 필터링되어 출력되는 채널신호를 도시한 도면이다.
본 발명은 다중채널 시스템에 관한 것으로서, 보다 상세하게는 하나의 대역통과 필터를 이용하여 원하는 채널(Frequency Assignment: 이하 FA라 칭한다)신호를 선택하여 발생시키거나 송, 수신 처리하기 위한 다중채널 처리 시스템 및 그의 대역통과 필터링 방법에 관한 것이다.
최근 들어 대부분의 무선통신시스템에서 널리 사용되는 CDMA(Code Division Multiple Access)방식이 다중채널 시스템으로 대표적으로 사용되고 있다. 우리나라에서 상용화에 성공한 2세대 디지털 이동전화 시스템인 IS(Interim Standard)-95 CDMA 시스템에서는 채널(FA) 별로 1.23 MHz 또는 1.25 MHz의 주파수 대역폭을 가지며, 3세대 이동통신 시스템인 IMT-2000의 비동기 방식인 WCDMA 시스템에서는 하나의 채널(FA)이 5 MHz 주파수대역폭을 갖는다. 각각의 채널(FA) 내에는 물리적인 다수의 통화로가 존재한다. CDMA방식의 시스템으로 이동통신 망을 구축하는 이동통신 사업자는 통상 다수의 FA를 사용하므로, CDMA방식에 사용되는 신호발생기나 중계기 등의 장비들은 다수의 채널을 발생시키거나 중계할 수 있어야 한다.
이러한 다중채널 시스템에서 원하는 대역의 신호만을 통과시키고, 원치 않는 신호는 통과시키지 않도록 하기 위해 필터를 이용한 여파 동작이 필수적이다. 필터는 크게 통과시키는 주파수 대역이나 시스템의 안정도에 따라 분류된다. 이중 통과 대역에 따른 분류에는 고주파 신호만을 통과시키는 하이 패스 필터(HPF: High Pass Filter)와 저주파 신호만을 통과시키는 로우 패스 필터(LPF: Low Pass Filter), 및 일정 주파수 대역만을 통과시키는 대역통과 필터(BPF: Band Pass Filter)등이 있다. 그리고, 시스템 안정도에 따른 분류에는 다소 구조가 복잡하나 위상응답 특성이 선형으로 안정된 동작을 하는 유한 임펄스 응답(Finite Impulse Respose: 이하 FIR이라 칭한다)필터와 구조는 간단하나 위상응답 특성이 비선형으로 조금은 불안 정한 무한 임펄스 응답(IIR: Infinite Impulse Response)필터 등이 있다.
다중채널 처리 시스템(Multi-FA Processing System)은 상기한 필터들 중 시스템의 요구에 맞는 필터링 방법을 이용하여 다중채널 시스템의 복수의 채널 중 원하는 특정채널신호만을 선택적으로 발생시키거나 송, 수신 처리하는 장치를 지칭하는 것이다.
종래 다중채널 처리 시스템(Multi-FA Processing System)과 관련된 기술로 특허출원 2000-0023467 '코드분할 다중접속 채널신호 발생기'(2000.05.02), 특허출원 2001-0058311 '이동통신 기지국의 송신 전력 측정장치'(2001.09.20) 및 특허출원 2003-0018548 '시디엠에이 역방향 링크 신호 선택 장치'(2003.03.25) 등이 있다.
그러나, 상기한 다중채널 처리 시스템은 채널신호를 구분하기 위한 대역통과 필터가 발생시킬 채널의 수와 같아야 한다. 즉, M개의 채널을 처리하기 위해서는 반드시 채널 수와 동일한 M개의 대역통과 필터를 구비하여야 한다. 이로 인해, 다중채널 처리 시스템이 처리하는 채널의 수가 늘어날수록 시스템 구현을 위한 면적과 비용이 크게 증가하는 단점이 있었다. 또한, 종래에는 하나의 대역통과 필터로 한번에 복수의 채널을 선택하거나 동시에 복수의 채널신호를 발생시키는 것이 불가능하여 복수의 대역통과 필터를 이용하여야 하였으므로 시스템 구현의 복잡도와 경제성에 많은 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서, 제어부를 이용하여 대역통과 필터의 필터계수(Filter Coefficient)를 가변 제어하고, 이에 하나의 대역통과 필터를 이용하여 다중채널을 필터링하도록 한 다중채널 처리 시스템을 구현함으로써, 구조가 간단하고 저가로 구현되는, 다중채널 처리 시스템 및 그의 대역통과 필터링 방법을 제공한다.
이러한 기술적 과제를 달성하기 위하여 본 발명은, 하나의 대역통과 필터를 이용하여 원하는 채널(FA: Frequency Assignment)신호를 선택적으로 발생시키거나 송수신 처리하기 위한 다중채널 처리시스템을 제공한다. 이 다중채널 처리시스템은 채널선택 입력부, 제어부 및 대역통과 필터를 포함한다. 채널선택 입력부는 채널별 온(ON), 오프(OFF) 정보가 포함되는 채널선택신호를 입력한다. 제어부는 필터계수의 개수, 시스템의 전체 수용 채널(FA) 수, 기저대역의 필터계수, 채널(FA)간 간격, 채널(FA)의 중심주파수 및 샘플링 주파수 값을 포함하는 데이터를 저장하고, 데이터를 이용하여 채널선택신호에 대응하는 필터계수를 생성한다. 대역통과 필터는 필터계수에 따라 기설정된 필터계수를 가변하여 입력신호로부터 필터링하기 원하는 채널을 여파한다.
또한, 제2의 기술적 과제를 달성하기 위하여 본 발명은, 하나의 대역통과 필터를 이용하여 원하는 채널(FA : Frequency Assignment)신호를 선택적으로 발생시키거나 송수신 처리하기 위한 다중채널 처리 시스템의 대역통과 필터링 방법을 제공한다. 이 대역통과 필터링 방법은 필터계수의 개수, 시스템의 전체 수용 채널(FA) 수, 기저대역의 필터계수, 채널(FA)간 간격, 채널(FA)의 중심주파수 및 샘플링 주파수 값을 포함하는 데이터를 저장하고, 채널(FA)별 온(ON), 오프(OFF) 정보가 포함되는 채널선택신호를 입력받는 단계; 상기 데이터를 이용하여 상기 채널선택신호에 대응하는 필터계수를 생성하고, 상기 필터계수에 따라 기설정된 필터계수를 가변하는 단계; 및 상기 가변된 필터계수를 이용하여 입력신호로부터 필터링하기 원하는 채널을 여파하여 출력하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다.
또한, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 일반적인 다중채널 처리 시스템을 도시한 블록도이다.
도 1에 도시한 바와 같이, 일반적인 다중채널 처리 시스템(100)은 제1 대역통과 필터(110), 제2 대역통과 필터(120), 제3 대역통과 필터(130), 제4 대역통과 필터(140), … , 제M 대역통과 필터(150)의 M 개의 대역통과 필터(Band Pass Filter: BPF)를 포함하며, 출력신호 y(k)는 입력신호 x(k)를 제1 내지 제M 대역통과 필터(110, 120, 130, 140, 150)로 여파된 출력신호의 합으로, 다음과 같이 나타낼 수 있다.
Figure 112006039811002-pat00001
수학식 1로부터 제1 내지 제M 대역통과 필터(110, 120, 130, 140, 150) 각각의 필터계수를 설명하기 위하여 도 2를 참조한다.
도 2는 일반적인 디지털 FIR 대역통과 필터를 도시한 블록도이다.
도 2에 도시한 바와 같이, 필터 탭(Filter Tap) 수가 N인 디지털 FIR 대역통과 필터(110)는 제1 지연소자(111), 제2 지연소자(112), 제3 지연소자(113), 제4 지연소자(114), … , 제N-1 지연소자(115)를 포함한다. 이때, 제1 내지 제N-1 지연소자(111, 112, 113, 114, 115)를 통과하는 신호 각각에 적용되는 필터계수 h(n)은 각각 h(0), h(1), h(2), h(3), h(4), … , h(N-1)과 같다.
디지털 영역에서, 출력신호 y(k)는 입력신호 x(k)와 필터계수 h(n)의 컨벌루션(Convolution)으로 나타낼 수 있으며, 이를 수학식으로 나타내면 다음과 같다.
Figure 112006039811002-pat00002
도 3은 본 발명의 실시예에 따른 다중채널 처리 시스템을 도시한 블록도 이다.
도 3을 참조하면, 본 발명에 따른 다중 채널 발생기(200)는 제어부(210), 입력신호 발생부(220), 제어신호 발생부(230), 대역통과 필터(240) 및 디지털-아날로그 컨버터(DAC: Digital-to-Analog Converter, 250)를 포함한다.
제어부(210)는 마이크로 컨트롤러 등으로 구성되며 필터계수의 개수, 시스템의 전체 수용 채널(FA) 수, 기저대역의 필터계수, 채널(FA)간 간격, 제1 채널의 중심주파수 및 샘플링 주파수 값을 저장하고, 상기 데이터를 이용하여 채널선택신호가 인가됨에 따라 필터계수를 생성한다. 상기 데이터는 채널선택 입력부(300)로부터 입력되거나, 혹은 제어부(210)에 직접 프로그래밍 될 수 있다.
채널선택 입력부(300)는 채널별 온(ON), 오프(OFF) 정보인 채널선택신호를 입력하기 위한 장치로 컴퓨터나 사용자 단말, 혹은 키패드와 같은 장치로 구성될 수 있으며, 채널선택 입력부(300)와 제어부(210) 사이의 신호전송은 도면에 도시된 바와 같이 입출력 직렬 인터페이스인 RS-232 등으로 구현될 수 있다.
입력신호 발생부(220)는 대역통과 필터(240)에 인가되는 입력신호를 발생시킨다. 이때 발생되는 입력신호는 본 발명의 실시예의 용도에 따라 달라지는데, 예를 들어 본 발명에 따른 다중 채널 처리 시스템이 신호발생기로 사용되면 입력신호는 랜덤(Random)신호 혹은 PN 순차(PN sequence)신호가 되고, CDMA 중계기로 사용되면 입력신호는 중계기로 수신되는 CDMA 신호가 된다.
대역통과 필터(240)는 제어부(210)와의 상호 인터페이스를 통해 제어부(210)에서 생성된 필터계수를 실시간으로 다운로드(download) 받는다. 이를 실현하기 위하여, 대역통과 필터(240)는 필드 프로그래머블 게이트 어레이(FPGA: Field Programmable Gate Array) 또는 디지털 신호 처리장치(DSP: Digital Signal Processor)칩으로 구성된다.
대역통과 필터(240)는 원하는 특정채널을 선택하기 위한 것으로, 본 발명의 실시예에서는 선형 위상응답(Linear Phase Response)특징에 따라 주파수에 따른 지연이 일정하게 주어져 디지털 통신 시스템에서 심볼 동기화에 유리하고 주변환경의 영향에 둔감하여 안정적이며 주파수 응답을 조정할 수 있는 디지털 유한 임펄스 응답(FIR: Finite Impulse Response) 대역통과(BPF: Band Pass Filter)필터를 이용한다.
대역통과 필터(240)는 제어부(210)에서 생성된 필터계수에 따라 기저장된 필터계수를 가변하고, 입력신호 발생부(220)에서 인가되는 입력신호를 가변된 필터계수로 여파한다.
디지털-아날로그 컨버터(DAC: Digital-to-Analog Converter, 250)는 대역통과 필터(240)에서 여파되어 출력되는 디지털 입력신호를 아날로그(Analog)신호로 변환한다.
제어신호 발생부(230)는 대역통과 필터(240)에 디지털 필터링을 위한 제어신호 및 동작 클록 신호를 실시간으로 제공하고, 디지털-아날로그 컨버터(DAC: Digital-to-Analog Converter, 250)의 구동을 위한 내부 레지스터 설정을 제어한다.
도 4는 본 발명의 실시예에 따른 다중채널 처리 시스템의 대역통과 필터링 방법을 도시한 순서도이다.
먼저, 채널선택 입력부(도 3의 300)에 입력된 채널선택신호가 제어부(도 3의 210)로 인가되면(S401), 제어부(도 3의 210)는 채널선택신호에 대응하는 필터계수 를 생성한다(S402). 제어부(도 3의 210)에서 생성된 필터계수가 대역통과 필터(도 3의 240)에 인가됨에 따라 대역통과 필터(도 3의 240)의 필터계수가 변경되고(S403), 대역통과 필터(도 3의 240)는 변경된 필터계수를 이용하여 입력신호 발생부(도 3의 220)에서 인가되는 입력신호를 여파하여 출력한다(S404).
도 5는 본 발명의 실시예에 따라 다중채널 처리 시스템의 제어부에서 필터계수를 생성하는 방법을 도시한 순서도이다.
도 5를 참조하면, 채널선택 입력부(도 3의 300)에 입력된 채널선택신호가 입력됨에 따라 제어부(도 3의 210)는 채널번호를 "0"으로 설정하고(S501), 채널번호를 "1" 증가시킨다(S502). 입력된 채널선택신호를 참조하여 채널번호에 해당되는 채널이 온(ON) 상태인지 판단하고(S503), 채널이 온(ON) 상태이면, 필터계수를 계산하여 저장하고(S504), 채널번호의 크기와 기설정된 전체 채널 수의 크기를 비교하여(S505) 채널번호의 크기가 전체 채널 수의 크기보다 작으면, 상기 S502 이후의 단계를 반복한다. 만약, S503 단계에서 해당 채널이 오프(OFF) 상태이면 필터계수를 계산하지 않고 S505 단계를 진행한다.
상기 S504 단계의 필터계수 계산을 설명하기 위해 후술하는 수학식 5를 참조한다. 먼저, 본 발명의 실시예에 적용되는 수학식 5를 유추해 내기 위해 수학식 1을 일반화하면, 다음과 같다.
Figure 112006039811002-pat00003
수학식 3은 본 발명의 실시예에서 제안하는 디지털 대역통과 필터링 기법의 수학적 배경이 된다. 일반적인 다중채널 처리 시스템을 도시한 도 1을 참조하면, 본 발명의 실시예에 따라 제어부(도 3의 210)가 생성할 필터계수 hall(n)은 M개의 디지털 대역통과 필터 각각의 필터계수인 h1(n), h2(n), h3(n), h4(n), … , hM(n)의 합과 같다.
도 1로 도시한 바와 같이, 일반적인 다중채널 시스템에서 필요한 대역통과필터의 수는 채널의 수와 같고, 각각의 대역통과 필터마다 필터계수를 달리하므로 채널 수만큼의 필터계수가 이용된다. 이때, 전체 채널 수를 M, 샘플링 주파수를 fs라고 하면 채널 별 필터계수 hj(n)은 수학식 4와 같이 나타낼 수 있다.
Figure 112006039811002-pat00004
여기에서, hB(n)은 기저대역 필터계수이고, fj(n)은 각 채널의 중심주파수를 갖는 반송파 신호이다.
수학식 4를 하나의 대역통과 필터를 이용하는 본 발명의 실시예의 특성에 따라 채널 별 필터계수를 누적시켜 제어부(도 3의 210)에서 생성되는 필터계수를 hall(n)이라고 하면, 수학식 5와 같이 나타낼 수 있다.
Figure 112006039811002-pat00005
여기에서, N은 필터의 탭 수, 즉 필터계수의 개수이며, FA#j는 전체 채널 수가 M일 때, 1부터 M까지 증가하는 채널의 일련번호이며, Wj는 FA의 온(ON), 오프(OFF) 여부에 따라 변하는 변수이다.
수학식 5를 참조하여, 도 5의 S504 단계의 필터계수 계산식을 나타내면 다음 과 같다.
Figure 112006039811002-pat00006
수학식 6은 수학식 4를 직교 변조값인 I신호와 Q신호로 나타낸 것이다. 여기에서, freq는 채널의 일련번호에 따라 주어지는 채널번호의 중심주파수를 의미하며, I신호와 Q신호는 각각 동위상(In-phase)신호와 직교위상(Quadrature-phase)신호를 의미한다. coeff[i]+ 는 이전 채널에 대하여 계산된 coeff[i] 값에 현재 계산되는 값이 누적되어 더해지는 것을 표시한 것으로, 도 5를 참조하면, 채널번호가 채널 수와 같아질 때까지 필터계수를 누적시켜 계산함으로써 대역통과 필터계수를 결정한다.
도 6은 본 발명의 실시예에 따른 다중채널 처리 시스템에 의해 필터링되어 출력되는 채널신호를 도시한 도면이다.
도 6의 (a)에 도시된 제1 채널, 제2 채널, 제3 채널, 제4 채널, 제5 채널, … , 제M 채널의 M개의 출력 파형은 채널선택 입력부(도 3의 300)에서 M개의 채널 모두를 온(ON) 동작을 수행하도록 하는 채널선택신호를 제어부(도 3의 210)에 인가함으로써 생성되는 필터계수에 따라 동작하는 대역통과 필터(도 3의 240)의 출력신호이다. 마찬가지로, 도 6의 (b)는 제1 채널과 제3 채널을 채널선택 입력부(도 3의 300)에서 온(ON) 동작하도록 선택한 경우에 대역통과 필터(도 3의 240)에서 출력되는 신호이다.
도 6의 (b)을 참조하여 제어부(도 3의 210)의 필터계수 생성과정을 설명한다.
먼저, 설명의 편의를 위해, 전체 채널 수 M을 8개라고 가정한다.
채널선택 입력부(도 3의 300)로부터 채널선택신호로 1 byte 신호 "10100000"을 수신한 제어부(도 3의 210)는 제1 채널 = "ON", 제2 채널 = "OFF", 제3 채널 = "ON", 제4 채널 = "OFF", 제5 채널 = "OFF", 제6 채널 = "OFF", 제7 채널 = "OFF" 및 제8 채널 = "OFF"로 채널 별 온(ON), 오프(OFF) 정보를 저장한다. 채널 별 온(ON), 오프(OFF) 정보를 저장한 제어부(도 3의 210)는 기설정된 기저대역 필터계수에 온(ON) 상태인 채널 별 중심주파수를 곱하여 더함으로써, 최종적인 필터계수를 구한다.
채널 간 간격과 제1 채널의 중심주파수는 미리 설정되어 제어부(도 3의 210)에 저장된 값으로, 채널 간 간격이 5 MHz, 제1 채널의 중심주파수는 13 MHz라면, 제1 채널부터 제8 채널의 중심주파수는 각각 13, 18, 23, 28, 33, 38, 43 및 48 MHz이다. 제어부(도 3의 210)는 상기한 각 채널 별 중심주파수와 채널 별 온(ON), 오프(OFF) 정보를 이용하여 도 6의 (b)로 도시한 채널신호를 출력할 수 있도록 필터 계수를 생성한다.
이와 같이, 본 발명의 실시예에 따른 다중채널 처리시스템은 대역통과 필터의 필터계수(Filter Coefficient)를 제어부를 이용하여 가변 제어함으로써 하나의 대역통과 필터만으로 하나 이상의 채널을 동시에, 선택적으로 발생시킬 수 있어 구조가 간단하고 효율적인 다중채널 처리 시스템을 제공할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서와 같이 본 발명에서 제안하는 다중채널 처리 시스템 및 그의 대역통과 필터링 방법을 이용하면, 처리하는 채널의 수와 구비하여야 할 대역통과 필터의 수가 동일하여야 하므로 처리할 채널용량이 증가할수록 시스템 구현을 위한 면적과 비용이 크게 증가하는 종래 다중채널 처리 시스템과 달리 하나의 대역통과 필터를 이용하여 복수 채널의 온(ON), 오프(OFF) 제어가 가능하므로 구조가 간단하고 경제적인 다중채널 처리 시스템을 구현할 수 있다. 이로 인해, 향후 중계기에 본 발명이 채택되면 RF 방식의 SAW 필터 및 RF 스위치 등 크기가 크고 고가인 RF소자들을 대체할 수 있다.
또한, 본 발명을 이용하면, 채널선택 입력부를 통해 입력되는 채널선택신호를 바꾸는 것만으로 출력되는 채널 수와 필터계수를 실시간으로 가변할 수 있으므로 2G 및 3G 등 CDMA 스펙트럼 발생기가 여러 대 필요한 RF 측정 시험에서 현재 사용되는 여러 대의 고가의 외산 장비들을 하나의 다중 채널 발생기로 대체할 수 있다.

Claims (9)

  1. 채널(FA: Frequency Assignment)별 온(ON), 오프(OFF) 정보가 포함되는 채널선택신호를 입력하는 채널선택 입력부;
    필터계수의 개수, 시스템의 전체 수용 채널(FA) 수, 기저대역의 필터계수, 채널(FA)간 간격, 채널(FA)의 중심주파수 및 샘플링 주파수 값을 포함하는 데이터를 저장하고, 상기 데이터를 이용하여 상기 채널선택신호에 대응하는 필터계수를 생성하는 제어부; 및
    상기 필터계수에 따라 기설정된 필터계수를 가변하여 입력신호로부터 필터링하기 원하는 채널을 여파하는 대역통과 필터
    를 포함하는 다중채널 처리 시스템.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 대역통과 필터에 의해 여파된 입력신호를 아날로그 신호로 전환하여 출력하는 디지털-아날로그 컨버터(DAC: Digital-to-Analog Converter)를 더 포함하는 것을 특징으로 하는 다중채널 처리 시스템.
  5. 제4항에 있어서,
    상기 대역통과 필터에 필터링 동작을 위한 제어신호 및 동작 클록 신호를 실시간으로 제공하고, 상기 디지털-아날로그 컨버터(DAC: Digital-to-Analog Converter)의 구동을 위한 내부 레지스터 설정을 제어하는 제어신호 발생부를 더 포함하는 것을 특징으로 하는 다중채널 처리 시스템.
  6. 삭제
  7. (a) 필터계수의 개수, 시스템의 전체 수용 채널(FA: Frequency Assignment) 수, 기저대역의 필터계수, 채널(FA)간 간격, 채널(FA)의 중심주파수 및 샘플링 주파수 값을 포함하는 데이터를 저장하고, 채널(FA)별 온(ON), 오프(OFF) 정보가 포함되는 채널선택신호를 입력받는 단계;
    (b) 상기 데이터를 이용하여 상기 채널선택신호에 대응하는 필터계수를 생성하고, 상기 필터계수에 따라 기설정된 필터계수를 가변하는 단계; 및
    (c) 상기 가변된 필터계수를 이용하여 입력신호로부터 필터링하기 원하는 채널을 여파하여 출력하는 단계
    를 포함하는 다중채널 처리 시스템의 대역통과 필터링 방법.
  8. 제7항에 있어서,
    상기 (b) 단계는,
    (b1) 채널번호를 "0"으로 설정하는 단계;
    (b2) 채널번호를 "1" 증가시키고 채널번호에 해당되는 채널이 온(ON) 상태이면, 필터계수를 계산하여 저장하는 단계;
    (b3) 채널번호와 전체 채널 개수의 크기를 비교하여 상기 채널번호가 상기 전체 채널 개수보다 작으면 상기 (b2) 단계를 반복하는 단계; 및
    (b4) 상기 (b3) 단계에서 상기 채널번호가 상기 전체 채널 개수보다 크거나 같으면, 상기 (b2) 단계에서 저장된 필터계수로 기설정된 필터계수를 가변하는 단계
    를 포함하는 다중채널 처리 시스템의 대역통과 필터링 방법.
  9. 제8항에 있어서,
    상기 (b2) 단계에서,
    상기 채널번호에 해당되는 채널이 오프(OFF) 상태이면 필터계수의 계산 없이 상기 (b3) 단계를 진행하는 것을 특징으로 하는 다중채널 처리 시스템의 대역통과 필터링 방법.
KR1020060050720A 2005-12-08 2006-06-07 다중채널 처리 시스템 및 그의 대역통과 필터링 방법 KR100724533B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2006/005201 WO2007066952A2 (en) 2005-12-08 2006-12-05 Multi-fa processing system and its digital band-pass filtering method
US12/096,465 US20080285535A1 (en) 2005-12-08 2006-12-05 Multi-Fa Processing System and Its Digital Band-Pass Filtering Method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050119911 2005-12-08
KR20050119911 2005-12-08

Publications (1)

Publication Number Publication Date
KR100724533B1 true KR100724533B1 (ko) 2007-06-04

Family

ID=38358216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050720A KR100724533B1 (ko) 2005-12-08 2006-06-07 다중채널 처리 시스템 및 그의 대역통과 필터링 방법

Country Status (2)

Country Link
US (1) US20080285535A1 (ko)
KR (1) KR100724533B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009085158A2 (en) * 2007-12-19 2009-07-09 L-3 Communications Integrated Systems, Lp Wideband frequency hopping spread spectrum communication systems and related methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051321A (ko) * 2002-12-12 2004-06-18 한국전자통신연구원 소프트웨어 무선 시스템을 위한 디지털 여파기와 이를구비한 디지털 중간 주파수 대역 신호 처리 장치 및 그 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953184A (en) * 1989-06-01 1990-08-28 Motorola, Inc. Complex bandpass digital filter
GB2308514B (en) * 1993-03-01 1997-09-17 Texas Instruments Ltd A digital oscillator
US7929498B2 (en) * 1995-06-30 2011-04-19 Interdigital Technology Corporation Adaptive forward power control and adaptive reverse power control for spread-spectrum communications
US5729574A (en) * 1996-10-08 1998-03-17 Harris Corporation Single channel FIR filter architecture to perform combined/parallel filtering of multiple (quadrature) signals
US6654428B1 (en) * 1998-01-13 2003-11-25 Massachusetts Institute Of Technology Systems and methods for wireless communications
US6445692B1 (en) * 1998-05-20 2002-09-03 The Trustees Of The Stevens Institute Of Technology Blind adaptive algorithms for optimal minimum variance CDMA receivers
DE69937100T2 (de) * 1999-03-20 2008-01-10 Freescale Semiconductor, Inc., Austin Mehrkanalfilterungsvorrichtung und Verfahren
US6549587B1 (en) * 1999-09-20 2003-04-15 Broadcom Corporation Voice and data exchange over a packet based network with timing recovery
US7058037B1 (en) * 1999-09-13 2006-06-06 Utstarcom, Inc. Radio frequency transmitting device of mobile radio communication base station system in code division multiple access system
KR100680075B1 (ko) * 1999-09-13 2007-02-09 유티스타콤코리아 유한회사 코드 분할 다중 접속방식 이동통신 기지국 시스템의 무선주파수 수신장치에서 에프에이간 전력레벨 제어장치
DE19948373A1 (de) * 1999-10-06 2001-05-17 Infineon Technologies Ag Verfahren zur Kanalentzerrung
KR100359823B1 (ko) * 2000-06-22 2002-11-07 엘지전자 주식회사 필터 계수 생성 장치
JP4652546B2 (ja) * 2000-09-21 2011-03-16 三星電子株式会社 受信機
US7050419B2 (en) * 2001-02-23 2006-05-23 Terayon Communicaion Systems, Inc. Head end receiver for digital data delivery systems using mixed mode SCDMA and TDMA multiplexing
KR100446540B1 (ko) * 2001-04-16 2004-09-01 삼성전자주식회사 데이터 통신용 송신기
US6901243B2 (en) * 2001-11-08 2005-05-31 Qualcomm, Incorporated Method and apparatus for mitigating adjacent channel interference in a wireless communication system
US6961395B2 (en) * 2001-11-16 2005-11-01 Nortel Networks Limited Time variant filter implementation
GB2403360B (en) * 2003-06-28 2006-07-26 Zarlink Semiconductor Inc Reduced complexity adaptive filter implementation
KR100583971B1 (ko) * 2004-02-13 2006-05-26 삼성전자주식회사 소형기지국에서의 ｆａ 증설 및 비콘 구현 시스템 및 방법
US7362819B2 (en) * 2004-06-16 2008-04-22 Lucent Technologies Inc. Device and method for reducing peaks of a composite signal
US7738573B2 (en) * 2004-10-07 2010-06-15 Microelectronics Technology Inc. System and method for crest factor reduction
KR100604926B1 (ko) * 2005-01-07 2006-07-28 삼성전자주식회사 Ｄｖｂ-ｔ 수신장치 및 ｄｖｂ-ｔ 수신장치의 채널 및ｆｆｔ 윈도우 선택 방법
US8000302B2 (en) * 2005-06-23 2011-08-16 Qualcomm Incorporated Adaptive multi-channel modem

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051321A (ko) * 2002-12-12 2004-06-18 한국전자통신연구원 소프트웨어 무선 시스템을 위한 디지털 여파기와 이를구비한 디지털 중간 주파수 대역 신호 처리 장치 및 그 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009085158A2 (en) * 2007-12-19 2009-07-09 L-3 Communications Integrated Systems, Lp Wideband frequency hopping spread spectrum communication systems and related methods
WO2009085158A3 (en) * 2007-12-19 2009-09-03 L-3 Communications Integrated Systems, Lp Wideband frequency hopping spread spectrum communication systems and related methods
US8149894B2 (en) 2007-12-19 2012-04-03 L-3 Communications Integrated Systems L.P. Wideband frequency hopping spread spectrum transceivers and related methods
US8184673B2 (en) 2007-12-19 2012-05-22 L-3 Communications Integrated Systems L.P. Wideband frequency hopping spread spectrum receivers and related methods
US8249129B2 (en) 2007-12-19 2012-08-21 L-3 Communications Integrated Systems L.P. Wideband frequency hopping spread spectrum transmitters and related methods

Also Published As

Publication number Publication date
US20080285535A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
Mahesh et al. Low complexity flexible filter banks for uniform and non-uniform channelisation in software radios using coefficient decimation
Gentile The care and feeding of digital, pulse-shaping filters
KR20000022282A (ko) Cdma 모뎀용 멀티채널 필터링
EP0935339A1 (en) Versatile signal generator
EP1184981B1 (en) Oversampling FIR filter, method for controlling the same and its use in a communication system
KR100724533B1 (ko) 다중채널 처리 시스템 및 그의 대역통과 필터링 방법
Chan et al. The design of digital all-pass filters using second-order cone programming (SOCP)
Darak et al. A reconfigurable filter bank for uniform and non-uniform channelization in multi-standard wireless communication receivers
CN101490956A (zh) 采样滤波器装置以及无线通信装置
Eghbali et al. A class of multimode transmultiplexers based on the Farrow structure
CA2216128C (en) Efficient digital filter and method using coefficient precombining
JP4376222B2 (ja) 波形整形デジタルフィルタ回路
Smitha et al. A new low power reconfigurable decimation–interpolation and masking based filter architecture for channel adaptation in cognitive radio handsets
US8537944B2 (en) Apparatus with a plurality of filters
JP3391015B2 (ja) ディジタル処理直交変調器
KG et al. A low complexity reconfigurable multi-stage channel filter architecture for resource-constrained software radio handsets
Sheikh et al. Sample rate conversion filter design for multi-standard software radios
Eghbali et al. A Farrow-structure-based multi-mode transmultiplexer
Ambede et al. Design of low complexity variable digital filters using first order all pass transformation and improved coefficient decimation method
WO2007066952A2 (en) Multi-fa processing system and its digital band-pass filtering method
Devi et al. Flexible reconfigurable filter architecture for SDR receiver
KR20100002819A (ko) 다중모드 ｓｄｒ 단말용 디지털 다운 컨버터 및 다운컨버팅 방법
Liu et al. FPGA implementation of a reconfigurable channelization for simultaneous multichannel DRM30/FM receiver
Yu et al. Design and Implementation of a SDR-based Digital Filter for CDMA Systems
Farzad Variable bandwidth polyphase filter banks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee