KR100359823B1 - 필터 계수 생성 장치 - Google Patents

필터 계수 생성 장치 Download PDF

Info

Publication number
KR100359823B1
KR100359823B1 KR1020000034559A KR20000034559A KR100359823B1 KR 100359823 B1 KR100359823 B1 KR 100359823B1 KR 1020000034559 A KR1020000034559 A KR 1020000034559A KR 20000034559 A KR20000034559 A KR 20000034559A KR 100359823 B1 KR100359823 B1 KR 100359823B1
Authority
KR
South Korea
Prior art keywords
value
cutoff frequency
positive integer
divider
multiplexer
Prior art date
Application number
KR1020000034559A
Other languages
English (en)
Other versions
KR20020000278A (ko
Inventor
김상연
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000034559A priority Critical patent/KR100359823B1/ko
Priority to US09/885,937 priority patent/US6898255B2/en
Publication of KR20020000278A publication Critical patent/KR20020000278A/ko
Application granted granted Critical
Publication of KR100359823B1 publication Critical patent/KR100359823B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • H03H17/0227Measures concerning the coefficients
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • H03H17/0225Measures concerning the multipliers
    • H03H17/0226Measures concerning the multipliers comprising look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0102Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal

Abstract

본 발명은 실시간으로 필터 계수를 생성하기 위한 장치를 제공하기 위한 것으로서, 차단 주파수와 0을 포함하는 양의 정수를 곱한 후, 상기 곱한 결과가 일정 범위가 되도록 어드레스를 생성하는 어드레스 발생부와, 상기 어드레스 발생부에서 생성된 어드레스를 입력으로 하며 사인 함수의 한 주기를 저장하는 룩업 테이블(look-up table)과, 상기 양의 정수 배만큼 증폭된 파이(π)로 상기 룩업 테이블의 저장된 값을 나누는 제산기와, 상기 차단 주파수를 소정 배만큼 증폭한 값과 상기 제산기의 결과값 중 외부의 제어신호에 따라 어느 하나를 선택하는 멀티플렉서와, 상기 멀티플렉서에서 선택된 값을 윈도우 함수와 곱하여 필터 계수를 생성하는 곱셈기로 구성되는 것을 특징으로 한다. 이와 같은 필터 계수 생성 장치는 실시간으로 필터 계수를 생성하여 동적인 화면 크기 변화에 대처함으로써 화질 열화를 막을 수 있다.

Description

필터 계수 생성 장치{filter coefficient generator}
본 발명은 필터 계수에 관한 것으로, 특히 필터 계수 생성 장치에 관한 것이다.
디지털 TV에 있어서 PIP, POP, Zoom-IN, Zoom-Out 등 다양한 디스플레이 모드, 그리고 다양한 디스플레이 포맷으로의 변환은 이미 필수적인 요소로 자리잡고 있다. 이를 위해서는 다양한 비율로 영상의 크기를 변환시킬 필요가 있는데, 이때Up/Down 샘플링 기법이 사용된다.
도 1a 내지 도 1b는 일반적인 Up/Down 샘플링 과정을 나타낸 도면이다.
도 1a는 디지털 신호의 1:M Up 샘플링 과정을 나타낸 도면이다.
도 1a에 도시한 바와 같이, M-1 개의 0값을 갖는 샘플을 스터핑(stuffing)한 다음, 차단 주파수가 0.5/M인 저역 통과 필터를 통과하여 Up 샘플된 데이터를 얻는다. 이때, 신호 파형은 M=3일 경우를 예로 나타낸 것이다.
도 1b는 디지털 신호의 N:1 Down 샘플링 과정을 나타낸 도면이다.
도 1b에 도시한 바와 같이, 엘리어싱(aliasing)을 방지하기 위하여 차단 주파수가 0.5/N인 저역 통과 필터링과 데시메이션(decimation) 과정으로 구성된다. 이때, 신호 파형은 N=3일 경우를 예로 나타낸 것이다.
그러나 디지털 TV를 포함한 많은 응용 분야에서 이러한 정수 배의 Up/Down 변환뿐 아니라 일반적으로 M:N 비율의 변환이 요구된다. 이때, 출력 데이터의 샘플링 위치는 입력 데이터의 샘플링 위치와 다르고, M과 N의 값에 따라 Up 샘플링 및 Down 샘플링을 수행해야 하므로 데시메이터(decimator)와 보간기(Interpolator)가 결합된 구조로 구현되며 이를 GFC(general format converter)라고 한다.
도 2는 GFC(general format converter)의 구조 및 3:2 Down 샘플링의 예를 나타낸 도면이다.
도 2에 도시한 바와 같이, 출력 샘플의 위치가 입력 샘플의 위치와 일치하지 않으므로 인접한 두 개의 값으로 보간하여 결과를 출력한다.
이렇게 다양한 크기의 포맷 변환에서 필수적으로 디지털 필터가 들어간다.여기서 필터 계수는 입, 출력 크기에 따라 달라야 한다.
따라서, 수시로 입, 출력 크기 및 출력 모드가 바뀔 수 있는 디지털 TV에서는 필터 계수를 자동으로 생성할 수 있는 장치가 요구된다.
그러나 이상에서 설명한 종래 기술에 따른 필터 계수 생성은 필터 계수를 소프트웨어로 매번 계산함으로써 리사이징(resizing)과 같이 지속적으로 새로운 필터 계수를 필요로 하는 경우에 실시간으로 변화에 대처할 수 없다. 이에 따라 화질 저하를 초래할 수 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 실시간으로 디지털 신호의 샘플링 레이트(sampling rate) 변환에 필요한 필터 계수를 실시간으로 생성해 주는 필터 계수 생성 장치를 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 일반적인 Up/Down 샘플링 과정을 나타낸 도면
도 2는 GFC(general format converter)의 구조 및 3:2 Down 샘플링의 예를 나타낸 도면
도 3은 f1∼f2범위의 주파수 성분을 통과시키는 밴드 통과 필터의 주파수 응답 특성을 나타낸 도면
도 4는 저역 통과 특성을 갖는 필터 계수를 자동으로 생성하는 장치 블록도
도 5는 고역 및 밴드 통과 필터의 계수 생성 장치를 나타낸 도면
상기와 같은 목적을 달성하기 위한 본 발명에 따른 필터 계수 생성 장치는 차단 주파수와 0을 포함하는 양의 정수를 곱한 후, 상기 곱한 결과가 일정 범위가 되도록 어드레스를 생성하는 어드레스 발생부와, 상기 어드레스 발생부에서 생성된 어드레스를 입력으로 하며 사인 함수의 한 주기를 저장하고 있는 룩업 테이블(look-up table)과, 상기 양의 정수 배만큼 증폭된 파이(π)로 상기 룩업 테이블의 저장된 값을 나누는 제산기와, 상기 차단 주파수를 소정 배만큼 증폭한 값과 상기 제산기의 결과값 중 외부의 제어신호에 따라 어느 하나를 선택하는 멀티플렉서와, 상기 멀티플렉서에서 선택된 값을 윈도우 함수와 곱하여 필터 계수를 생성하는 곱셈기를 포함하여 구성되는 것을 특징으로 한다.
여기서, 상기 멀티플렉서는 상기 0을 포함한 양의 정수가 0일 경우에는 상기 차단 주파수를 증폭한 값을 선택하고, 0이 아닐 경우에는 상기 제산기의 결과값을 선택한다.
그리고, 상기 0을 포함한 양의 정수는 0 보다 크거나 같고, 샘플링 개수 보다 하나 적은 수 보다 작거나 같은 수이고, 상기 필터 계수는 샘플링 개수 보다 하나 적은 수를 2로 나눈 절대값 보다 작은 값 중 0이 아닌 값을 갖는다.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 필터 계수 생성 장치의 바람직한 실시 예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
포맷 변환에 필요한 필터는 저역 통과 특성을 가지며, 변환 비에 따라서 필터 계수가 달라져야 한다. 그러나 본 발명에서는 저역 통과 필터에 국한시키지 않고 일반적으로 고역 통과 및 밴드 통과 특성을 갖는 필터 계수를 생성할 수 있는 장치를 고안하였다.
도 3은 f1∼f2범위의 주파수 성분을 통과시키는 밴드 통과 필터의 주파수 응답 특성을 나타낸 도면이다.
이때, 필터의 임펄스 응답은 역 퓨리에 변환을 통하여 다음과 같이 구해진다.
여기서,는 역 퓨리에 변환을 나타내는 연산자이다. 수학식1은 차단 주파수가 각각 f1,f2인 두 개의 저역 통과 필터로부터 밴드 통과 필터가 구현됨을 보여준다.
그러나, 수학식1은 밴드 통과 필터뿐 아니라 저역 통과 필터 및 고역 통과 필터를 포함하는 일반적인 식이다. 즉, 저역 통과 필터의 경우에는 f1=0으로 하고, f2는 저역 통과 차단 주파수(cutoff frequency)와 같게 하면 되고, 고역 통과 필터의 경우에는 f1을 고역 통과 차단 주파수와 같게 하고, f2=0.5로 두면 된다.
한편, 수학식1로 표현되는 임펄스 응답은 무한대에 걸쳐 존재하는데, FIR(finite impulse response)의 설계에서는 윈도윙(windowing) 방식이 널리 사용된다. 윈도윙 방식은 임펄스 응답 함수에 제한된 길이를 갖는 윈도우 함수를 곱하여 제한된 수의 필터 계수를 얻는 방법이다. 즉,
예를 들어 다음과 같은 윈도우 함수를 많이 사용한다.
ⅰ)Rectangular window
ⅱ)Bartlett window
ⅲ)Hanning window
ⅳ)Hamming window
ⅴ)Blackman window
윈도우 함수가범위에서만 0이 아닌 값을 가지므로 윈도우 함수가 곱해진 최종 필터 계수는에서 0이 아닌 값을 갖는다.
여기서, N은 필터탭(tap)의 개수이다.
도 4는 저역 통과 특성을 갖는 필터 계수를 자동으로 생성하는 장치 블록도이다.
도 4를 참조하여 본 발명에 따른 필터 계수 생성 장치를 설명하면 다음과 같다.
도 4에 도시한 바와 같이, 어드레스 발생부(100)는 차단 주파수(fi)를 표 1에 나타낸 바와 같이 4비트로 표현한다고 할 때, fi와 0을 포함하는 양의 정수(n)를 곱한 값(110)을 32 모듈러(120) 연산을 수행하여 결과가 0∼31 범위가 되도록 어드레스를 생성한다.
이때, 상기 0을 포함한 양의 정수는 0 보다 크거나 같고, 필터탭의 개수 보다 하나 적은 수 보다 작거나 같은 수()이다.
fi 실제 차단 주파수
0000 0.0
0001 0.03125
0010 0.0625
0011 0.09375
0100 0.125
0101 0.15625
0110 0.1875
0111 0.21875
1000 0.25
1001 0.28125
1010 0.3125
1011 0.34375
1100 0.375
1101 0.40625
1110 0.4375
1111 0.46875
그리고, 상기 어드레스 발생부(100)에서 생성된 어드레스에 따라 룩업 테이블(look-up table, 200)은 샘플링되어 저장되어 있는 sine 함수의 값을 출력한다.
여기서, 룩업 테이블(200)에는 sine 함수의 한 주기를 32로 샘플링한 값들이저장되어 있다. 이때, 차단 주파수(fi)의 해상도를 4비트 이상으로 표현하려면 그에 따라 룩업 테이블의 크기도 증가해야 한다. 또한, 룩업 테이블(200)의 크기를 증가시킴으로써 계산된 필터의 계수의 정확성을 높일 수 있다.
그리고, 상기 룩업 테이블(200)의 저장된 값은 제산기(500)를 통해 상기 양의 정수 배만큼 증폭된 파이(π,300)로 나누어진다.
그리고, 상기 차단 주파수를 소정 배만큼 증폭한 값과 상기 제산기의 결과값 중 외부의 제어신호에 따라 어느 하나를 선택하는 상기 차단 주파수를 소정 배만큼 증폭한 값(300)과 상기 제산기(500)의 결과값 중 외부의 제어신호에 따라 어느 하나가 멀티플렉서(600)에 의해 선택된다.
이때, 상기 멀티플렉서(600)는 상기 0을 포함한 양의 정수가 0일 경우에는 상기 차단 주파수를 증폭한 값을 선택하고, 0이 아닐 경우에는 상기 제산기(500)의 결과값을 선택한다.
그리고, 상기 멀티플렉서(600)에서 선택된 값은 곱셈기(800)를 통해 윈도우 함수(700)와 곱해져 필터 계수가 생성된다.
여기서, 생성된 필터 계수는 앞에서 설명한 바와 같이, N개의 탭으로 구성되며, 탭의 위치는이다.
이때, 윈도우 함수(w(n))는 룩업 테이블(700)에 저장되고, 윈도우 함수를 저장하고 있는 룩업 테이블의 크기는 사용할 필터의 탭 수 만큼이다. 또한, 앞에서 언급한 다양한 윈도우 함수를 사용하여 리플(ripple) 크기 및트랜지션(transition) 범위를 조절할 수 있다.
도 5는 고역 및 밴드 통과 필터의 계수 생성 장치를 나타낸 도면이다.
도 5에 도시한 바와 같이, 저역 통과 필터 계수 생성 장치로 구성된 구조로부터 저역 통과 필터를 비롯한 고역 및 밴드 통과 필터의 계수 생성은 가능하다.
즉, 제 1, 제 2 저역 통과 필터 계수 생성 장치(10, 20)에서 각각 출력되는 계수값을 가산기(30)를 통해 더하여 고역 및 밴드 통과 필터 계수를 생성한다.
이때, 상기 저역 통과 필터들의 차단 주파수는 서로 다르다.
이상에서 설명한 바와 같은 본 발명에 따른 필터 계수 생성 장치는 실시간으로 필터 계수를 생성함으로써 동적인 화면 크기 변화에 대한 화질 열화를 막을 수 있다.
또한, 디지털 신호의 샘플링 레이트(sampling rate) 변환에 필요한 필터 계수를 자동으로 생성함으로써 다양한 입력 포맷과 다양한 크기의 변환이 요구되는 경우에 유용하게 사용할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (8)

  1. 차단 주파수와 0을 포함하는 양의 정수를 곱한 후, 상기 곱한 결과가 일정 범위가 되도록 어드레스를 생성하는 어드레스 발생부와,
    상기 어드레스 발생부에서 생성된 어드레스에 따라 사인 함수의 값을 출력하는 룩업 테이블(look-up table)과,
    상기 양의 정수 배만큼 증폭된 파이(π)로 상기 룩업 테이블의 저장된 값을 나누는 제산기와,
    상기 차단 주파수를 소정 배만큼 증폭한 값과 상기 제산기의 결과값 중 외부의 제어신호에 따라 어느 하나를 선택하는 멀티플렉서와,
    상기 멀티플렉서에서 선택된 값을 윈도우 함수와 곱하여 필터 계수를 생성하는 곱셈기를 포함하여 구성되는 것을 특징으로 하는 필터 계수 생성 장치.
  2. 제 1 항에 있어서,
    상기 멀티플렉서는 상기 0을 포함한 양의 정수가 0일 경우에는 상기 차단 주파수를 증폭한 값을 선택하고, 0이 아닐 경우에는 상기 제산기의 결과값을 선택하는 것을 특징으로 하는 필터 계수 생성 장치.
  3. 제 1 항에 있어서,
    상기 0을 포함한 양의 정수는 0 보다 크거나 같고, 필터탭 개수 보다 하나적은 수 보다 작거나 같은 수인 것을 특징으로 하는 필터 계수 생성 장치.
  4. 제 1 항에 있어서,
    상기 필터 계수는 필터탭 개수 보다 하나 적은 수를 2로 나눈 절대값 보다 작은 값 중 0이 아닌 값을 갖는 것을 특징으로 하는 필터 계수 생성 장치.
  5. 제 1 항에 있어서,
    상기 윈도우 함수는 렉탱귤러(rectangular), 바트렛(Bartlett), 해닝(Hanning), 해밍(Hamming), 블랙만(Blackman) 윈도우 함수 중에 어느 하나인 것을 특징으로 하는 필터 계수 생성 장치.
  6. 저역 통과 특성을 갖는 필터 계수를 생성하는 저역 통과 필터 계수 생성 장치를 다수 개 구비하고, 상기 다수 개의 저역 통과 필터 계수 생성 장치에서 각각 출력되는 계수값을 더하여 고역 및 밴드 통과 필터 계수를 생성하는 가산기를 포함하여 구성되는 것을 특징으로 하는 필터 계수 생성 장치.
  7. 제 6 항에 있어서,
    상기 저역 통과 필터 계수 생성 장치는
    차단 주파수와 0을 포함하는 양의 정수를 곱한 후, 상기 곱한 결과가 일정 범위가 되도록 어드레스를 생성하는 어드레스 발생부와,
    상기 어드레스 발생부에서 생성된 어드레스를 입력으로 하며 사인 함수의 한 주기를 저장하는 룩업 테이블(look-up table)과,
    상기 양의 정수 배만큼 증폭된 파이(π)로 상기 룩업 테이블의 저장된 값을 나누는 제산기와,
    상기 차단 주파수를 소정 배만큼 증폭한 값과 상기 제산기의 결과값 중 외부의 제어신호에 따라 어느 하나를 선택하는 멀티플렉서와,
    상기 멀티플렉서에서 선택된 값을 윈도우 함수와 곱하여 필터 계수를 생성하는 곱셈기를 포함하여 구성되는 것을 특징으로 하는 필터 계수 생성 장치.
  8. 제 7 항에 있어서,
    상기 다수 개의 저역 통과 필터의 차단 주파수는 서로 다른 것을 특징으로 하는 필터 계수 생성 장치.
KR1020000034559A 2000-06-22 2000-06-22 필터 계수 생성 장치 KR100359823B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000034559A KR100359823B1 (ko) 2000-06-22 2000-06-22 필터 계수 생성 장치
US09/885,937 US6898255B2 (en) 2000-06-22 2001-06-22 Filter coefficient generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000034559A KR100359823B1 (ko) 2000-06-22 2000-06-22 필터 계수 생성 장치

Publications (2)

Publication Number Publication Date
KR20020000278A KR20020000278A (ko) 2002-01-05
KR100359823B1 true KR100359823B1 (ko) 2002-11-07

Family

ID=19673292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034559A KR100359823B1 (ko) 2000-06-22 2000-06-22 필터 계수 생성 장치

Country Status (2)

Country Link
US (1) US6898255B2 (ko)
KR (1) KR100359823B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708092B1 (ko) * 2000-06-15 2007-04-16 삼성전자주식회사 가변 샘플링 레이트를 이용한 녹음 및/또는 재생 장치 및그 방법
KR100421001B1 (ko) * 2001-02-20 2004-03-03 삼성전자주식회사 샘플링 레이트 변환 장치 및 방법
DE602004009558T2 (de) * 2003-04-29 2008-02-07 Nxp B.V. Digitale filteranordnung
CN100459430C (zh) * 2003-08-30 2009-02-04 华为技术有限公司 N阶半带插值滤波器
US8050956B2 (en) * 2004-03-08 2011-11-01 Sap Ag Computer-readable medium, program product, and system for providing a schedule bar with event dates to monitor procurement of a product
US8050990B2 (en) 2004-03-08 2011-11-01 Sap Ag Method of and system for generating purchase orders using an auction process
US8046273B2 (en) 2004-03-08 2011-10-25 Sap Ag System and method for purchase order creation, procurement, and controlling
US7647250B2 (en) * 2004-03-08 2010-01-12 Sap Ag Method and program product for event monitoring
US7813949B2 (en) * 2004-03-08 2010-10-12 Sap Ag Method and system for flexible budgeting in a purchase order system
US8423428B2 (en) 2004-03-08 2013-04-16 Sap Ag Method for allocation of budget to order periods and delivery periods in a purchase order system
US7805335B2 (en) * 2004-03-08 2010-09-28 Sap Ag Purchase list having status indicators
US8027886B2 (en) * 2004-03-08 2011-09-27 Sap Aktiengesellschaft Program product for purchase order processing
US7983962B2 (en) * 2004-03-08 2011-07-19 Sap Aktiengesellschaft Method and system for purchase order data entry
US7660742B2 (en) 2004-03-08 2010-02-09 Sap Aktiengesellschaft Method of and system for processing purchase orders
US7698355B2 (en) * 2004-08-27 2010-04-13 Stmicroelectronics Pvt. Ltd. Minimal area integrated circuit implementation of a polyphase interpolation filter using coefficients symmetry
KR100724533B1 (ko) * 2005-12-08 2007-06-04 한국전자통신연구원 다중채널 처리 시스템 및 그의 대역통과 필터링 방법
CN101190136B (zh) 2006-11-28 2012-07-18 深圳迈瑞生物医疗电子股份有限公司 实时产生滤波器系数的方法和装置
US8040994B1 (en) 2007-03-19 2011-10-18 Seagate Technology Llc Phase coefficient generation for PLL
JP5812774B2 (ja) * 2011-09-08 2015-11-17 ルネサスエレクトロニクス株式会社 半導体装置
CN103235635B (zh) * 2013-04-18 2016-02-10 电子科技大学 一种基于查表的窗函数生成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5398029A (en) * 1992-12-21 1995-03-14 Nippon Precision Circuits Inc. Sampling rate converter
US5471411A (en) * 1992-09-30 1995-11-28 Analog Devices, Inc. Interpolation filter with reduced set of filter coefficients
US5541864A (en) * 1994-04-26 1996-07-30 Crystal Semiconductor Arithmetic-free digital interpolation filter architecture
JPH09312549A (ja) * 1996-05-21 1997-12-02 Hitachi Denshi Ltd レート変換回路
JPH1065494A (ja) * 1996-08-21 1998-03-06 Yamaha Corp フィルタ係数設定方法およびフィルタ係数設定装置並びにサンプリング周波数変換方法およびサンプリング周波数変換装置
KR19980067113A (ko) * 1997-01-31 1998-10-15 김광호 고해상도를 위한 영상 축소 장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868868A (en) * 1986-09-30 1989-09-19 Oki Electric Industry Co., Ltd. Sub-band speech analyzing and synthesizing device
JP2570874B2 (ja) * 1990-01-12 1997-01-16 日本電気株式会社 デシメータ回路
KR100189371B1 (ko) * 1996-08-23 1999-06-01 전주범 디지털 복조기의 인터폴레이터
US6184921B1 (en) * 1998-02-20 2001-02-06 Samsung Electronics Co., Ltd. Method for transmitting VSB digital TV with carrier frequency near co-channel NTSC audio carrier frequency

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471411A (en) * 1992-09-30 1995-11-28 Analog Devices, Inc. Interpolation filter with reduced set of filter coefficients
US5475628A (en) * 1992-09-30 1995-12-12 Analog Devices, Inc. Asynchronous digital sample rate converter
US5398029A (en) * 1992-12-21 1995-03-14 Nippon Precision Circuits Inc. Sampling rate converter
US5541864A (en) * 1994-04-26 1996-07-30 Crystal Semiconductor Arithmetic-free digital interpolation filter architecture
JPH09312549A (ja) * 1996-05-21 1997-12-02 Hitachi Denshi Ltd レート変換回路
JPH1065494A (ja) * 1996-08-21 1998-03-06 Yamaha Corp フィルタ係数設定方法およびフィルタ係数設定装置並びにサンプリング周波数変換方法およびサンプリング周波数変換装置
KR19980067113A (ko) * 1997-01-31 1998-10-15 김광호 고해상도를 위한 영상 축소 장치 및 방법

Also Published As

Publication number Publication date
KR20020000278A (ko) 2002-01-05
US20020012390A1 (en) 2002-01-31
US6898255B2 (en) 2005-05-24

Similar Documents

Publication Publication Date Title
KR100359823B1 (ko) 필터 계수 생성 장치
EP0695032B1 (en) Digital-to-digital sample rate converter
JP2005217837A (ja) サンプリングレート変換装置およびその方法、並びに、オーディオ装置
JPS63261166A (ja) デジタル・ストレージ・オシロスコープ
US5892695A (en) Sample rate conversion
EP0305864A2 (en) Improved sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor
US5949695A (en) Interpolator using a plurality of polynomial equations and associated methods
US5159339A (en) Sampling rate converter for signals having a non-integer sampling ratio
KR20040100735A (ko) 영상보간장치 및 영상보간방법
JPH0771224B2 (ja) デジタル信号に非直線処理を行なう装置
JP2008021119A (ja) デジタルフィルタおよびこれを用いた画像処理装置
JPH05235699A (ja) サンプリング周波数変換装置
KR20000051198A (ko) 범용 영상 포맷 변환 장치
US20030102991A1 (en) Digital sample frequency converter
JP2006524463A (ja) デジタル信号のサンプリングレート変換及び利得制御されたフィルタ処理の組合せ
EP0576215B1 (en) Rate converter for converting data rate
US5459525A (en) Video signal converting device and noise eliminator used therein
JP4405273B2 (ja) オーディオ・データ表示装置及び同時表示方法
US7126503B2 (en) Digital sampling frequency converter
JP3362796B2 (ja) 楽音発生装置
JP4240269B2 (ja) 波形測定器
JPH0568156B2 (ko)
KR970009447B1 (ko) 텔레비젼수상기의 영상신호 수직변환 회로
JPH0640616B2 (ja) デイジタルフイルタ−周波数特性変換装置
KR0142119B1 (ko) 집적화에 적합한 사인파타입 보간회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee