JP4240269B2

JP4240269B2 - 波形測定器

Info

Publication number: JP4240269B2
Application number: JP2001255914A
Authority: JP
Inventors: 卓哉斎藤; 茂竹澤
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2001-08-27
Filing date: 2001-08-27
Publication date: 2009-03-18
Anticipated expiration: 2021-08-27
Also published as: JP2003066069A

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタルオシロスコープのような中程度のアナログ・デジタル変換速度を持つ波形測定器に関し、特に高解像度表示とサンプルレートに関するものである。
【０００２】
【従来の技術】
従来より、アナログ入力信号をアナログ・デジタル変換（以下Ａ／Ｄ変換という）してメモリに格納し、その後適宜にこれを読み出して表示手段に表示することにより、前記アナログ入力信号のサンプル波形が再現できるようにした波形測定器はよく知られている。
【０００３】
図6は高解像度波形表示を行なうこの種の波形測定器の一例を示す要部構成図である。Ａ／Ｄ変換器１は所定のサンプリングレートで入力信号をデジタル化する。区間平均回路２では、このデジタル化データのうち所定数ずつのデータの平均値を求める。メモリ３にはその平均値データが格納される。メモリに格納したデータは表示手段４に適宜表示される。
【０００４】
この場合、区間平均回路２では、表示手段４に表示されるデータ点ａ，ｂの近傍の一定区間のデータ（図7の（ａ）に示すように、サンプルデータ1,2,...,16と21,22,...,36の１６点ずつのデータ）の平均値を求める。
この各平均値を１点のデータａ，ｂとして図7の（ｂ）のように表示し、これにより高解像度の表示を実現している。
【０００５】
【発明が解決しようとする課題】
しかしながら、このようなデータ表示方式では、平均化を行なう区間が重複しないように選択されており、メモリへの取込みのサンプルレートを高くすればするほど、平均化に使用できるサンプル点は少なくなる。もし、メモリへの取込みをA／D変換のサンプルレートまで上げると、この方式は使用不可能になるという課題があった。
【０００６】
また、この平均化処理はローパスフィルタとしての作用効果を呈するが、設定するサンプリングレートによって平均化処理に使用できるサンプル点の個数が変化するため、フィルタとしての特性（ローパスフィルタの時定数）が変ってしまうという課題もあった。
【０００７】
本発明の目的は、上記の課題を解決するもので、Ａ／Ｄ変換と同じサンプルレートでメモリへデータを取込むと共に高解像度表示も可能な波形測定器を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、請求項１の発明では、
入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
サンプルレートを劣化させないで前記Ａ／Ｄ変換器の出力について平均処理を行なうデジタルフィルタと、
このデジタルフィルタの出力データを保持するメモリと、
このメモリに保持されたデータを表示する表示手段
を備え、前記デジタルフィルタは、前記ＡＤ変換器からデータが直接入力され、前記Ａ／Ｄ変換器からの所定個数のデータを平均処理すると共に平均するデータを１点ごとにシフトし、平均処理したデータを前記Ａ／Ｄ変換器と同じサンプルレートで順次メモリに格納し、
前記Ａ／Ｄ変換器のサンプルレートで入力信号の波形を高解像度表示できると共に、前記デジタルフィルタによって入力信号に任意の周波数で帯域制限をかけることができるようにしたことを特徴とする。
【０００９】
これにより、Ａ／Ｄ変換器のサンプルレートと同じレートでも容易に表示データを得ることができる。このときの表示データは、Ａ／Ｄ変換器の所定個数のデータを平均処理したもので、高解像度となっている。
【００１０】
この場合、デジタルフィルタとしては、請求項２のようにＦＩＲフィルタまたはＩＩＲフィルタを用いることができる。
【００１１】
請求項３記載の発明は、請求項２記載の発明において、
前記ＦＩＲフィルタは、
直列に接続され、前記ＡＤ変換器からのデータが入力される複数個の遅延素子と、
前記遅延素子ごとに設けられ、前記遅延素子の出力に所定の係数を乗じる乗算器と、
これらの乗算器の出力を合算し、前記メモリに出力する加算器と
を有することを特徴とする。
また、請求項４記載の発明は、請求項２記載の発明において、
前記ＩＩＲフィルタは、
遅延素子と、
この遅延素子の出力に所定の定数をかける乗算器と、
この乗算器からの出力と前記ＡＤ変換器からのデータを加算し、加算結果を前記遅延素子と前記メモリに出力する加算器と
を有することを特徴とする。
【００１２】
請求項５の発明は、
入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
サンプルレートを劣化させないで前記Ａ／Ｄ変換器の出力について平均処理を行なうデジタルフィルタと、
このデジタルフィルタの出力データを保持するメモリと、
このメモリに保持されたデータを表示する表示手段と、
前記デジタルフィルタの出力をアナログ信号に変換するＤ／Ａ変換器と、
このＤ／Ａ変換器の出力を受け、入力信号の取込み開始を決めるトリガを発生するトリガ回路
を備え、前記Ａ／Ｄ変換器のサンプルレートで入力信号の波形を高解像度表示できると共に、前記デジタルフィルタによって入力信号に任意の周波数で帯域制限をかけることができるようにしたことを特徴とするものである。
【００１３】
Ａ／Ｄ変換器のサンプルレートで入力信号の波形を高解像度表示できる他に、デジタルフィルタの出力信号をトリガ回路に入力したことにより入力信号に任意の周波数で帯域制限をかけノイズの影響が及ばないトリガを発生することができるという効果がある。
【００１４】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係る波形測定器の一実施例を示す要部構成図である。図１において、図6と異なるところはデジタルフィルタ１０の部分である。
高解像度表示を行なう場合、従来の方式ではデータをメモリに取込むサンプルレートはＡ／Ｄ変換器でのサンプルレートから間引かれたものになるが、本発明ではＡ／Ｄ変換器の出力をデータレートを劣化させないデジタルフィルタを用いて、等価的に分解能を向上した上でそのデータをＡ／Ｄ変換と同じサンプルレートでメモリに取込むようにしている。
【００１５】
データレートを劣化させないデジタルフィルタとしては、移動平均を行なう方式のものがあり、本発明では図２に示すようなＦＩＲ（Finite Impulse Response）フィルタと呼ばれる手法のものを用いる。
【００１６】
この回路は、直列接続された４個の遅延素子（Ｚ^−１）１１と、その各出力に所定の係数を乗じる４個の乗算器１２と、４個の乗算器の出力を合算する加算器１３より構成されている。
【００１７】
このような構成における動作を次に説明する。Ａ／Ｄ変換器１のクロック信号（図示せず）に合わせて遅延素子１１内に保持されているＡ／Ｄ変換器１のデジタルデータを１遅延素子分シフトする。それぞれの遅延素子１１に保持されているデータを乗算器１２で適宜に重み付けし、加算器１３でその和をとり、前記クロック信号に同期してメモリ３に格納する。
【００１８】
図３にこのときの入力信号と高解像度表示との関係を示す。同図（ａ）に示すように入力信号の４つのサンプル点を１点ごとにシフトしながら得た加算結果が、同図（ｂ）に示すように入力信号のサンプルレートと同じレートで表示手段４に表示される。高解像度表示と、Ａ／Ｄ変換と同じサンプルレートでの表示が共に実現されている。
【００１９】
なお、本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
例えば、デジタルフィルタ１０は４次の遅延を例にとったが、４次に限定されるものではない。
【００２０】
また、デジタルフィルタ１０としては、図１のようなＦＩＲフィルタに限らず、図４に示すようなフィルタを用いることもできる。図４に示すフィルタは、その出力を遅延素子１１で遅延した後、乗算器１２で所定の定数を掛けてフィルタの入力側の加算器１３に帰還させて加算を行なうものである。これは、ＩＩＲ（Infinite Impulse Response）フィルタと呼ばれる手法であり、ＦＩＲフィルタと同様の機能が実現できる。
【００２１】
また、ＦＩＲあるいはＩＩＲフィルタ等を用いる代わりに補間フィルタを用いてサンプルレートを向上させることもできる。これは、サンプル点間を補間することによりサンプルレートを上げる方式であり、補間点の振幅は近傍のサンプル点の値を補間点からの距離（時間に対応）に応じて定められた寄与率でそれぞれ重み付け加算することにより求められる。なお、補間データはメモリに一時記憶して表示に利用される。
このような補間方式により、Ａ／Ｄ変換のサンプルレート以上のサンプルレートのデータを用いて高解像度表示を行なうことができる。
【００２２】
具体例として、寄与率がsin（x）/ｘ（ｘは補間点からサンプル点までの距離）となるサイン補間フィルタを用いる。このフィルタは理想的にはナイキスト周波数を遮断周波数とする矩形窓の周波数特性を持つので、被測定信号の周波数帯域がナイキスト周波数以下であれば補間フィルタにより信号の歪みなどの劣化を起こすことなくサンプルレートのみを向上することができる。
【００２３】
また、波形測定器には、入力信号のレベルを監視してデータの取込み開始時点などを検出してトリガ信号を発生し、データの取込みを開始させるトリガ回路（図１には図示せず）が通常用いられる。このトリガ回路にはローパスフィルタで入力信号に帯域制限をかけて高周波ノイズの影響が及ばないようにする機能が備えられているが、任意の周波数で帯域制限をかけることはできない。
【００２４】
本発明のデジタルフィルタを利用すれば、この点が解決され、帯域制限の周波数を任意に設定することができる。その場合の構成を図５に示す。デジタルフィルタ１０の出力をデジタル・アナログ変換器（Ｄ／Ａ変換器）２１に通し、アナログ化された信号をトリガ回路２２に入力することにより、デジタルフィルタで設定できる周波数範囲において任意に帯域制限をかけることが可能となる。
【００２５】
【発明の効果】
以上説明したように本発明によれば次のような効果がある。
（１）低いサンプルレートからＡ／Ｄ変換のサンプルレートまでの全てのサンプルレートにおいて、同じ特性で高解像度表示が可能な波形測定器を容易に実現することができる。
（２）Ａ／Ｄ変換器で得たデータ点間を更に補間してＡ／Ｄ変換器のサンプルレート以上のサンプルレートのデータを容易に得ることができる。
（３）また、トリガ回路にはデジタルフィルタの出力を利用して任意の周波数で帯域制限がかけられるようにし、高周波ノイズの影響を受けないトリガ信号発生を容易に実現することができる。
【図面の簡単な説明】
【図１】本発明に係る波形測定器の一実施例を示す要部構成図である。
【図２】デジタルフィルタの一実施例を示す構成図である。
【図３】本発明における入力信号と表示の関係を示す図である。
【図４】デジタルフィルタの他の実施例構成図である。
【図５】本発明の他の実施例を示す構成図である。
【図６】従来の波形測定器の一例を示す要部構成図である。
【図７】従来の波形測定器における入力信号と表示の関係を示す図である。
【符号の説明】
１Ａ／Ｄ変換器
３メモリ
４表示手段
１０デジタルフィルタ
１１遅延素子
１２乗算器
１３加算器
２１Ｄ／Ａ変換器
２２トリガ回路

Claims

入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
サンプルレートを劣化させないで前記Ａ／Ｄ変換器の出力について平均処理を行なうデジタルフィルタと、
このデジタルフィルタの出力データを保持するメモリと、
このメモリに保持されたデータを表示する表示手段
を備え、前記デジタルフィルタは、前記ＡＤ変換器からデータが直接入力され、前記Ａ／Ｄ変換器からの所定個数のデータを平均処理すると共に平均するデータを１点ごとにシフトし、平均処理したデータを前記Ａ／Ｄ変換器と同じサンプルレートで順次メモリに格納し、
前記Ａ／Ｄ変換器のサンプルレートで入力信号の波形を高解像度表示できると共に、前記デジタルフィルタによって入力信号に任意の周波数で帯域制限をかけることができるようにした波形測定器。
前記デジタルフィルタとして、ＦＩＲフィルタまたはＩＩＲフィルタを用いたことを特徴とする請求項１記載の波形測定器。
前記ＦＩＲフィルタは、
直列に接続され、前記ＡＤ変換器からのデータが入力される複数個の遅延素子と、
前記遅延素子ごとに設けられ、前記遅延素子の出力に所定の係数を乗じる乗算器と、
これらの乗算器の出力を合算し、前記メモリに出力する加算器と
を有することを特徴とする請求項２記載の波形測定器。
前記ＩＩＲフィルタは、
遅延素子と、
この遅延素子の出力に所定の定数をかける乗算器と、
この乗算器からの出力と前記ＡＤ変換器からのデータを加算し、加算結果を前記遅延素子と前記メモリに出力する加算器と
を有することを特徴とする請求項２記載の波形測定器。
入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
サンプルレートを劣化させないで前記Ａ／Ｄ変換器の出力について平均処理を行なうデジタルフィルタと、
このデジタルフィルタの出力データを保持するメモリと、
このメモリに保持されたデータを表示する表示手段と、
前記デジタルフィルタの出力をアナログ信号に変換するＤ／Ａ変換器と、
このＤ／Ａ変換器の出力を受け、入力信号の取込み開始を決めるトリガを発生するトリガ回路
を備え、前記Ａ／Ｄ変換器のサンプルレートで入力信号の波形を高解像度表示できると共に、前記デジタルフィルタによって入力信号に任意の周波数で帯域制限をかけることができるようにした波形測定器。