JP4955432B2

JP4955432B2 - 波形表示装置

Info

Publication number: JP4955432B2
Application number: JP2007071312A
Authority: JP
Inventors: スチーブン・ケイ・サリバン; ポール・エム・ガーラッチ; クリスティ・ベイス; ケネス・ピー・ドビンス
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 2006-03-20
Filing date: 2007-03-19
Publication date: 2012-06-20
Anticipated expiration: 2027-03-19
Also published as: EP1837665A3; EP1837665A2; CN101051059A; US20070217694A1; US7834780B2; JP2007256284A

Description

本発明は信号アクイジション・システム（信号取込み装置）及び方法並びに波形表示方法に関し、特にデジタル・オシロスコープ等の電気信号測定における波形圧縮及び表示方法に関する。

デスプレイ・オシロスコープでは、波形データは高速でサンプリングされメモリにストレージ（又は蓄積）される。長時間に亘り観測するとき、データ量は利用可能なメモリ容量を超えるかも知れない。これが生じると、何れかの情報を廃棄する必要がある。従って、メモリのストレージされる前にサンプリングされたデータの圧縮が必要となる。データは極めて高速で到来するので、使用可能な圧縮スキーム（又は方式）は制限される。
最も一般的な圧縮スキームは次のとおりである。
デシメーション：この圧縮スキームは、高周波情報をエイリアスし且つ狭いパルスを失う。
ピーク検出：高周波信号がある場合には、低周波信号が失われる。
ＨｉＲｅｓフィルタリング：高周波情報の幾らかはエイリアスされ、狭いパルスはフィルタで除去される。
これら各圧縮スキームは、以下に詳述する如く重大な欠陥乃至課題を有する。

デジタル・オシロスコープでは、高周波信号の試験が好ましい。リアルタイム（実時間）でこれを行うには、サンプリング・レート（サンプリング速度）を被試験信号の最高周波数成分の２倍で行わなくてはならない。これは超高速のアナログ・デジタル変換（以下、ＡＤ変換又はＡＤＣという））技術を使用し且つ複数のＡＤＣを並列配置し、同じアナログ入力チャネルを、各ＡＤＣが同じサンプリングクロック帰還の異なる時簡易データをデジタイズ（デジタル化）することにより達成される。極めて高いサンプリング・レートが達成可能であるが、極めて短期間に生成された多数のデータを如何に処理するかという課題を生じる。

サンプリングされたデータは、典型的には必要に応じて多くのメモリを並列接続した超高速メモリに書き込まれる。これは、試験期間が短期間であり且つデータ量がメモリ・デプス（深さ）内に収まる場合には有効である。しかし、オシロスコープのユーザは、長時間にわたる電気信号を試験したい場合があり且つメモリ・デプスの大きさにも拘らずデータ量はメモリ・デプスを大幅に超過する。長時間にわたる試験を可能にするために、圧縮スキームによりメモリにストレージされるデータ量を低減する必要がある。極めて長時間にわたり試験する場合には、圧縮スキームはきわめて高い圧縮比が可能なものでなければならない。また、データはＡＤＣから高速で到着しているので、圧縮スキームは極めて高速でなければならない。

デシメーションは、最も簡単な圧縮フォームである。例えば１０倍で圧縮するには、１０個のサンプルのうち９個を廃棄する。しかし、例えば極めて重要である狭いパルスが多くの場合に廃止されてしまうので、デシメーションは優れた圧縮スキームとはいえない。また、高周波信号成分は、低周波でエイリアスされる。これは、重要な低周波情報を不明瞭にする。また、現実には存在しない低周波信号が見えるので、それは「不正直」な圧縮フォームである。「低周波信号サンプリング用アンチエイリアシング・ディザー方法及び装置」のタイトルが付された米国特許第５１１５１８９号には、Ｎでデシメートするとき、Ｎグループのサンプルからランダムに１個のサンプルを選択することにより、低周波信号がエイリアスとして現れるのを阻止して高周波成分を安定化する方法が開示されている。高周波成分は、まだ低周波でエイリアスされるが、このサンプリング・レートの周波数変調により、静止した高周波信号は多くの低周波数にエイリアスされる。また、「高周波信号サンプリング用にエイリアス信号を適切に表すディザー装置」のタイトルが付された米国特許第６３８８５９５号は、これと同じスキームをカバーするが、異なる実施バリエーションで行っている。

デシメーションの他のバリエーションが「波形メモリ回路」のタイトルが付された米国特許第４５８６０２２号に開示されており、サンプリングされたデータはメモリ内に最後にストレージされた値と比較されている。これら２個のサンプルの差が限界を超えたとき、新しい値がデジメートされたサンプル数と共にメモリ内にストレージされる。この技法により、原理的に低周波成分よりなる信号は、高周波成分を有する信号よりもはるかに高い圧縮比を有する。しかし、これは汎用デジタル・オシロスコープではうまく動作しない。その理由は、高周波成分を有する信号を含め全ての信号は、メモリ・デプス内に収まるように圧縮されなければならないからである。

ピーク検出スキームは、時間を等間隔の多数の期間に分割し、各期間内の最大及び最小信号電圧を求めることを含んでいる。最初には、アナログ回路を使用して最大及び最小電圧を求めていた。これらの電圧をデジタイズしてメモリ内にストレージされる。最近では、デジタル信号をデジタル・ピーク検出回路で検査して同じ結果を得ている。アナログ・ピーク検出は常にエラーを伴うが、デジタル・ピーク検出は、正確にピーク位置でサンプリングされなければ、ピーク電圧をレジスタ（又は登録）できない。しかしながら、この問題はサンプリング・レートを信号の最高周波数成分よりも十分に高くすることにより小さくなる。ピーク検出は、アナログ信号の「正直な」表示方法と考えられるが、それはピーク・ノイズを表示するので、信号はノイジーに見える。また、高周波成分が存在すると、それは低周波数成分を不明瞭にする。

通常、各時間間隔中の最大値及び最小値の両方がメモリ内に書き込まれる。しかし、「ピーク・デビエーション・サンプリング」のタイトルが付された米国特許第４１８３０８７号には、先に選択された値からより大きく変化した最大又は最小の何れかのみがメモリ内に保存される技法が開示されている。しかし、この技法は、一般にデータのうちの半分のみしか保存されないことにより引き起こされる不正確さでその価値を損なう。最近一般的に使用されているスキームは、「波形ストレージ・システム」のタイトルが付された米国特許第４２７１４８６号に記載されている。各期間中にデジタイズされた最大値及び最小値がデジタル・ロジックで検出され、メモリ内に保存される。「波形データ圧縮回路」のタイトルが付された米国特許第４７５５９６０号には、基本ピーク検出スキームの僅かな変形が開示されている。１つの変形では、グラフ化した際に垂直線が前の垂直線にタッチするように、各ピーク検出ペア（対）が変形される。他の変形例には、オーバーレンジ及びアンダーレンジ・コードのトラッキング（追従）、各値に定数を加えること及びピーク検出することなくデータを通過させることを含んでいる。

「エイリアス・ディスプレイ指示付きデジタル・オシロスコープ」のタイトルが付された米国特許第５１１５４０４号は、ピーク検出の他のバリエーションを開示している。ある期間中の最大及び最小値を検出することに加えて、信号変化のスロープの回数を検出し且つ最大又は最小の何れが先であったかを追跡する回路を開示している。最大及び最小値を、それらが生じた順序と共にメモリ内にストレージされる。また、２以上のスロープの変化が起きたインジケータも含まれている。次に、このデータは最大及び最小値のバー（帯又は棒）で表示される。他方、スロープの変化が２回未満のときには、データは２点間に延びる線で表示して順序を保存する。

「波形ピーク値検出／ストレージ方法及び装置」のタイトルが付された米国特許第５５４７２３２号は、データが高速で生成され単一の最大及び最小回路の製造が高価になるので、データを、恐らくはパラレル・データ・ストリームとしてグループ分けし、各グループ内の最大値及び最小値を検出するスキームを開示しているようである。「インターリーブされたデジタル・ピーク検出器」のタイトルが付された米国特許第６１２１７９９号は、データが複数のパイプ又はパスに分割され、各パスのピーク値が検出されるピーク検出回路を開示している。

「波形観測器用サンプリング技法」のタイトルが付された米国特許第５７４００６４号は、ピーク検出されたデータ及びデシメートされたデータのミックス（混合データ）の取得方法を開示している。ピーク検出されたデータはピーク値が限界値より大きい場合にはメモリ内にストレージされ、それ以外の場合にはデシメートされたデータがストレージされる。これにより、ノイズを含んだ低周波信号のノイズを軽減して見せることが可能である。表示されたデータはよく見えるが、これはピーク検出モードを「不正直」にするという効果（弊害）を有する。「改良されたピーク検出モードを有するデジタル・オシロスコープ」のタイトルが付された米国特許第６３４４８４４号は、ピーク検出データ及びデシメート・データの両方が取得メモリに保存されることを示している。デシメート・データは通常どおりに表示されるが、ピーク検出データは多くの条件により異なる方法で表示される。最も顕著なことは、ピーク検出データの垂直の高さが小さければ、ピーク検出データは低輝度で表示されることである。これにより、低ノイズの低周波数を主としてデシメート・データを使用することにより、ピーク・ノイズが強調されないようにすることを可能にする。しかし、狭いパルスの如く前後のデータから大幅に異なるピーク検出データが高い輝度で表示されるという機能が存在する。

「オシロスコープ用アンチエイリアシング・フィルタ回路」のタイトルが付された米国特許第４６２１２１７号に開示される如く、一般に、フィルタリングはデシメーションの前にエイリアシングが起きるのを阻止する方法であると見なされている。このスキームは、デシメーションを実行する前に高周波信号成分を除去することによりエイリアシングを防止する。フィルタリングは、信号をデジタイズする前に行う。「デジタル・バンドパス・オシロスコープ」のタイトルが付された米国特許第４８０２０９８号は、選択的に周波数成分を除去して、所望帯域の周波数成分のみが残るようにして、所望期間にわたる利用可能なメモリの圧縮を行っている。

「周波数ドメイン測定器用アンチエイリアス・フィルタリング装置」のタイトルが付された米国特許第５２３３５４６号は、ＦＩＲ（有限インパルス応答）ローパス・フィルタでデータをデジタル・フィルタリングする技法を開示している。高サンプリング・レートで、先ずデータをメモリに取り込み、その後にフィルタリングする。しかし、圧縮は行われない。十分に低サンプリング・レートで、デジタイズされたデータは、メモリ内にストレージされる前にフィルタリング及びデシメートできる。米国オレゴン州ビーバートンのテクトロニクス社製のＴＤＳ４００、ＴＤＳ５００Ｂ及びＴＤＳ７００Ａ型デジタル・オシロスコープの如き多くの最新オシロスコープは、「ＨｉＲｅｓ」と呼ばれているモードを有する。このアクイジション（取得）モードは、デシメーションの後で移動平均フィルタを使用してデータ圧縮する。低周波信号の観測に使用すると、「ＨｉＲｅｓ」フィルタは高周波のイズを大幅に低減する。しかしながら、「ＨｉＲｅｓ」移動平均フィルタは、優れたローパス・フィルタではない。それは高周波信号を多量に通過させ、エイリアスされて低周波信号のように見える。

米国特許第５１１５１８９号明細書米国特許第６３８８５９５号明細書米国特許第４５８６０２２号明細書米国特許第４１８３０８７号明細書米国特許第４２７１４８６号明細書米国特許第４７５５９６０号明細書米国特許第５１１５４０４号明細書米国特許第５５４７２３２号明細書米国特許第６１２１７９９号明細書米国特許第５７４００６４号明細書米国特許第６３４４８４４号明細書米国特許第４６２１２１７号明細書米国特許第４８０２０９８号明細書米国特許第５２３３５４６号明細書

上述の如き従来技術では、サンプリングされた波形データの圧縮を十分効率的に行うことができない。また、被観測信号波形を「正直」又は十分に忠実に表示することができない等の解決すべき課題を有する。

本発明は、従来技術の上述した課題に鑑みなされたものであり、斯かる課題を解決又は軽減する改善された波形表示装置を提供することを目的とする。

本発明の信号アクイジション・システム及び方法並びに波形表示方法は、次の如き特徴的な構成を採用している。

本発明の１つのアスペクトである信号アクイジション・システムは、電気信号を高いサンプリング・レートでデジタイズして複数のサンプリング・データ・ストリームを生成するデジタイズ手段と、複数のサンプリング・データ・ストリームを同時並列に少なくともローパス・フィルタリング・スキームを含む複数の圧縮スキームにより圧縮して圧縮スキーム毎の圧縮サンプリング・データ・ストリームを生成する圧縮手段と、圧縮サンプリング・データ・ストリームを圧縮スキーム毎に取得されたサンプリング・データとしてストレージするストレージ手段とを備え、サンプリング・データをストレージ前に圧縮することを特徴とする。

また、本発明の他のアスペクトである信号アクイジション方法は、電気信号を高いサンプリング・レートでサンプリングしてサンプリング・クロック・サイクル毎に複数のサンプリング・データ・ストリームを生成する電気信号のデジタイジング・ステップと、複数のサンプリング・データ・ストリームを少なくともローパス・フィルタリング・スキームを含む複数の圧縮スキームで同時並列に圧縮して圧縮ストリーム毎に圧縮サンプリング・データ・ストリームを生成する圧縮ステップと、圧縮スキーム毎に圧縮サンプリング・データ・ストリームをアクイジション・サンプリング・データとしてストレージするストレージ・ステップとを備え、サンプリング・データをストレージ前に圧縮することを特徴とする。

本発明の更に別のアスペクトである波形表示方法は、サンプリングされた電気信号をピーク検出圧縮スキームを使用して圧縮してサンプリングされた電気信号の背景バージョンを生成するステップと、サンプリングされた電気信号をデシメーション／ローパス・フィルタリング・スキームを使用して圧縮してサンプリングされた電気信号の前景バージョンを生成するステップと、デフォルト輝度レベルで電気信号の前景バージョンを表示するステップと、可変輝度レベルで電気信号の背景バージョンを表示するステップとを備え、サンプリングされた電気信号を重ねて表示することを特長とする。

本発明の信号アクイジション・システム及び方法並びに波形表示方法によると、次の如き実用上の特有の効果を奏する。即ち、デジタイズされた入力アナログ信号は、デシメーション／ローパス・フィルタリングとピーク検出によりサンプリング・データを圧縮してそれぞれメイン・アクイジション・メモリ及びピーク・データ・アクイジション・メモリにストレージされるので、長い時間のサンプリング・データのストレージが可能である。また、これらメイン・アクイジション・メモリ及びピーク・データ・アクイジション・メモリのデータを適宜読み出して、背景及び前景バージョンとしてディスプレイに表示されるので、エイリアシングを排除又は大幅に軽減してより正確な波形表示を得ることが可能である。更にまた、ディスプレイに表示される背景及び前景バージョンは異なる輝度や色で重ねて表示されるので、相互に不明瞭にすることなく表示することが可能である。

以下、本発明によるデジタル・アクイジション・システム、電気信号アクイジション方法及び信号表示方法の好適な実施の形態の構成及び動作を、添付図面を参照して詳細に説明する。

先ず、図１を参照して説明する。図１は、本発明による信号アクイジション・システム及び方法並びに信号表示方法を使用する好適な実施の形態であるデジタル・オシロスコープの全体構成を示すブロック図である。

図１に示すデジタル・オシロスコープ１０は、入力ポート１２、減衰増幅器１４、帯域幅リミタ１６、ＡＤＣ１８、デシメータ２０、ローパス・フィルタ２２、ピーク検出器２４、メモリ２６、２８、データ・バス３０、ＲＡＭ（ランダムアクセスメモリ）３２、グラフィックス・エンジン３４、ディスプレイ・ロジック（表示ロジック回路）３６、ディスプレイ（表示器）３８及びプロセッサ４０により構成されている。

入力ポート１２は、減衰増幅器１４、帯域幅リミタ１６およびＡＤＣ１８を介して並列接続されたデシメータ２０、ローパス・フィルタ２２及びピーク検出器２４に入力される。デシメータ２０、ローパス・フィルタ２２及びピーク検出器２４は、３種類の異なる圧縮モジュールを構成する。

メモリは、メイン・アクイジション・メモリ２６及びピーク・データ・アクイジション・メモリ２８により構成される。デシメータ２０及びローパス・フィルタ２２の出力は、メイン・アクイジション・メモリ２６に入力される。一方、ピーク検出器２４の出力は、ピーク・データ・アクイジション・メモリ２８に入力される。

メイン・アクイジション・メモリ２６及びピーク・データ・アクイジション・メモリ２８の出力は、データ・バス３０を介してＲＡＭ３２、グラフィック・エンジン３４及びディスプレイ・ロジック３６に入力される。ディスプレイ・ロジック３６には、ディスプレイ３８が接続されている。

被観測電気信号（アナログ信号）が入力ポート１２に入力される。入力ポート１２から入力された電気信号は、従属接続された減衰増幅器１４、帯域幅リミタ（制限器）１６及び１以上のＡＤＣ１８に入力される。そして、被観測アナログ入力信号は、ＡＤＣ１８によりデジタイズ又はアナログ・デジタル変換されてデジタル・データに変換される。

ＡＤＣ１８でデジタイズされたデータ・サンプル状の電気信号は、３種類の並列接続された異なる圧縮モジュール、即ち従来のデシメータ２０、ローパス・フィルタ２２及びピーク検出器２４に入力される。デシメータ２０及びローパス・フィルタ２２から出力される、それぞれデシメートされローパス・フィルタされたサンプルは、メイン・アクイジション・メモリ２６にストレージされ、ピーク検出器２４から出力されるピーク検出されたデータ・サンプルは、ピーク・データ・アクイジション・メモリ２８にストレージされる。メイン・アクイジション・メモリ２６及びピーク・データ・アクイジション・メモリ２８は、周知の如く物理的に同じメモリの一部分であってもよい。また、ピーク・データ・アクイジション・メモリ２８は、メイン・アクイジション・メモリ２６より短い長さであってもよい。アクイジション・メモリ２６、２８からのデータ・サンプルは、デジタル・データ・バス３０を介して更なる処理のためにアクセスされる。上述の如く、データ・バス３０にはＲＡＭ３２、グラフィック・エンジン３４及びディスプレイ・ロジック３６が接続されている。ディスプレイ・ロジック３６の出力は、ディスプレイ３８に送られて表示観測に供される。デジタル・オシロスコープ１０を構成する上述した各構成要素は、プロセッサ（例えば、ＣＰＵ）４０に制御される。

以下の説明は、ピーク検出、ローパス・フィルタリング及びディスプレイのセクションに分けて行う。ここで、各セクションは、１例として２００ＭＨｚの帯域幅及び２ＧＳ／Ｓ（毎秒２Ｇサンプル）のサンプリング・レートを有するデジタル・オシロスコープ１０について説明する。尚、単一チャンネル回路について説明するが、デジタル・オシロスコープ１０は最大４チャンネルを有してもよい。各チャンネルは、ＡＤＣ１８の前に減衰増幅器１４及び帯域幅リミタ１６を有する。ＡＤＣ１８は、全体として帯域幅リミタ１６からの調整されたアナログ信号を２ＧＳ／Ｓのサンプリング・レートでサンプリングして、８ビットのデジタイズされたデータ・サンプルを出力する。データ・サンプルは、４ｎｓ毎にクロックされる８データ・ストリーム（流れ）にオーガナイズされる。このデータ・ストリームは、デシメータ２０、ローパス・フィルタ２２及びピーク検出器２４に送られる。データ・バイトは、以下の説明では、Ｓ(n)、Ｓ(n+1)、・・・、Ｓ(n+7)とする。ここで、Ｓ(n)は最後にサンプリングされ、Ｓ(n+1)は０．５ｎｓ前にサンプリングされる。以下、同様である。前の４ｎｓにおいて、データ・バイトはＳ(n+8)〜Ｓ(n+15)であり、以下同様である。

ピーク検出器２４は、従来方法で連続する一定期間内の最大値及び最小値を求め、それらの値をピーク・データ・アクイジション・メモリ２８内にストレージする。ローパス・フィルタ２２は、高周波成分を除去し、デシメートし、そしてこれらの値をメイン・アクイジション・メモリ２６内にストレージする。デシメータ２０は、全てのデータ・サンプルを通過させるか又はそれらをデシメートし、その結果得られた値もメイン・アクイジション・メモリ２６内にストレージされる。デシメータ２０及びローパス・フィルタ２２は個別の回路として図示されているが、それらは単一のユニットとしてもよく、また適用されるローパス・フィルタリングは、０から最大所望レベルに調節可能である。また、上述の如く、メイン及びピーク・データ・アクイジション・メモリ２６、２８は合体してもよい。アクイジション・メモリ２６、２８の内容は、デジタル・データ・バス３０を介してＲＡＭ３２へ転送され、そしてピーク検出データはバックグランド（背景）データとして「タグ」して表示され、またデシメート／ローパス・フィルタされたデータはフォアグランド（前景）データとして表示のために「タグ」してもよい。ラスタライザとも呼ばれているグラフィック・エンジン３４は、ＲＡＭ３２から取得されたデータ・サンプルをとり、波形画像（ピクチャ）を生成して、ＲＡＭ３２内にストレージされる。ディスプレイ・ロジック３６は、ＲＡＭ３２から波形画像を取り出し、他のグラフィック情報と併合して、得られたイメージをディスプレイ３８へ送る。１個以上のマイクロプロセッサであるプロセッサ４０は、これらの動作を制御する。デジタル・オシロスコープ１０のその他の処理、即ちトリガリング、測定の実施及びインタフェースを介するプリンタやコンピュータへの転送等は、ここでは説明していないが、当業者には周知事項である。

ピーク検出されたデータは、デシメータ２０及びローパス・フィルタ２２からのデータよりも一般に低いサンプリング・レートを有する。しかし、グラフィック・エンジン３４は、異なるサンプリング・レートにも拘らず、ピーク検出されたデータ及びローパス・フィルタ／デシメートされたデータを合体させる。ピーク・データ・アクイジション・メモリ２８の情報は、ピーク・ピーク信号振幅に関する情報の提供に加えて、警告情報として観測してもよい。それは次のような警告を提供する。
狭いパルスの発生
高周波信号の存在
ＡＤＣ１８のダイナミック・レンジの超過
ピーク検出されたデータはペアで来る。各ペアは、所定期間内の最大値及び最小値を有する。勿論、期間が２サンプルに過ぎない場合には圧縮は起こらない。しかし、回路設計を簡単にするため、期間の長さを好ましくは８データ・サンプルの倍数とする。

次に、図２は、ピーク検出器２４の詳細構成を示すブロック図である。理解を助けるために、回路が高速動作するようにするパイプライン・ステージは図示していない。ＡＤＣ１８からの８個の８ビット値は、ピーク検出システム・クロック（４ｎｓ）毎にピーク検出器２４に到着する。これらの値Ｓ(n)〜Ｓ(n+7)は、それぞれの入力レジスタ（ＲＥＧ）４２内にクロックされる。入力レジスタ４２の出力は、最大／最小回路４４へ進む。各最大／最小回路４４は、デジタル比較器（コンパレータ）４６を有し、２入力のうち大きい方を見つける。比較器４６の出力は、マルチプレクサ４８を制御し、大きい値を「最大（ＭＡＸ）」出力へ、そして小さい値を「最小（ＭＩＮ）」出力へ回す。第１ランクの４個の最大／最小回路４４は、入力レジスタ４２のペア間の最大及び最小値を求める。第２ランクの４個の最大／最小回路５０は、最大値のみを探す上の２つと最小値のみを探す下の２つに分割される。第３ランクの２個の最大／最小回路５２は、８個の入力レジスタ４２の全ての最大値を探す上最大／最小回路および８個の入力レジスタ４２の全ての最小値を探す下最大／最小回路を有する。

最終ランクの２個の最大／最小回路５４は、長期間にわたる最大値及び最小値を求める。最終ランクの最大／最小回路５４の上部を参照すると、期間の初めにマルチプレクサ（ＭＵＸ）５３が、この最大／最小回路一方の入力へ入力される１２８を選択し、他の入力を第３ランクの最大／最小回路５２から最大値レジスタ５６へ通過させる。これにより、最大値レジスタ５６はＳ(n)〜Ｓ(n+7)のうちの最大値を有することとなる。ピーク検出システム・クロックの後続する全てのサイクルで、最後の最大／最小回路５４は、最大値レジスタ５６からの前の最大値を第３ランクの最大／最小回路５２からの新たな最大値と比較し、それらのうちの大きい方が最大値レジスタ５６の新たな内容となるようにする。同様にして、最小レジスタ５８は、各期間の最小値を求め、下側のマルチプレクサ５５は最初に最後の最大／最小回路５４の下側入力として１２７の値を選択する。期間中の最後のピーク検出システム・クロックの後、最大及び最小レジスタ５６、５８からの最大値及び最小値が、ピーク・データ・アクイジション・メモリ２８に書き込まれる。

ローパス・フィルタ２２は、データ・サンプル値をメイン・アクイジション・メモリ２６に書き込む前に、ローパス・フィルタリング及びその後のデシメーションを行う。ローパス・フィルタ２２は、デシメーションの前に高周波信号成分のフィルタリングを行い、低周波信号の再生を不可能にし得るエイリアシングを最小にする。また、ローパス・フィルタ２２は、ノイズ及びその他の信号の希望しない高周波成分を低減する。ローパス・フィルタ２２は、高速で到来するデータ・サンプルとリアルタイムで協働しなければならない。アナログ信号が十分にオーバーサンプリングされると、少しのデシメーションは、顕著な信号成分にエイリアシングを生じさせることはない。例えば、アナログ帯域幅が２００ＭＨｚでサンプリング・レートが２ＧＳ／Ｓの場合には、デシメーションが２であればサンプリング・レートは１ＧＳ／Ｓとなる。２００ＭＨｚのアナログ帯域幅は５００ＭＨｚのナイキスト周波数を超える信号成分を大幅に低減するので、エイリアシングを防止するためにデジタル・ローパス・フィルタリングは必要ない。この例でデシメーションレートが２の場合には、高速デジタル・ローパス・フィルタは必要ないので、ローパス・フィルタ２２はデシメーション・レートが４以上の場合のみに作用するように設計してもよい。

ローパス・フィルタ２２は最も簡単な種類のローパス・フィルタの特性を見て設計し得る。これら最も簡単なフィルタは、移動平均フィルタのクラスであり、少数の連続するサンプルを加算する。これらのフィルタは、一連の重みで説明できる。最初の重みは最初のサンプルに「掛け」、２番目の重みは２番目のサンプルに掛けられ、以下同様に行われ、これらの掛け算値を加算してフィルタ出力を得る。例えば、２つの連続したサンプルを加算するフィルタが（１１）である。このフィルタは、ＤＣでゲイン２を有するが、サンプリング・レートの半分でのゲインが０である。このフィルタは（０．５０．５）と記述するのが一般的であり、ゲインはＤＣで１であるが、マルチプレクサを除去するために、フィルタ係数を「１」に制限する。これら簡単なフィルタの全ては、ＤＣでフルゲインを有し、以下のテーブルにリストされた所定の周波数で０ゲインを有する。

フィルタ係数：０周波数（ナイキストに対し）
１１：１
１０１：１／２
１１１：２／３
１００１：１／３，１
１１１１：１／２，１
１０００１：１／４，３／４
１０１０１：１／３，２／３
１１１１１：２／５，４／５
１００００１：１／５，３／５，１
１１１１１１：１／３，２／３，１
１０００００１：１／６，３／１，５／６
１００１００１：２／９，４／９，８／９
１０１０１０１：１／４，１／２，３／４
１１１１１１１：２／７，４／７，６／７
１００００００１：１／７，３／７，５／７，１
１１１１１１１１：１／４，１／２，３／４，１
これらのフィルタを直列に配置すると、各フィルタの０が組み合わされ、即ち（１１１）を（１００１）と直列接続すると、ナイキストの１／３、２／３及び１倍の位置に０を有する。これら多くのフィルタを直列配置し且つ希望しない周波数位置に０来るようにフィルタを選択することにより、ローパス・フィルタ２２は所望の特性を有することになる。また、デシメーションを含めて、８個のパラレル（並列）データ・ストリームから１個のデータ・ストリームに変換する。従って、低周波数領域でエイリアスが起きる周波数がデシメーションの前に除去されるようにフィルタリング及びデシメーションが行われる。

ローパス・フィルタ２２の一般的なアウトライン（概要）を図３に示す（IEEE Transactions on Acoustics, Speech and Signal Processing, ASSP 29(2):155-162,1981のＥ．Ｂ．ホーゲノイアー著「デシメーション及びインタポレーション用デジタルフィルタの経済的なクラス」参照）。ＡＤＣ１８からの８個のデータ・ストリーム又はパイプは、第１フィルタ・ステージ（段）６０へ進む。この第１フィルタ・ステージ６０の出力は、２でデシメートされ且つ第２フィルタ・ステージ７０へ進む。再度、信号は２でデシメートされ、第２フィルタ・ステージ７０からは２つのデータ・ストリームが出力される。次に、信号は第３及び第４フィルタ・ステージ８０、９０へ進む。第４フィルタ・ステージ９０の出力において、信号はメイン・アクイジション・メモリ２６にストレージされるか又は２でデシメートされて、Matthew Ｐ．ドナディオ著の記事「ＣＩＣフィルタ入門」(http://users.snip.net/~donadio/cic.pdf) に解説されている如き付加フィルタ・ステージ１００へ進む。この付加フィルタ・ステージ１００により、広い周波数レンジにわたるフィルタリングが可能になる。付加フィルタ１００の出力は、Ｍ（１２０）により更にデシメートしてもよい。最後に、マルチプライヤ１２２は、データをメイン・アクイジション・メモリ２６に書き込む前にＤＣにおけるゲインを１に調節する。

第１フィルタ・ステージ６０は、プログラム可能であり、（１００００００１）又は（１００１）の何れかである。図４に示す如く、ＡＤＣ１８からの８個のパイプは、４ｎｓ毎にそれぞれのパイプライン・レジスタ６２へクロックされ且つＳ０〜Ｓ７にラベル付けされる。前のデータＳ１、Ｓ３およびＳ５は、付加パイプライン・レジスタ６４へクロックされ、データＳ９、Ｓ１１及びＳ１３になる。データＳ０は最も古く、データＳ１は５００ｐｓ早くサンプリングされ、データＳ９はＳ０より４．５ｎｓ前にサンプリングされている。高周波サンプリング・モードでは、マルチプレクサ６６は上側の入力を選択し、加算器６８によりＴ０をＳ０及びＳ３の和、即ち（Ｓ０Ｓ１Ｓ２Ｓ３）の（１００１）倍とする。このフィルタは、ナイキストの１／３位置、即ち３３３ＭＨｚ及び１ＧＨｚでゲイン０を有する。低周波数モードでは、マルチプレクサ６６は下側の入力を選択し、加算器６８によりＴ０をＳ０およびＳ７の和、即ち（Ｓ０Ｓ１Ｓ２Ｓ３Ｓ４Ｓ５Ｓ６Ｓ７）の（１００００００１）倍とする。このフィルタは、ナイキストの１／７、３／７、５／７及び１、即ち１４３ＭＨｚ、４２９ＭＨｚ、７１４ＭＨｚ及び１ＧＨｚにおいてゲイン０を有する。第１フィルタ・ステージ６０は、２でデシメーションを行い且つ８個の入力を全て使用する。

図５に示す如く、各ストリームのデータＴ０〜Ｔ３は、今１ｎｓ離れており、ナイキスト周波数は５００ＭＨｚである。高周波モードでは、第２フィルタ・ステージ７０は（１１）であり、５００ＭＨｚでのゲインは０である。低周波モードでは、第２フィルタ・ステージ７０は（１００１）であり、１６７ＭＨｚ及び５００ＭＨｚでゲインは０である。入力レジスタ７２は第１フィルタ・ステージ６０からの出力Ｔ０〜Ｔ３を受けて、Ｕ０〜Ｕ３がラベル付けされている。信号Ｕ１ｈａ，他のレジスタ７４に入力され、出力Ｕ５を生成する。Ｕ０はマルチプレクサ７６を介して加算器７８により、高周波モードではＵ１と加算され、低周波モードではＵ３と加算される。一方、Ｕ２はマルチプレクサ７６を介して加算器７８により、高周波モードではＵ３と加算され、低周波モードではＵ５と加算される。第２フィルタ・ステージ７０は、２のデシメーションが行われ、入力Ｔ０〜Ｔ３の全てを使用してデータ・ストリームＶ０及びＶ１を生成する。

第３フィルタ・ステージ８０において、図６に詳細に示す如く、データＶ０およびＶ１は、今や２ｎｓ離れており、ナイキスト周波数は２５０ＭＨｚである。これらのデータＶ０及びＶ１はレジスタ８１に入力され、Ｗ０及びＷ１がラベル付けされている。これらは中間レジスタ８２に入力され、Ｗ２及びＷ３がラベル付けされている。Ｗ２は第３レジスタ８３に入力され、Ｗ４を生成する。高周波モードでは、ＡＮＤゲート８８が加算器８６による和Ｗ０＋Ｗ３及びＷ１＋Ｗ４を阻止し、加算器８９からの出力Ｘ０及びＸ１は、加算器８５による和Ｗ１＋Ｗ２及びＷ２＋Ｗ３の２倍をリフレクトし、第３フィルタ・ステージ８０は２５０ＭＨｚでのゲインが０の（２２）である。低周波モードでは、加算器８６による和Ｗ０＋Ｗ３及びＷ１＋Ｗ４がＡＮＤゲートを通過し、（１２２１）のフィルタとなり、これはフィルタ（１１）及び（１１１）の組み合わせである。第３フィルタ・ステージ８０は、今や１６７ＭＨｚ及び２５０ＭＨｚでゲイン０である。デシメーションにより、３３３ＭＨｚが１６７ＭＨｚにエイリアスされ、除去される。

第４フィルタ・ステージ９０は図７に示され、入力レジスタ９１が入力Ｘ０及びＸ１を受け、Ｙ０およびＹ１がラベル付けされ、これらは後続のレジスタ９３により受けられ且つＹ２及びＹ３がラベル付けされる。Ｙ０＋Ｙ１、Ｙ１＋Ｙ２及びＹ２＋Ｙ３の組み合わせが加算器９５によりそれぞれ加算される。和Ｙ１＋Ｙ２は１つの出力Ｚ１となる。他方、高周波モードでは、ＡＮＤゲート９７がＹ２＋Ｙ３を阻止するので、Ｙ０＋Ｙ１が出力Ｚ０となる。Ｚ０及びＺ１のデータは、４ｎｓ毎にメイン・アクイジション・メモリ２６へ送られ、５００ＭＳ／Ｓのレートでデータがストレージされるようにする。高周波モードでの全てのフィルタ・ステージ６０、７０、８０及び９０と２００ＭＨｚフロント・エンドの帯域幅は、約８０ＭＨｚである。高周波モードにおける各フィルタのＤＣゲインは３２である。これは、これらをメイン・アクイジション・メモリ２６に書き込むとき、Ｚ０およびＺ１をシフトすることによりゲイン１に変換される。ナイキストを超える最大ゲインは約０．０１であるので、信号のエイリアスは極めて少ない。低周波モードでは、信号Ｙ２＋Ｙ３はＡＮＤゲート９７を通過し、加算器９９により加算されＹ０＋Ｙ１となり、出力Ｚ０を生成する。即ち、Ｚ０はＹ０、Ｙ１、Ｙ２及びＹ３の和である。第３フィルタ・ステージ８０のこのモードにおけるゲインは、２５０ＭＨｚ及び５００ＭＨｚで０であり、Ｚ０出力のみが２でのデシメーションに使用される。ナイキスト周波数は１２５ＭＨｚになる。低周波モードでの全てのフィルタ・ステージ６０、７０、８０及び９０のゲインは１２５ＭＨｚ、１４３ＭＨｚ、１６７ＭＨｚ、２５０ＭＨｚ、３３３ＭＨｚ、３７５ＭＨｚ、４２９ＭＨｚおよび５００ＭＨｚで０である。２００ＭＨｚフロント・エンドでのこれらフィルタの帯域幅は約６ＭＨｚである。これらフィルタのＤＣゲインは２×２×６×４、即ち９６であり、このゲインは後で訂正される。ナイキストを超える最大ゲインは、ＤＣゲインの約０．０００８倍であり、信号のエイリアスは極めて少ない。

図８に示す如く、付加ＣＩＣフィルタ・ステージ１００は、Ｚ０を入力とする３個のプログラム可能な移動平均フィルタを有する。これらの移動平均フィルタは、フィルタリングすることなく信号を通過させるか又は極めて低周波数にフィルタする。新しいデータは入力に４ｎｓ毎に到着し、第１レジジスタ１０２において加算器１０１により累積される。第１レジスタ１０２は２０のＭＳＢを有してもよいが、ついにはオーバーフフローを生じることになる。第１レジスタ１０２からの出力は、データＫ１を右へシフトさせる第１シフタ回路１０３へ入力される。ここで、Ｋ１は０乃至２０の範囲でよく、０の場合にはシフトは生じない。第１シフタ１０３の出力は、キャリーを第２レジスタ１０５を含む第２アキュムレータ（累算器）の一部を構成する次段の加算器１０４へ入力することにより丸められる。第２アキュムレータ１０５の出力は、第２シフト・ファクタＫ２を有する第２シフタ１０６に入力される。第２シフタ１０６の出力は、第３アキュムレータ１０７、１０８およびシフト・ファクタＫ３を有するシフタ１０９に入力される。これら３つのアキュムレータに続いて、３つの差分（又はディファレンス）回路１１０Ａ〜１１０Ｃがある。尚、これらの回路１１０Ａ〜１１０Ｃは、同様構成であるので、便宜上、対応する回路部分には同じ参照符号を使用する。アキュムレータは４ｎｓ毎にクロックされるが、これらの差分回路１１０Ａ〜１１０Ｃはデシメートされたクロック、即ち、８ｎｓ、１２ｎｓ等、又は４ｎｓ毎にクロックされてもよいが、４ｎｓ、８ｎｓ、１２ｎｓ等毎に新しい値をとる。各差分回路１１０Ａ〜１１０Ｃのマルチプレクサ１１２は、シフトレジスタ１１４のタップを選択する。もし第１タップが選択されると、各回路１１０Ａ〜１１０Ｃは、前のアキュムレータの１つでなされた累算を反転し、データは付加ＣＩＣフィルタ・ステージ１００へ変更されることなく通過する。

これらアキュムレータ及び差分回路の動作は、単一のアキュムレータの後段の単一の差分回路の場合について述べるとよく理解できよう。これら両回路が一緒にクロックされると、これらのペアは簡単な移動平均フィルタとして動作する。差分回路１１０のマルチプレクサ１１２は、移動平均の期間数を選択する。第１タップが選択されると、１期間の移動平均が選択され、このフィルタは入力を変更することなく通過させる。アキュムレータ回路及び差分回路の両方は、モジュロアリスメティックを使用すると見なすことができ、出力加算器１１６のオーバーフローは出力にエラーを生じさせない。第２タップが選択されると、差分回路はアキュムレータ１０１−１０９により累算された２つの連続した値の和である出力を生成する。８個のタップのうち最後のタップを選択すると、８期間の移動平均が生成される。しかし、出力はデシメーションされていない。付加ＣＩＣフィルタ・ステージ１００は、クロック毎に正しい出力を生成する。

差分クロック・レートがアキュムレータ・クロックの１／２であれば、差分回路１１０により見られる入力は常に２つの累算された値をリフレクトし、移動平均シーケンスの長さを倍にする。また、出力は２でデシメーションされる。もしクロック比がＮであれば、移動平均シーケンスの長さはＮ倍になり、出力はＮでデシメーションされる。３個のアキュムレータ１０１〜１０９を直列接続してその後段に差分回路１１０Ａ〜１１０Ｃを設けると、出力はこれら３つの差分回路により規定された３つの移動平均シーケンスによりフィルタされる。

クロック・レートＮが大きくなると、Ｎの３乗で出力が大きくなる。各フィルタのゲインは、Ｎのネガティブパス内のレジスタ数倍である。３個のフィルタが直列接続されているので、付加ＣＩＣフィルタ・ステージ１００の３個のフィルタのゲインは、Ａ×Ｂ×Ｃ×Ｎ×Ｎ×Ｎである。ここで、Ａ、ＢおよびＣは、それぞれ第１、第２及び第３差分回路１１０Ａ、１１０Ｂ及び１１０Ｃのネガティブパス内のレジスタ数である。フィルタ周波数を略１ｋＨｚまで下げるには、Ｎは略１００万であり、総合ゲインは略１Ｅ２０（１の２０乗）であり、最誤の差分回路１１０Ｃは厄５ビットを含むレジスタを有する必要がある。しかし、３個のシフタ回路１０３、１０６及び１０９により回避可能である。Ｎが大きくなるにつれて、これらのシフタ回路はＬＳＢを破棄し、最後の差分回路１１０Ｃが１６ビットのレジスタを使用可能にする。３つの差分回路１１０Ａ〜１１０Ｃのマルチプレクサ１１２は、広範囲のフィルタをプログラム可能にする。便宜上、幾つかの組み合わせについて説明する。５、６及び８期間の移動平均は、１％以下の高周波信号成分のエイリアシングを有する４のデシメーションが後続するフィルタを生成する。３、４及び５期間、４、５及び６期間又は５,６及び７期間の移動平均も良好なローパス・フィルタを生成する。

付加ＣＩＣフィルタ・ステージ１００の後段に、÷Ｍのプログラマブル（プログラム可能な）デシメータ１２０が設けられている。Ｍの値はデシメーションが行われない１から４個のうちの１アイテムを選択する４の範囲であってあってもよい。マルチプライヤ回路１２２がデシメータ１２０の後段に設けられており、全てのフィルタ・ステージ６０〜１００を通して累算されたゲイン・エラーを訂正する。これに代えて、生のデータをメイン・アクイジション・メモリ２６内に書き込み、グラフィックス・エンジン３４内でゲインを訂正し、データをユーザに対してディスプレイ３８に提供してもよい。

図３乃至図７において説明されたローパス・フィルタリングはＣＩＣフィルタ・ステージ１００の前に４つのローパス・フィルタ・ステージ６０〜９０を使用しているが、最初の４つのローパス・フィルタ・ステージと代替可能なローパス・フィルタ１３０を図９に示す。この代替ローパス・フィルタ・ステージ１３０は、データを８以下のデシメーション比でフィルタするが、８を超えるデシメーション比にはＣＩＣフィルタ・ステージ１００が使用される。前の如く、全てのデシメーションレートで、ナイキストを超える全ての周波数は、１％未満に除去される。各システム・クロックで８つの８ビットサンプルが上部レジスタ１３２にロードされる。サンプルデータのオーダー（順序）は、Ｄ０が最も早いサンプルであり、Ｄ７が最後にアクイジションされた（又は取り込まれた）サンプルである。次に、データは８層のフィルタ・エレメント１３４〜１４８へと通過する。各層で、他のビットの精度が維持される。データがこれらの層１３４〜１４８の底（最後）に到達するまでに、データはフィルタされる。図示の如く、６４個のフィルタ・エレメントが存在し、各フィルタ・エレメントＦ(n)は、オリジナルのＤ(n)入力サンプルに関連付けされている。各フィルタ・エレメント１５２は、加算器１５４により２つの値を加算し、加算結果をレジスタ１５６に入力する。１つの値は直ぐ上の層のエレメントから来ると共に他の値はマルチプレクサ１５８により選択され、これらの値のうちの１つがパスダウン（下へ通過）される。パスダウンされる値が選択されると、データは２倍にされた後にフィルタ・エレメントを通過する。残りのマルチプレクサ入力は、同じ層にある更に右のフィルタ・エレメントの入力から来る。フィルタ・ブロックの各層は、２ターム（項）よりなる簡単なフィルタにアプライすることが可能である。マルチプレクサがＤ(0)を選択すると、自分自身と同じタームが加算されることを示す。マルチプレクサがＤ(1)を選択すると、隣のフィルタ・エレメントが加算されることを示す。また、マルチプレクサがＤ(2)を選択すると、２サンプル右のフィルタ・エレメントの値が加算されることを示す。以下同様である。このタイプのフィルタ・エレメントは多くの異なるフィルタを生成する。

あらゆる層のマルチプレクサ１５８は全て同じであり、TapSelect０コントロールは、第１層（層０）の全てのフィルタ・エレメント１５２を制御し隣のサンプル値を選択するようにしてもよい。TapSelect1コントロールは直ぐ下の層（層１）の全てのフィルタ・エレメントを制御して５つ右のデータ値を選択するようにしてもよい。以下同様である。マルチプレクサ・タップの幾つかはフィルタ層のエッジを越えて延びてもよく、実際にはフィルタ層の右に付加回路（図示せず）がある。各システム・クロックで、新たなデータが右へ８つシフトされ、フィルタ・エレメント１５２のレジスタ１５６の内容もまた８つ右へシフトされる。論理的にはフィルタ・ブロック１３０の右に配置される付加レジスタは、図示していない。トップレジスタ１３２もまた右へ延びる。

全ての場合において、ローパス・フィルタ１３０の出力は、８つの加算結果であり、８ビット・データがトップに挿入されると、ボトムのデータは１６ビットのデータである。フィルタ動作が適用される順序は、フィルタ実施のオプションがその層に支持される限り問題ではない。デシメーションの前にエイリアシングを阻止するために使用可能な１セット（組）のローパス・フィルタを以下のテーブルに示す。

デシメーション
TapSelectx １２４８
TapSelect0 ０２４８
TapSelect1 ０２３６
TapSelect2 ０２２５
TapSelect3 ０１２４
TapSelect4 ０１２３
TapSelect5 ０１１２
TapSelect6 ０１１２
TapSelect7 ００１１
帯域幅（MHｚ）２００１６０８０４０
上記テーブルの例えばデシメーション４の欄は、帯域幅が８０ＭＨｚであるローパス・フィルタを作るのに使用可能な種々のフィルタを示している。このフィルタは、４のデシメーションを行う前に使用され、エイリアシングを防止する。マルチプレクサ１５８は、Ｄ(0)、Ｄ(1)及びＤ(2)を選択する上部マルチプレクサとＤ(0)、Ｄ(5)及びＤ(8)を選択する下部マルチプレクサの２つのマルチプレクサに分離し、これらのマルチプレクサの出力が加算器１５４に入力されるようにしてもよい。これによりフィルタ・エレメントを減少させるが、典型的なフィルタの群遅延に加えて付加実施遅延を有する。

ローパス・フィルタ１３０の最終ステージは、４個のパス／ラウンド・ブロック１６２よりなるパス／ラウンド層１６０である。低分解能の場合には、１６ビットのローパス・フィルタリングされたデータが８ビットの精度にラウンド（丸め込み）されてメモリ１２にストレージされ、高分解能の場合には、１６ビット・データがデシメーションされてメモリにストレージされてもよい。データをフィルタリングしない場合には、パス／ラウンドブロック１６２はサンプリングされたデータを変更することなく通過（パス）可能にする。データがフィルタリングされるが丸め込みされない場合には、１６ビットの入力は２つの８ビット出力に丸め込みされる。データがフィルタリングされ且つ丸め込みされる場合には、丸め込まれた入力がｄ0に０×００８０を加算し、その結果をｙ(0)に出力する。８ビット出力を有することにより、パス／ラウンド・ブロック１６２は次のブロックで使用されるルーティングチャンネル数を半分にカットする。デシメーション中に、デシメーション・モード及びレートによりフィルタ・ブロック１３０の出力の幾つかのみが使用される。

メイン・アクイジション・メモリ２６のデシメーション／ローパス・フィルタされたサンプル及びピーク・データ・アクイジション・メモリ２８のピーク検出されたサンプルの両方を有することにより、ディスプレイ・ロジック３６はユーザに対してディスプレイ３８上に直感的に認識可能で且つ美しいイメージ（波形）を提供しなければならない。表示される波形は、オリジナルの信号にない信号を表示してユーザに誤解を与え又はオリジナル信号中に存在する重要な信号成分を隠すことがあってはならない。波形信号のピーク検出バージョン及びデシメーション／ローパス・フィルタ・バージョンの両方をフル輝度（明るい輝度）で表示すると、波形信号のピーク検出バージョンがデシメーション／ローパス・フィルタ信号バージョンを不明瞭にしかねない。そこで、これらの両バージョンに何らかのコントラストを付すのが好ましい。

上述した両波形バージョンを相互に相手を不明瞭にすることなく表示する１つの方法は、ピーク検出バージョン（背景バージョン）の波形を通常の方法で描き、その後にデシメーション／ローパス・フィルタ波形バージョンを、先に描いたピーク検出波形バージョンの近傍にローパス・フィルタ波形バージョン（前景バージョン）として明るさを落として（低輝度で）描くことである。図１０は、通常方法によりピーク検出バージョンの信号を表示する場合（従来技術）を示す。他方、図１１は、同じ信号をピーク検出バージョンおよびローパス・フィルタ・バージョンの両方で表示する本発明の好適実施の形態による表示例を示す。ピーク検出バージョンの輝度は、ローパス・フィルタ・バージョンの近傍で低減され、ローパス・フィルタ・バージョンの信号の観測を可能にしている。ピーク検出バージョンの輝度は、ローパス・フィルタ・バージョンから離間すると増加される。輝度が変化される背景及び前景バージョンのピクセル（画素）数は、１又は２ピクセルから特定最大数まで調節可能である。

ピーク検出バージョンをフル輝度で描きその後に（ローパス・フィルタ・バージョンを）低減した輝度で描く必要はない。ディスプレイ・ロジック３６は、両バージョンの波形を同時に生成してもよい。ディスプレイ・ロジック３６は、各ピーク・データ・ピクセルのローパス・フィルタ信号からの距離を決定し、ピーク・データ・ピクセルを適当な輝度で描く。ピーク検出バージョンの輝度を低減するとき、最後、最新及び次のローパス・フィルタ信号点を考慮すると、ディスプレイ３８（の表示波形）は一層よくなる。ここで、輝度は異なるグレイスケール（濃淡の度合い）であって、明るい度合いとは背景からの目立つことを意味する。グレイスケールの代わりに異なる色を使用することも可能であり、また異なる色飽和度を使用してもよい。

２つのバージョンのディスプレイにコントラストを与える他の方法は、ユーザ「インテンシティ」コントロールを提供し、両バージョンを異なる方法で取扱可能にすることである。例えば、ユーザ・コントロールにより、背景バージョンのピクセルの輝度を０から特定の最大値までの第１レンジに調節し、その後前景バージョンのピクセルの輝度をデフォルトレベルから最大値である飽和値までの第２レンジの輝度に調節する。この方法により、前景バージョンのピクセルのみが見え、又は背景バージョンのピクセルの輝度を前景バージョンのピクセルに対して調節し、或いは最後に前景バージョンのピクセル背景バージョンのピクセルに対して強調し、サンプリングされた信号波形をユーザが最大のフレキシビリティで観測可能にする。

コントラストは両バージョンに対して異なる色又は飽和度レベルのみを使用しても与えることも勿論可能である。ユーザは、サンプリングされた信号波形を何れの方法を使用して表示するか自由に選択可能である。

ＡＤＣ１８がそのレンジの最後に来ると、これらのコードをピーク検出バージョンの信号に入れられる。リミット（限界）コードが見つかると、ローパス・フィルタ・バージョンの信号は、正確でないかもしれない。この情報を表示して、ユーザに対してこのフィルタ・バージョンの信号を信用しないように通知する。ローパス・フィルタ・バージョンの輝度や色を変更して、それが正確ではないことを指示してもよい。その場合の輝度は、信号が見えない（その部分が表示されない）ものであってもよい。また、ピーク検出バージョンの色又は輝度を変化させてもよい。警告メッセージやアイコンをスクリーン（表示画面）上に表示してもよい。

波形データは、場合によっては、特に高速フーリエ変換（ＦＦＴ）アルゴリズムを使用してスペクトラムデ表示してもよい。周波数領域情報で表示する場合には、ローパス・フィルタ・バージョンの信号のみが使用される。この情報の表示が正確であることを確認するために幾つかのストラテジィが採用可能である。第１に、表示スペクトラム中の信用できない部分を見えないようにする、即ち、ナイキスト周波数までの（全ての）スペクトラムを示す理由はない。それは、フィルタリングにより除去されてナイキスト周波数近傍には信号がないか又はフィルタリングが不十分のためにナイキスト周波数付近ではエイリアシングが生じるかもしれない。フィルタは完全ではないので、僅かな量のエイリアシング信号が常に存在する可能性がある。ＦＦＴ表示を強い信号のみに制限することにより、弱いエイリアス信号は隠される。これに代わって、エイリアス信号を含んでいるかもしれないＦＦＴ表示部分には、その旨を示し、ユーザが斯かる領域の信号には注意を払うようにしてもよい。これらの領域は表示にシェーディングし又は異なる背景色を使用してもよい。

信号のローパス・フィルタ・バージョンは、メイン・アクイジション・メモリ２６にストレージされた後に更にフィルタリングしてもよい。この付加フィルタリングは、マイクロプロセッサ又はグラフィック・エンジン３４により実行し得る。このフィルタリングにより、帯域幅を更に低減する。この帯域幅低減プロセスにおいて、エイリアシング低減程度は改善される。前のフィルタリングにより減衰された特定周波数のゲインをブーストすることにより、帯域幅も僅かに増加可能である。サンプリング・レートの増加のためにインタポレーション（補間）を使用してもよい。ディスプレイ３８の水平分解能は、高周波情報の表示限界を決める。ローパス・フィルタデータを、波形イメージの形成前に再フィルタリングし、ディスプレイの水平分解能により決められるナイキスト周波数を超える高周波情報を除去する。これにより、波形イメージはレコード（記録）長に無関係となる。その理由は、レコード長はローパス・フィルタのカットオフ（遮断）周波数の関数であり、これは更にデシメーション後のサンプリング・レートの関数、即ちさもなければレコード長の関数である波形イメージに見られるノイズ量の関数であるからである。また、高周波のイズはローパス・フィルタリングされた波形から排除され、トレース（表示波形）をシャープにする。

ローパス・フィルタリングの代替手段は、波形平均化により生成される波形を使用することである。波形平均化するとき、デジタル・オシロスコープ１０は、多くの波形を取得する、そして平均化された波形イメージを表示する。平均化された波形イメージは、各波形の第１ポイントを平均化して平均化された波形イメージの第１点を得、次に各波形の第２点平均化して平均化波形イメージの第２ポイントとする。以下、同様動作を繰り返す。実際上、波形平均化法は多くの場合連続して行われるので、一度にメモリ内に多くの波形を保持する必要はない。波形平均化の特定の利点乃至効果は、トリガに同期していないノイズ等の全ての信号を除去することである。このノイズ低減により、平均化された波形はしばしばローパス・フィルタ波形と極めて類似する。

また、ピーク検出波形の代わりにエンベロープ（包絡線）波形を使用可能である。エンベロープ波形は、波形平均化の場合に行われたのと同様に多くの波形を取得して形成される。エンベロープ波形の第１点のペアは、取得された波形の全ての第１点の最大値と最小値求めることにより得る。エンベロープ波形の第２点のペアは、全ての波形の第２点の最大値及び最小値を求めることにより得る。以下、同様に行われる。この平均化又はエンベロープ波形は、デシメーションなしで取得された多くの波形を圧縮する別の形態を示し、多くの波形からのデータを表す単一の波形を生成する。波形平均化の主要な利点乃至効果は、それがトリガに無関係のノイズを減少させ、しかもトリガに同期した信号の帯域幅を減少することがないことである。

波形平均化は複数のローパス・フィルタリングされた波形について実施し、また波形エンベロープ処理はピーク検出された波形について行ってもよい。従って、最終的な波形表示は次の態様のうちの何れかにより行うことが可能である。
ピーク検出波形と共にローパス・フィルタリング波形
エンベロープ波形と共に平均化処理波形
複数のローパス・フィルタリング波形及び多くのピーク検出波形のエンベロープ波形

上述した圧縮及び表示スキームの効果を全ての種類の信号が享受できるとは限らない。例えば、ビデオ波形は一般にアナログ・オシロスコープで見られる表示と同様方法で表示される。これには、ローパス・フィルタリングを行わないデシメーションを使用するのがベストである。次に、デシメーションされたデータは、信号が特定電圧である時間の関数としての輝度を示すスキームを使用して表示される。

特に好ましくはないが、背景技術で上述したＨｉＲｅｓフィルタの如き低品質のフィルタを高品質ローパス・フィルタの代わりに使用して、上述の如き表示を生成してもよい。斯かる低品質のフィルタは実施が容易であり且つノイズを大幅に低減すると共にエイリアシングを減少することも可能である。

よって、本発明は入力信号からローパス・フィルタリングされた波形及びピーク検出された波形を提供し、ノイズを低減すると共に大部分のエイリアシングを排除する圧縮及び表示技術を提供する。同時に表示される２つの波形がそれぞれに含まれる情報を不明瞭にしないような方法で表示される。

本発明を採用するデジタル・オシロスコープの全体構成を示すブロック図である。図１中のピーク器検出回路２４の詳細構成を示すブロック図である。図１中のローパス・フィルタ２２の詳細構成を示すブロック図である。図３中の第１フィルタ・ステージ６０の詳細構成を示すブロック図である。図３中の第２フィルタ・ステージ７０の詳細構成を示すブロック図である。図３中の第３フィルタ・ステージ８０の主催構成を示すブロック図である。図３中の第４フィルタ・ステージ９０の詳細構成を示すブロック図である。図３中の付加フィルタ・ステージ１００の詳細構成を示すブロック図である。図４−図７に示すフィルタ・ステージと置換可能なローパス・フィルタ・ステージの構成を示すブロック図である。従来技術による表示波形の１例を示す図である。本発明による波形データの表示例を示す図である。

符号の説明

１０デジタル・オシロスコープ
１２入力ポート
１８ＡＤＣ（デジタイザ）
２０デシメータ
２２ローパス・フィルタ
２４ピーク検出器
２６メイン・アクイジション・メモリ
２８ピーク・データ・アクイジション・メモリ
３４グラフィック・エンジン
３６ディスプレイ・ロジック
３８表示部（ディスプレイ）
４０プロセッサ

Claims

電気信号を所望最高周波数の２倍以上のサンプリング・レートでデジタイズしてサンプリング・データ・ストリームを生成するデジタイズ手段と、
上記サンプリング・データ・ストリームの所定期間毎のピーク・データを検出するピーク検出手段と、
上記サンプリング・データ・ストリームをデシメートすると共に、前記デシメートによるエイリアシングを低減するために上記サンプリング・データ・ストリームをローパス・フィルタ処理し、デシメート・データを供給するデシメート手段と、
上記ピーク検出手段から上記ピーク・データをストレージする第１ストレージ手段と、
上記デシメート手段からの上記デシメート・データをストレージする第２ストレージ手段と、
上記ピーク・データ及び上記デシメート・データを互いに異なる輝度又は色で重ねて表示する表示手段と
を具える波形表示装置。