CN103884891B - 一种具有高波形刷新率的数字示波器 - Google Patents

Abstract

一种具有高波形刷新率的数字示波器，包括数字处理模块，数字处理模块包括采集处理器、波形处理器、主控制器，所述采集处理器用于将模数转换器输出的一个数字采样信号计算出一个轨迹强度信息然后以并行的方式发送给所述波形处理器；所述波形处理器用于将多个具有轨迹强度信息的数字采样信号计算成具有累加强度信息的显示波形数据并将所述显示波形数据发送给所述主控器；所述主控制器用于接收用户输入模块通过CPU处理器发送来的用户输入条件控制所述采集处理器和所述波形处理器并将所述显示波形数据处理为波形显示信号，供显示模块显示。本发明的示波器解决了现有示波器的波形刷新率不能进一步提高的问题，大大提高了示波器的波形刷新率。

Description

一种具有高波形刷新率的数字示波器

技术领域

本发明涉及测量、测试技术领域，具体涉及一种数字示波器，特别是一种具有高波形刷新率的数字示波器。

背景技术

在数字示波器中，示波器每秒钟以特定的次数捕获波形，并在显示单元中显示，这就是示波器的波形捕获率，又称为波形刷新率，单位为波形数每秒（wfms/s）。波形刷新率是示波器的重要指标，可以指示示波器一次采集波形、处理、显示的速度。具有高波形刷新率的示波器可以提供更多的重要信号特征，如反映信号概率的荧光效果；也能够增加示波器快速捕获瞬间的异常波形的概率，如抖动、低频干扰、瞬时误差等，因此，更高的波形刷新率是示波器追求的一个方向。

一般来说，模拟示波器由于电路简单，不需要将信号进行数据转换、处理，所以其刷新率很高。而数字示波器由于使用串行处理结构，刷新率较低，下面对现有的数字示波器进行介绍。

结合参考图1，公开号为CN101067630A的中国发明专利公开了一种波形刷新率更高的示波100，所述示波器100包括信号输入端101、输入放大模块102、A/D转换模块103、波形处理模块104、CPU处理器105、可编程逻辑模块106、显示模块107、输入模块108、存储模块109和显存110。

所述信号输入端101是将外部输入信号引入到示波器100的部件，一般采用BNC连接头实现，所述BNC连接头通过外部示波器探头与被测电路连接，将信号引入到示波器100中。

所述输入放大模块102用来将经过所述信号输入端101引入的外部输入信号进行放大处理，由于采用模拟器件实现对模拟信号的处理，一般又称为模拟前端电路（或者是模拟前端电路的一部分），模拟前端电路可以实现对所述外部输入信号的衰减、缓冲、偏置、放大等处理。

所述A/D转换模块103又称为模数转换器，实现对所述输入放大模块102输出的模拟信号的数字采集，并传送给所述波形处理模块104.

所述波形处理模块104根据用户设定的各种波形条件来处理采集的数字波形信号，并将捕获到的有效波形信号传送给所述CPU处理器105。

所述CPU处理器105将所收到的有效波形信号保存到所述存储模块109，并将这些数据以及系统参数传送到所述可编程逻辑模块106。

所述可编程逻辑模块106控制所述显存110和显示模块107，实现波形显示。

所述示波器100在测量信号时，所述信号输入端101通过外部示波器探头与被测电路连接，将外部输入信号引入到所述示波器100，然后所述输入放大模块102对所述信号输入端101引入的所述外部输入信号进行放大处理，再由所述A/D转换模块103对所述输入放大模块102输出的信号进行数字化采样处理、得到数字采样信号，然后所述波形处理模块104对所述数字采样信号进行处理，并捕获到有效波形信号，所述CPU处理器105将所述有效波形信号和系统参数传送到所述可编程逻辑模块106，所述可编程逻辑模块106对所述有效波形信号进行计算、形成一帧一帧的图像点阵数据，并存储在显存110中，当进行显示时，所述可编程逻辑模块106从所述显存110中读取所述图像点阵数据，并控制所述显示模块107进行刷新显示。

通过上述说明可以看出，所述示波器100中，所述可编程逻辑模块106分担了所述CPU处理器105的图像点阵数据处理工作和控制所述显示模块107显示的工作，实现了流程的并行处理，提高了所述CPU处理器105控制与获得波形的效率，从而提高了整个系统的波形刷新率，使得所述示波器100的波形刷新率可以达到2000wfms/s。

所述示波器100中，所述可编程逻辑模块106实际上实现了一个显卡的功能，所述示波器100需要在所述CPU处理器105完成数据波形存储等处理后传输给所述可编程逻辑模块106，才能由所述可编程逻辑模块106进行计算并显示，这种数据处理方式限制了所述示波器100的波形刷新率的进一步提高。

发明内容

为了解决上述问题，本发明提供了一种具有高波形刷新率的数字示波器。

本发明所述的具有高波形刷新率的数字示波器包括模拟前端电路、模数转换器、数字处理模块、显示模块、CPU处理器、用户输入模块、输出接口模块，

所述模拟前端电路、模数转换器、数字处理模块、CPU处理器和用户输入模块依次连接，所述数字处理模块还连接所述显示模块，所述CPU处理器还连接所述输出接口模块；

所述数字处理模块包括采集处理器、波形处理器、主控制器，

所述采集处理器，由一个可编程逻辑芯片构成，用于将所述模数转换器输出的一个数字采样信号计算出一个轨迹强度信息，然后以并行的方式发送给所述波形处理器；

所述波形处理器，由又一个可编程逻辑芯片构成，用于将多个具有轨迹强度信息的数字采样信号计算成具有累加强度信息的显示波形数据，并将所述显示波形数据发送给所述主控器；

所述主控制器，由又一个可编程逻辑芯片构成，用于接收所述用户输入模块通过所述CPU处理器发送来的用户输入条件，控制所述采集处理器和所述波形处理器，并将所述显示波形数据处理为波形显示信号，供所述显示模块显示。

本发明所述的示波器，所述模拟前端电路对示波器的输入信号进行初步处理后，所述模数转换器对所述模拟的输入信号进行数字化采样，得到数字采样信号，然后所述采集处理器将所述数字采样信号计算出所述轨迹强度信息，然后以并行的方式发送给所述波形处理器，而所述波形处理器用来将多个具有轨迹强度信息的数字采样信号计算成具有累加强度信息的显示波形数据，并将所述显示波形数据发送给所述主控制器，而所述主控制器一方面用来根据所述用户输入模块通过所述CPU处理器发送的用户输入条件来控制所述采集处理器和所述波形处理器，另一方面也用来将所述显示波形数据处理为供所述显示模块显示的波形显示信号。本发明所述的示波器，所述采集处理器、波形处理器和主控制器分别由一个可编程逻辑芯片构成，内部逻辑可以并行处理以实现很快的速率，而所述波形处理器单独负责轨迹强度计算等处理、所述波形处理器单独负责累加强度信息计算处理、所述主控制器单独负责显示控制等处理，三者可以实现并行处理；而所述CPU处理器仅用来实现用户输入处理等外部操作，并不影响波形刷新率，因此所述示波器的波形刷新率仅仅由所述采集处理器、波形处理器和主控制器三者的数据处理中的时间最长的一个决定，大大提高了所述示波器的波形刷新率。

作为一种举例说明，在本发明所述的示波器中，所述波形处理器，还用于对所述显示波形数据进行并串转换，然后以串行的方式发送给所述主控制器。

作为又一种举例说明，在本发明所述的示波器中，所述采集处理器还将所述数字采样信号进行并串转换，然后以串行的方式发送给所述主控制器，然后再由所述主控制器通过所述CPU处理器和所述输出接口模块传输给一个外置存储器。

作为又一种举例说明，在本发明所述的示波器中，所述主控制器，还接收所述模拟前端电路发送来的一个模拟触发信号，并依据所述模拟触发信号，使所述采集处理器开始将所述数字采样信号计算出一个轨迹强度信息，然后以并行的方式发送给所述波形处理器，并使所述波形处理器将多个具有轨迹强度信息的数字采样信号计算成具有累加强度信息的显示波形数据，并将所述显示波形数据发送给所述主控器。

作为又一种举例说明，在本发明所述的示波器中，所述采集处理器，还用于将所述模数转换器输出的所述数字采样信号与一个预置触发条件进行比较，并且当所述数字采样信号满足所述预置触发条件时，开始将所述数字采样信号计算出一个轨迹强度信息，然后以并行的方式发送给所述波形处理器。

作为又一种举例说明，在本发明所述的示波器中，所述每一个可编程逻辑芯片均采用FPGA型可编程逻辑芯片。

作为又一种举例说明，在本发明所述的示波器中，所述CPU处理器采用DSP芯片构成。

本发明所述的示波器，将所述采集处理器、波形处理器、主控制器分别由一个可编程逻辑芯片实现，以实现轨迹强度计算、累加强度计算、显示控制等的并行处理，而所述CPU处理器仅用来实现用户输入处理等外部操作，使得所述示波器的波形刷新率大大提高，可以达到几万至几十万wmfs/s的数量级。

附图说明

图1是本发明背景技术中的示波器100的原理图；

图2是本发明的示波器200的电路原理图；

图3是本发明的示波器200的又一电路原理图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参考图2，示出了一种具有高波形刷新率的数字示波器200，所述示波器200包括：信号输入端201、模拟前端电路202、模数转换器203、数字处理模块204、显示模块209、CPU处理器208、用户输入模块210、输出接口模块213，所述信号输入端201、模拟前端电路202、模数转换器203、数字处理模块204、CPU处理器208和用户输入模块210依次连接，所述数字处理模块204还连接有所述显示模块209，所述CPU处理器208还连接有所述输出接口模块213；

所述数字处理模块204包括采集处理器205、波形处理器206和主控制器207，

所述采集处理器205由一个可编程逻辑芯片构成，其将所述模数转换器203输出的一个数字采样信号a计算处一个轨迹强度信息，然后以并行的方式将具有轨迹强度信息的信号b发送给所述波形处理器206；

所述波形处理器206由又一个可编程逻辑芯片构成，其将多个具有轨迹强度信息的信号b计算成具有累加强度信息的显示波形数据c，并将所述显示波形数据c发送给所述主控制器207；

所述主控制器207由又一个可编程逻辑芯片构成，其一方面接收所述用户输入模块210通过所述CPU处理器208发送来的用户输入条件，控制所述采集处理器205和所述波形处理器206，另一方面将所述显示波形数据c处理为波形显示信号d，供所述显示模块209显示。

本实施例中，所述信号输入端201接收一个外部模拟输入信号e，所述模拟前端电路202对所述模拟输入信号e进行衰减、放大、偏置等处理，然后由所述模数转换器203进行数字采样处理得到所述数字采样信号a，所述采集处理器205对所述数字采样信号a进行处理，计算出轨迹强度信息，然后以并行的方式将所述具有轨迹强度信息的信号b发送给所述波形处理器206，所述波形处理器206再将多个所述具有轨迹强度信息的信号b进行处理，得到具有累加强度信息的显示波形数据c，然后所述主控制器207将所述显示波形数据c处理为波形显示信号d，发送给所述显示模块209进行显示，实现波形的刷新处理。所述采集处理器205、波形处理器206、主控制器207三者并行处理实现波形的刷新，示波器200的波形刷新率由三者处理时间最长的一个决定，而三者内部处理速度十分快，因此极大的提高了示波器200的波形刷新率。

在本实施例中，所述信号输入端201是将外部输入信号引入到示波器200的部件，一般采用BNC连接头实现，作为现有技术，不再赘述。

在本实施例中，所述模拟前端电路202的具体实现也具有公知的多种实现方式，因此也不再赘述。

在本实施例中，所述模数转换器203可以仅有一片模数转换芯片实现，也可以采用多片模数转换芯片实现交织采样，作为现有技术也不再赘述。

在本实施例中，所述采集处理器205一般还连接有一个或多个存储器，所述采集处理器205可以将所述数字采样信号进行存储，用户可以设置所述存储器的存储量，即为示波器200的存储深度，由于该部分对本发明没有影响，且为现有技术，此处不再赘述。

在本实施例中，所述采集处理器205与所述波形处理器206之间采用并行方式传输数据，并行方式的数据传输速率虽然不如串行方式快，但是由于所述模数转换器203采样得到的数据一般都是并行数据，而所述采集处理器205和波形处理器206内部的数据处理一般也采用并行处理，所以避免了所述采集处理器205和波形处理器206内部的串并转换，而相对于所述采集处理器205、波形处理器206内部的数据处理速度，所述采集处理器205和波形处理器206之间的并行传输速度还是很高，因此所述采集处理器205和波形处理器206之间采用并行方式传输数据有利于波形刷新率的提高。

所述采集处理器205和波形处理器206之间的并行数据传输一般是由二者之间的并行传输线实现的，所述并行传输线的数量大于等于两条，一般有8位、16位等实现方式，这是由可编程逻辑芯片本身和设计需求决定，不再赘述。

在本实施例中，所述主控制器207根据所述用户输入条件实现对所述采集处理器205、波形处理器206的控制，所述用户输入条件一般可以包括时基、采样率、存储深度、触发方式等等，所述主控制器207根据上述参数来判断所述示波器200是否触发，一旦触发，则所述主控制器207则通知所述采集处理器205开始进行采样，所述主控制器207获得所述采集处理器205采样当前帧完成后，控制所述采集处理器205进行内插、压缩等操作以计算出轨迹强度信息，然后将所述具有轨迹强度信息的信号b发送给所述波形处理器206，所述波形处理器206对所述信号b进行压缩、余辉等处理以得到具有累加强度信息的显示波形数据c，然后所述主控制207再获得所述波形处理器206已经完成累加处理后再次判断是否继续触发，进行下一个过程。

在本实施例中，所述用户输入模块一般包括键盘（可以包括按键、旋钮等），还可以包括鼠标、用来实现远程控制的接口等等。

在本实施例中，所述输出接口模块一般可以包括USB接口、RS232接口、LAN、GPIB等。

在本实施例中，所述显示模块209一般包括有显存211、显示屏212，所述主控制器207获得所述显示波形数据c后首先存入所述显存211，需要显示时，可以将所述显示波形数据c与菜单等其他显示数据进行合并，然后由所述主控制器207将所有显示信息发送给显示屏212进行显示。

所述示波器200在进行数据测量时，可以通过所述用户输入模块210设置通道、时基、采样率、存储深度、触发条件等各种参数，所述CPU处理器208可以将用户所设置的参数配置到所述主控制器207，由所述主控制器207配置到所述示波器200的各个部分，然后所述信号输入端201通过一个外部探头连接到被测电路，获取被测电路输出的一个模拟输入信号e，然后所述模拟前端电路202对所述模拟输入信号e进行衰减、放大、偏置等处理，使得处理后的信号能够被后边的数字电路识别和处理；然后所述模数转换器203对经过所述模拟前端电路202处理后的信号进行数字化采样，获得所述数字采样信号a；同时所述主控制器207或者所述采集处理器205获得一个触发信号，所述采集处理器205接收到所述触发信号后将所述数字采样信号a存入与所述采集处理器205连接的所述存储器中，然后将当前帧信号发送给所述波形处理器206，所述波形处理器206对接收到的信号进行压缩、余辉等处理器，并和之前已经获得帧数据进行累加，得到所述具有累加强度信息的显示波形数据c，并将所述显示波形数据c发送给所述主控制器207，所述主控制器207获得所述采集处理器205和所述波形处理器206完成了一次触发采集处理过程，然后继续根据用户设置判断是否进行下一次触发采集过程；同时所述主控制器207还将获得的所述显示波形数据c处理为所述波形显示信号d并存入所述显存211中，需要显示时，将所述显存211中的所述波形显示信号d与菜单等其他显示信息合并后送入所述显示屏212进行显示，完成一次测量过程。在下一次触发后，继续上述过程，更新所述显示屏212的显示数据，实现波形刷新。

作为一个举例说明，本发明所述的波形处理器206还可以实现对所述显示波形数据c首先进行并串转换，然后再以串行的方式发送给所述主控制器207，串行传输方式的传输速率十分快，进一步降低了对示波器200的波形刷新率的影响。

作为一种变形，所述波形处理器206与所述主控制器207之间也可以采用并行传输方式。

作为又一个举例说明，本发明的示波器200还可以将存储深度内的数据进行外存储，所述采集处理器205首先将所述存储深度内的数字采样信号进行并串转换，然后以串行的方式发送给所述主控制器207，再由所述主控制器207通过所述CPU处理器208和所述输出接口模块213发送给一个外存储器。一般所述存储深度内的数据量比较大，因此所述采集处理器205首先进行并串转换，然后采用串行的方式发送数据，传输速度快。

作为一种变形，所述采集处理器205也可以采用并行的方式将所述存储深度内的数字采样信号直接通过所述主控制器207、所述CPU处理器208、所述输出接口模块213发送给一个外存储器。

作为又一种变形，所述采集处理器205也可以直接将所述存储深度内的数字采样信号发送给所述CPU处理器208，然后再经过所述输出接口模块213发送给一个外存储器。

作为又一个举例说明，参考图3，所述主控制器207还接收所述模拟前端电路202发送的一个模拟触发信号f，并依据所述模拟触发信号f控制所述采集处理器205和所述波形处理器206，使所述采集处理器205开始将所述数字采样信号a计算出一个轨迹强度信息，然后以并行的方式发送给所述波形处理器206，并使所述波形处理器206将多个具有轨迹强度信息的数字采样信号b计算成具有累加强度信息的显示波形数据c，并将所述显示波形数据c发送给所述主控制器207，此为模拟触发功能。示波器的模拟触发功能的实现是现有技术，此处不再赘述。

作为一种变形，所述采集处理器205可以实现将所述模数转换器203输出的所述数字采样信号a与一个预置触发条件进行比较，并且当所述数字采样信号a满足所述预置触发条件时，开始将所述数字采样信号a计算出一个轨迹强度信息，然后将所述具有轨迹强度信息的信号b以并行的方式发送给所述波形处理器206，此为数字触发功能。示波器的数字出发功能是在所述采集处理器205内设置比较器，并与所述预置触发条件进行比较，以实现触发功能，具体的实现方式也是现有技术，不再赘述。

作为又一个举例说明，所述每一个可编程逻辑芯片均采用FPGA型可编程逻辑芯片实现，FPGA型可编程逻辑芯片具有处理速度快、灵活性高、逻辑资源多等优点，可以进一步提高波形刷新率。

作为一种变形，所述每一个可编程逻辑芯片还可以采用CPLD型可编程逻辑芯片等其他实现方式。

作为又一个举例说明，所述CPU处理器208采用DSP芯片实现，具有数据处理速度快、高运行速度等优点。

作为一种变形，所述CPU处理器还可以采用单片微处理器实现，还可以采用可编程逻辑芯片构成，等等。

作为又一个举例说明，所述波形处理器206还可以连接有两个存储器，比如采用SRAM，当所述波形处理器206完成所述压缩、余辉、累加等处理后，将得到的所述显示波形数据c存入其中一个SRAM中，此时将另一个SRAM中已经存入的所述显示波形数据c发送给所述主控制器207；当所述波形处理器206将其中一个SRAM中的所有显示波形数据c已经都发送给所述主控制器207后，再将后续处理得到的新的所述显示波形数据c存入该SRAM中，并将另一个SRAM中存储的所述显示波形数据c发送给所述主控制器207，然后二者依次交替进行，构成存储的乒乓结构。这样的方案可以部分解决由于目前所述显示屏212的刷新速率较低，使得所述波形处理器206中的数据向所述主控制器207发送的速率较低的问题。

作为一种变形，所述波形处理器206可以连接有一个存储器，并设置一个所述波形处理器206内部的存储单元，来实现存储。

作为又一种变形，所述波形处理器206还可以只采用其内部的存储单元对所述显示波形数据c进行存储。

通过以上说明可以看出，本发明所述的示波器200由于采用单独的可编程逻辑芯片分别实现所述采集处理器205、波形处理器206、主控制器207，实现了将采集和轨迹强度计算、累加强度计算、显示控制等步骤分别并行处理，而所述CPU处理器仅用来实现用户输入处理、数据输出等外部操作，使得所述示波器200波形刷新率仅由所述采集处理器205、波形处理器206和主控制器207中数据处理速度最长的一个决定，大大提高了所述示波器200的波形刷新率。

以上所述的仅为本发明的具体实施例，所应理解的是，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，并不用于限定本发明的保护范围，凡在本发明的思想和原则之内所做的任何修改、等同替换等等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种具有高波形刷新率的数字示波器，

包括模拟前端电路、模数转换器、数字处理模块、显示模块、CPU处理器、用户输入模块、输出接口模块，

所述模拟前端电路、模数转换器、数字处理模块、CPU处理器和用户输入模块依次连接，所述数字处理模块还连接所述显示模块，所述CPU处理器还连接所述输出接口模块；

其特征在于：

所述数字处理模块包括采集处理器、波形处理器、主控制器，

所述采集处理器，由一个可编程逻辑芯片构成，用于将所述模数转换器输出的一个数字采样信号计算出一个轨迹强度信息，然后以并行的方式发送给所述波形处理器；

所述波形处理器，由又一个可编程逻辑芯片构成，用于将多个具有轨迹强度信息的数字采样信号计算成具有累加强度信息的显示波形数据，并将所述显示波形数据发送给所述主控器；

所述主控制器，由又一个可编程逻辑芯片构成，用于接收所述用户输入模块通过所述CPU处理器发送来的用户输入条件，控制所述采集处理器和所述波形处理器，并将所述显示波形数据处理为波形显示信号，供所述显示模块显示。

2.根据权利要求1所述的具有高波形刷新率的数字示波器，其特征在于：

所述波形处理器，还用于对所述显示波形数据进行并串转换，然后以串行的方式发送给所述主控制器。

3.根据权利要求2所述的具有高波形刷新率的数字示波器，其特征在于：

所述采集处理器还将所述数字采样信号进行并串转换，然后以串行的方式发送给所述主控制器，然后再由所述主控制器通过所述CPU处理器和所述输出接口模块传输给一个外置存储器。

4.根据权利要求3所述的具有高波形刷新率的数字示波器，其特征在于：

所述主控制器，还接收所述模拟前端电路发送来的一个模拟触发信号，并依据所述模拟触发信号，使所述采集处理器开始将所述数字采样信号计算出一个轨迹强度信息，然后以并行的方式发送给所述波形处理器，并使所述波形处理器将多个具有轨迹强度信息的数字采样信号计算成具有累加强度信息的显示波形数据，并将所述显示波形数据发送给所述主控制器。

5.根据权利要求3所述的具有高波形刷新率的数字示波器，其特征在于：

所述采集处理器，还用于将所述模数转换器输出的所述数字采样信号与一个预置触发条件进行比较，并且当所述数字采样信号满足所述预置触发条件时，开始将所述数字采样信号计算出一个轨迹强度信息，然后以并行的方式发送给所述波形处理器。

6.根据权利要求4或5所述的具有高波形刷新率的数字示波器，其特征在于：

所述每一个可编程逻辑芯片均采用FPGA型可编程逻辑芯片。

7.根据权利要求6所述的具有高波形刷新率的数字示波器，其特征在于：

所述CPU处理器采用DSP芯片构成。