KR0142119B1 - 집적화에 적합한 사인파타입 보간회로 - Google Patents
집적화에 적합한 사인파타입 보간회로Info
- Publication number
- KR0142119B1 KR0142119B1 KR1019950015385A KR19950015385A KR0142119B1 KR 0142119 B1 KR0142119 B1 KR 0142119B1 KR 1019950015385 A KR1019950015385 A KR 1019950015385A KR 19950015385 A KR19950015385 A KR 19950015385A KR 0142119 B1 KR0142119 B1 KR 0142119B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- interpolation
- received
- clock
- interpolation circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야: 집적화가 용이한 보간 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제: 간단한 구성으로서도 고 화질의 데이타를 제공할 수 있는 사인파타입 보간회로를 제공한다.
3. 발명의 해결방법의 요지: 개시된 보간회로는, 수신되는 데이타를 클럭에 응답하여 차례로 저장 및 시프팅하는 데이타 저장부와: 상기 데이타 저장부로부터 출력된느 제1, 2, 3데이타를 수신하여, 가장 나중에 수신되어 시프팅된 상기 제1데이타는 인버팅하고, 상기 제2데이타는 바이 6데이타를 생상하고, 가장 먼저 수신된 상기 제3데이타는 바이 3데이타를 생성하고, 상기 인버팅된 제1데이타와 상기 생성된 바이 3데이타를 합하고 이를 상기 바이 6데이타와 합하여 8로 나눔에 의해 상기 수신되는 데이타의 보간 데이타를 출력하는 보간 데이타 연산부와: 상기 클럭에 응답하여 상기 제2데이타 및 상기 보간 데이타를 번갈아 출력하는 멀티플렉싱부를 가진다.
4. 발명의 중요한 용도: 데이타 수신분야의 보간회로로서 유효 적합하게 사용된다.
Description
제1,2도는 종래의 일반적인 선형보간의 원리를 보여주는 그래프도,
제3,4,5도는 본 발명에 따르는 사인파타입 보간의 원리를 설명하기 위해 제시된 그래프도, 및
제6도는 본 발명에 따르는 사인파타입 보간회로도이다.
본 발명은 디지탈 비디오 데이타를 보간하는 집적회로에 관한 것으로, 특히 간단한 구성으로서도 고 화질의 데이타를 제공할 수 있는 사인파타입 보간회로에 관한 것이다.
일반적으로, 비디오 및 그래픽 엑셀레이션 분야에서는 전송되는 화상 데이타를 고해상도 및 고품위의 화질로 재현하기 위한 기술이 절실히 요구되지만 전송대역은 제한되어 있다. 예를들어, 잘 알려진 화면 종횡비 4:3을 가지는 엔티에스시(NTSC)방식의 경우에 아날로그 데이타의 전송대역은 4.5메가 헤르츠로서 알려져 있다. 디지탈 데이타를 송신하는 것은 아나로그 데이타를 송신할 경우에 비해 보다 많은 대역이 필요한데, 이 전송대역을 줄일 수 있는 방법중의 하나가 보간(Interpolation)회로를 송신되는 데이타를 수신하는 수신측에 설치하는 것이다.
즉, 제1도에 도시된 바와 같이, 시간에 따라 변화되는 진폭레벨을 가지고 있는 아나로그 데이타를 송신측에서 매 시간(t)마다 샘플링한 후 이를 양자화하여 디지탈 데이타로 만들어 전송하면, 수신측에서는 이를 수신하고 제2도에 도시된 바와 같이, 매 샘플링 시간마다 하나씩 보간 데이타를 더 만들어서 화면을 통해 재현하는 것이다. 이러한 보간은, 실제로 보내야 할 데이타를 절반만 보내고 이를 수신하는 측에서는 샘플링 구간마다 보간 데이타를 삽입한 후 화상으로 재현하므로, 전송대역을 줄이는데 있어 유용한 기술로 사용된다.
그렇지만, 상기한 제2도에서와 같이 이전 데이타와 현재 데이타의 중간값을 취하여 보간 데이타를 만드는 선형 보간은 전송채널의 왜곡에 기인하여 원래의 데이타와 동일한 데이타를 그대로 만들지 못하므로 재현되는 화질의 열화를 초래하는 문제점이 있다. 또한, 상기 선형 보간을 행하는 보간기를 디지탈 필터로 구현시 화질은 어느정도 향상되나, 제조의 코스트가 이에 따라 상승되고, 집적회로로된 다수의 디지탈 필터를 필요로하므로 제품의 사이즈가 커지는 문제점이 또한 있어왔다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 보간호로를 제공함에 있다.
본 발명의 다른 목적은 간단한 구성으로서도 고 화질의 데이타를 제공할 수 있는 사인파타입 보간회로를 제공함에 있다.
본 발명의 또 다른 목적도 고 화질의 데이타를 제공할 수 있는 사인파타입 보간방법을 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명의 사인파타입 보간회로는, 수신되는 데이타를 클럭에 응답하여 차례로 저장 및 시프팅하는 데이타 저장부와; 상기 데이타 저장부로부터 출력되는 제1,2,3데이타를 수신하여, 가장 나중에 수신되어 시프팅된 상기 제1데이타는 인버팅하고, 상기 제2데이타는 바이 6데이타를 생성하고, 가장 먼저 수신된 상기 제3데이타는 바이 3데이타를 생성하고, 상기 인버팅된 제1데이타와 상기 생성된 바이 3데이타를 합하고 이를 상기 바이 6데이타와 합하여 8로 나눔에 의해 상기 수신되는 데이타의 보간 데이타를 출력하는 보간 데이타 연산부와; 상기 클럭에 응답하여 상기 제2데이타 및 상기 보간 데이타를 번갈아 출력하는 멀티플렉싱부를 가짐을 특징으로 한다.
여기서, 상기 데이타 저장부, 보간 데이타 연산부, 및 멀티플렉싱부는 간단한 구성을 가지면서도 디지탈 회로의 구현이 용이하게 이루어질 수 있으므로, 하나의 집적회로내에 설치가능하다. 상기한 본 발명의 회로에 따르면, 종래의 선형보간에 의한 보간 데이타보다 우수한 화질을 가지는 보간 데이타를 얻을 수 있게 된다.
이하에서는 본 발명의 바람직한 보간 방법 및 회로가 첨부된 도면과 함께 설명될 것이다. 첨부된 도면의 참조부호들중 동일한 참조부호는 가능한한 동일 구성 및 기능을 가지는 것을 가리킨다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 소자의 특징 및 구성들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 제3.4.5도는 본 발명에 따르는 사인파타입 보간의 원리를 설명하기 위해 제시된 그래프도이다. 또한, 제6도에는 본 발명에 따르는 사인파타입 보간회로도가 첨부되어 있다.
본 발명에 따른 보간방법의 기본 원리를 설명하기 위해, 제3,4도를 참조하면, 보다 정확한 보간 데이타 C'(C1',C2')를 구하기 위해 보간에 영향을 미치는 데이타(P,A,B,P')를 먼저 고려하고 그 포인트에서의 평균 기울기를 구하는 것을 알 수 있게 된다. 보다 철저한 이해를 돕기 위하여, 제5도를 참조한다. 제5도에서, 디지탈 데이타 P,A,B가 시간에 따라 각기 다른 레벨을 가지고 있을 경우에, 데이타 A와 B간의 보간 데이타C'는 다음과 같이 구해진다. 먼저, 상기 세 데이타의 각 포인트에서의 평균 기울기를 M이라 하면, M=[I(B)-I(P)]/2가 된다. 여기서, I는 편의상 보간을 나타내는 이니셜로서 표시되었다. 한편, I(P')=[I(A)-I(P)]/2이고, 상기 A에서 구한 C'=I(A)+M/2, 상기 P'에서 구한 C2'=I(P')+M이 되므로, 구하는 I(C')=I(CI')+I(C2')/2=[-I(P)+6*I(A)+3*I(B)]/8........(식1)이된다. 여기서, 상기 데이타 B는 시간적으로 가장 먼저 수신된 데이타이므로 제1데이타라고 하고, 데이타 P는 데이타 A보다 먼저 수신되는 데이타이어서 제2데이타라 하였다.
즉, 본 발명의 원리는 바로 상기한 세 포인트에 위치된 데이타를 이용하여 상기한 식 1과 같이 연산하는 것에 의해, 일반적인 선형 보간이 아닌 마치 사인파 형태의 보간동작을 행하므로 고품질의 화질을 재현 할 수 있는 것이다. 상기한 식을 연산하는 하드웨어적인 회로는 간단한 구성을 가지면서도 디지탈 화에 적합하므로, 집적화가 용이하다.
이하에서는, 제6도를 참조하여 상기한 원리에 따라 동작하는 보간 회로의 구성 및 동작을 설명한다. 제6도를 참조하면, 데이타 저장부 100는 3개의 래치 101,102,103을 직렬로 연결하는 구성을 포함하는 것에 의해, 입력단 IN으로 수신되는 데이타를 클럭 CLK에 응답하여 차례로 저장 및 시프팅한다. 여기서, 출력되는 제1,2,3데이타는 각기 P,A,B 이다.
보간 데이타 연산부 200는 상기 데이타 저장부 100로부터 출력되는 제1,2,3데이타를 수신하여, 가장 나중에 수신되어 시프팅된 상기 제1데이타 P는 인버팅하고, 상기 제2데이타 A는 바이 6데이타를 생성하고, 가장 먼저 수신된 상기 제3데이타 B는 바이 3데이타를 생성하고, 상기 인버팅된 제1데이타와 상기 생성된 바이 3데이타를 합하고 이를 상기 바이 6데이타와 합하여 8로 나눔에 의해 상기 수신되는 데이타의 보간 데이타를 출력한다. 이를 위해, 상기 연산부 200는 인버터 201, 시프터 202,203,204, 가산기 205,206,207,208 및 제산기 209를 포함한다. 여기서, 상기 제산기 209는 실제의 회로로 구현하는 것 보다 비트 선택기를 사용하여 결과적으로 8의 제산을 한 것과 같은 효과를 가지게 할 수도 있다.
멀티플렉싱부 300는 상기 클럭에 응답하여 상기 제2데이타 및 상기 보간 데이타를 출력단 OUT으로 번갈아 출력한다. 즉, 상기 멀티플렉싱부 300는 예를들어 상기 클럭이 하이로 인가될 때 상기 보간 데이타를 출력하고 로우로 인가될 때 보간이 되지 않은 상기 제2데이타를 출력하는 것에 의해 재현되는 화질이 고 품질로 재현될 수 있게하는 것이다.
상술한 바와 같은 본 발명에 따르면, 간단한 구성을 가지면서도 고 화질의 화상을 제공하는 보간기를 구현 할 수 있으며, 집적화가 용이하여 제조의 코스트 및 제품의 사이즈를 종래에 비해 축소할 수 있는 효과가 있다.
Claims (4)
- 보간회로에 있어서; 수신되는 데이타를 클럭에 응답하여 차례로 저장 및 시프팅하는 데이타 저장부와; 상기 데이타 저장부로부터 출력되는 제1,2,3데이타를 수신하여, 가장 나중에 수신되어 시프팅된 상기 제1데이타는 인버팅하고, 상기 제2데이타는 바이 6데이타를 생성하고, 가장 먼저 수신된 상기 제3데이타는 바이 3데이타를 생성하고, 상기 인버팅된 제1데이타와 상기 생성된 바이 3데이타를 합하고 이를 상기 바이 6데이타와 합하여 8로 나눔에 의해, 상기 수신되는 데이타의 보간 데이타를 출력하는 보간 데이타 연산부와; 상기 클럭에 응답하여 상기 제2데이타 및 상기 보간 데이타를 번갈아 출력하는 멀티플렉싱부를 가짐을 특징으로 하는 보간회로.
- 제1항에 있어서, 상기 데이타 저장부는 3개의 래치를 직렬로 연결한 구성을 포함하는 것을 특징으로 하는 보간회로.
- 제1항에 있어서, 상기 보간 데이타 연산부는 인버터, 3개의 시프터, 4개의 가산기, 및 제산기를 포함하는 것을 특징으로 하는 보간회로.
- 전송측에서 수신되는 디지탈 데이타를 보간하는 방법에 있어서; 수신되는 데이타를 인가되는 클럭에 응답하여 차례로 저장 및 시프팅하는 것에 의해 제1,2,3데이타를 출력하는 단계와; 가장 나중에 수신되어 시프팅된 상기 제1데이타는 인버팅하고, 상기 제2데이타는 바이 6데이타를 생성하고, 가장 먼저 수신된 상기 제3데이타는 바이 3데이타를 생성하고, 상기 인버팅된 제1데이타와 상기 생성된 바이 3데이타를 합하고 이를 상기 바이 6데이타와 합하여 8로 나눔에 의해, 상기 수신되는 데이타의 보간 데이타를 생성하는 단계와; 상기 클럭에 응답하여 상기 제2데이타 및 상기 보간 데이타를 번갈아 출력하는 단계를 가짐을 특징으로 하는 보간방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015385A KR0142119B1 (ko) | 1995-06-12 | 1995-06-12 | 집적화에 적합한 사인파타입 보간회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015385A KR0142119B1 (ko) | 1995-06-12 | 1995-06-12 | 집적화에 적합한 사인파타입 보간회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970004641A KR970004641A (ko) | 1997-01-29 |
KR0142119B1 true KR0142119B1 (ko) | 1998-06-15 |
Family
ID=19416864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950015385A KR0142119B1 (ko) | 1995-06-12 | 1995-06-12 | 집적화에 적합한 사인파타입 보간회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0142119B1 (ko) |
-
1995
- 1995-06-12 KR KR1019950015385A patent/KR0142119B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970004641A (ko) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5485216A (en) | Video format conversion apparatus for high definition television | |
EP0695032B1 (en) | Digital-to-digital sample rate converter | |
KR0129767B1 (ko) | 샘플링레이트 변환장치 | |
KR100352630B1 (ko) | 샘플비변환기및샘플기변환방법 | |
US5182633A (en) | Video sample rate converter | |
EP0305864B1 (en) | Improved sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor | |
US5159339A (en) | Sampling rate converter for signals having a non-integer sampling ratio | |
US5949695A (en) | Interpolator using a plurality of polynomial equations and associated methods | |
US4905101A (en) | Time base corrector | |
KR980013376A (ko) | 화상처리장치 및 처리방법 | |
EP1176823A1 (en) | Image processing circuit | |
KR900701119A (ko) | 영상 신호 디코딩 장치 및 이 장치를 포함한 고해상도 텔레비젼 영상 전송 시스템 | |
US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
US5257326A (en) | Method and apparatus for interpolating a video signal of a picture element which has not been sampled and transmitted by an interleave sampling operation | |
KR0142119B1 (ko) | 집적화에 적합한 사인파타입 보간회로 | |
US4598314A (en) | Method and apparatus for converting a video signal to a corresponding signal of lower line count | |
KR100204432B1 (ko) | 시간축 변환 장치 | |
JPH0865107A (ja) | ディジタル補間フィルタ回路 | |
US4630294A (en) | Digital sample rate reduction system | |
EP0576215B1 (en) | Rate converter for converting data rate | |
JPS63180288A (ja) | 時間軸圧縮多重伝送用コ−デツク | |
US5459525A (en) | Video signal converting device and noise eliminator used therein | |
KR0119392Y1 (ko) | 에이치디티브이 디코더의 수직보간장치 | |
US5130942A (en) | Digital filter with front stage division | |
KR100224919B1 (ko) | 영상처리장치의 화면 종횡비 변환회로 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |