JPS63180288A

JPS63180288A - 時間軸圧縮多重伝送用コ−デツク

Info

Publication number: JPS63180288A
Application number: JP62010093A
Authority: JP
Inventors: Kazukuni Kitagaki; 和邦北垣; Takeshi Ofuji; 健大藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-01-21
Filing date: 1987-01-21
Publication date: 1988-07-25
Anticipated expiration: 2011-07-03
Also published as: JP2513661B2; US4858004A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はテレビジョン信号の時間軸圧縮多重伝送に使
用されるコーデック（ニーダ／デコーダ）に係り、特に
コーダおよびデコーダが一つの集積回路チップ上に構成
され、コーダまたはデコーダとして選択使用される時間
軸圧縮多重伝送用コーデックに関する。

（従来の技術）テレビジョン信号（以下、ＴＶ信号という）の伝送方式
の一つとして、Ｔ　ＣＩ　　（Ｔｌｍｅ　Ｃｏｍｐｒｅ
ｓｓｅｄ　Ｉｎｔｅｇｒａｔｉｏｎ　）方式が提案され
ている。

ＴＣＩ方式とは、人間の視感度の関係で広帯域色信号（
Ｃｗ倍信号いう）および狭帯域色信号（ＣＮ信号という
）の帯域が輝度信号（Ｙ信号）のそれの約１７４で済む
ことを利用し、Ｃｗ倍信号よびＣＮ信号を時間軸圧縮し
てＴＶ信号の水平帰線期間内に挿入することにより、Ｙ
信号と時間多重して伝送する方式である。

ＴＣＩ信号フォーマットについて第４図を参照してさら
に詳しく説明する。ＴＶ右カメラよって撮影された画像
は一旦Ｒ，Ｇ、Ｂの三原色信号として取出された後、マ
トリックス回路によって第４図（ａ）（ｂ）（ｃ）に示
すｙ、Ｃｗ、ｃ、信号に変換される。これらＹ、ＣＷ、
ＣＭの３種の信号がＴＣＩコーダと呼ばれる符号器に並
列に人力され、時間軸圧縮多重信号（以下、ＴＣＩＣＮ
信号う）に変換される。ＴＶ上セツトおける画像再生で
は、ＩＨ（１水平走査期間）の信号のうち水平帰線期間
を除く約８０％の有効水平走査期間の信号しか実際に必
要としない。そこで、ＴＣＩ方式ではＹ信号、ＣＮ信号
およびＣＮ信号のうちから水平帰線期間Ｂの信号を取除
き、有効水平走査期間Ａのみの信号を取出す。この有効
水平走査期間は、Ｙ信号として例えば１５３６個の輝度
信号データとＣＮ信号、ＣＮ信号としてそれぞれ３８４
個の色信号データをディジタル量として有している。

そして、有効水平走査期間Ａ内のＣＮ信号およびＣＮ信
号を時間軸圧縮してＹ信号の水平帰線期間Ｂ内に挿入し
、第４図（ｄ）に示すＴＣＩＣＮ信号る。

ＣＮ信号およびＣＮ信号の本来の帯域は前述したように
Ｙ信号の帯域の１／４程度であることから、時間軸圧縮
してもＹ信号の帯域と同程度であるため、ＴＣＩＣＮ信
号信号１チャネル分の伝送帯域を持つ伝送路で伝送でき
ることになる。また、ＴＣＩ方式ではＣＮ信号およびＣ
Ｎ信号をＩＨ毎に交互に取出して、いわゆる線順次で水
平帰線期間に挿入する。ＣＷおよびＣＭの両信号を同じ
ＩＨ内の水平帰線期間に挿入しようすると、Ｙ信号まで
時間軸圧縮しなければならず、それによりＴＣＩＣＮ信
号送帯域が広がってしまうからである。

このようにＣＮ信号、ＣＮ信号を線順次で各水平帰線期
間に挿入するということは、ＣＮ信号。

ＣＮ信号の各々を見れば、垂直方向に水平走査周波数の
　１／２のレートでサンプリングしたことに相当する。

一方、ＴＶ信号の垂直方向の帯域も水平走査層′波数の
１／２の周波数、すなわち１／２［ライン／画面］であ
り、このためＴＣＩコーダではサンプリングによる折返
し成分が伝送帯域内に混入しないように、時間軸圧縮の
前にＣｔ＋＜信号およびＣＮ信号の垂直方向の帯域を１
／４［ライン／画面］以下に制限する必要がある。この
帯域制限のためのローパスフィルタを垂直フィルタと呼
ぶ。

第５図はＴＣＩコーダの一般的な構成を示したもので、
Ｙ信号は第１の位相補償用遅延回路（ＦＩＦＯメモリ：
　Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　Ｏｕｔメモリ）４１
を介してセレクタ４６に入力され、Ｃｗ倍信号よびＣＮ
信号は第１および第２の垂直フィルタ４２゜４３を介し
てセレクタ４４に入力される。セレクタ４４により垂直
フィルタ４２．４３の出力がＩＨ毎に交互に選択され、
時間軸圧縮回路４５：；より圧縮された後、セレクタ４
６に・入力される。

セレクタ４６は第４図（ｄ）に示したように遅延回路４
１からのＹ信号をＩＨ内のを効水平走査期間に取出し、
時間軸圧縮されたＣｗ倍信号たはＣＮ信号を水平帰線期
間に取出してＴＣＩＣＮ信号力する。なお、遅延回路４
１は垂直フィルタ４２．４３によるＣＮ信号およびＣＮ
信号の遅延を補償し、Ｙ信号とＣＮ信号およびＣＮ信号
との位相を合せるためのものである。すなわち、垂直フ
ィルタ４２．４３はタップ付遅延手段と演算手段である
各タップ出力に係数を乗じる乗算器および各乗算器の出
力を加算する加算器により構成される。この場合、垂直
フィルタ４２．４３が例えば遅延時間０のタップを含め
て７タツプ構成とすると、ＣＮ信号およびＣＮ信号はＹ
信号に対してそれぞれＹ信号３Ｈ分だけ遅れる。従って
、遅延回路４１としてＹ信号３Ｈ分のメモリが必要とな
る。

ＴＣＩコーダから出力されるＴＣＩＣＮ信号送媒体（伝
送路あるいは記録媒体）を介して受信側に伝送され、Ｔ
ＣＩデコーダと呼ばれる復号器によってＹ信号、Ｃｗ倍
信号よびＣＮ信号が復元される。第６図はＴＣＩデコー
ダの一般化的な構成を示したもので、ＴＣＩＣＮ信号ち
Ｙ信号は第２の位相補償用遅延回路（ＦＩＦＯメモリ）
５１を介してＹ信号出力として取出され、ＣＮ信号およ
びＣＮ信号は時間軸伸長回路５２．内挿フィルタ５３お
よびセレクタ５４を介して取出される。第７図（ａ）は
受信側に伝送されたＴＣＩＣＮ信号ｂ）は時間軸伸長が
行なわれたＣＮ信号、ＣＮ信号、（ｃ）は内挿フィルタ
５３により内挿が行なわれたＣ信号、（ｄ）（ｅ）（ｆ
）はそれぞれＴＣＩデコーダ出力のＹ信号、ＣＮ信号、
ＣＮ信号を示す。

第４図（ｄ）に示したように、ＴＣＩＣＮ信号けるＣＮ
信号およびＣＮ信号は同一水平走査期間内においてＹ信
号の後に伝送される。このため受信側ではＣＮ信号およ
びＣＮ信号とＹ信号との位相を合せるために、Ｙ信号を
ＩＨ遅延する必要がある。

また、Ｃｗ倍信号よびＣＮ信号は前述したように線順次
で伝送されるので、例えばＣｗ倍信号みが伝送される水
平走査期間では、受信側で当該期間内のＣＮ信号を生成
する必要がある。これは普通、前後の水平走査期間内の
ＣＮ信号を使用し、現水平走査期間内のＣＮ信号を内挿
するという処理によって行なわれる。ＣＮ信号が伝送さ
れる水平走査期間では、当該期間内のＣＮ信号を生成す
る必要があるが、これも同様な内挿によって行なわれる
。この処理を行なうのが内挿フィルタ５３であり、垂直
フィルタ４２．４３と同様にタップ付遅延手段と演算手
段（乗算器および加算器）により構成される。この場合
、内挿フィルタ５３では内挿されない方のＣｗ倍信号た
はＣＮ信号は内挿される方の信号との位相合せのためＩ
Ｈ分遅延される。内挿フィルタ５３の出力には水平走査
期間の奇偶によってＣＮ信号とＣＮ信号とが交互に現わ
れるが、１水平走査期間毎に切換わるセレクタ５４によ
ってＣｗ倍信号ＣＮ信号がそれぞれに対応する出力端子
に出力される。

ここで、時間軸伸長回路５２を経た信号で見ると、内挿
フィルタ５３においてＣＮ信号またはＣＮ信号を各水平
走査期間に内挿するということは、換言すれば現水平走
査期間と２水平走査期間前のＣＮ信号またはＣＮ信号を
用いて１水平走査期間前のＣＮ信号またはＣＮ信号を内
挿により生成するということである。このことはＹ信号
とＣｗ倍信号よびＣＮ信号との位相を合せるためには、
受信側では上述したＣＮ信号およびＣＮ信号がＹ信号の
後に到来することに対する位相合せのためのＩＨ分の遅
延に加えて、さらにＩＨ分の遅延をＹ信号に対して施す
必要があることを意味する。従って、遅延回路ぢ１とし
てはＹ信号２Ｈ分のメモリが必要となる。

このようにＣ信号（Ｃｗ倍信号よびＣＮ信号の総称）は
Ｙ信号に対して例えばコーダ側で３Ｈ。

デコータ側で２Ｈだけ遅れるので、位相補償用遅延回路
４１．５１によるＹ信号の遅延時間は合計で５Ｈ分必要
となる（上記説明では遅延回路４１で３Ｈ，遅延回路５
１で２Ｈの遅延を施すとじたが、実際には総合で５Ｈ遅
延すればよく、遅延時間の配分は任意である）。一般化
して述べれば、垂直フィルタ４２．４３にｍタップ構成
のものを用い、内挿フィルタ５３にｎタップ構成のもの
を用いる場合、Ｃ信号はＹ信号に対してコーダ側で（（
ｆｆｌ−１）／２１　Ｈ、デコーダ側で［（（ｎ−１）
／２１　＋ｌ］　Ｈ遅れるので、Ｙ信号の遅延はコーダ
・デコーダで合計　１（ＩＩｌ＋ｎ）／２１　Ｈ分必要
となる。

ところで、ＴＣＩコーデックの用途として双方向ＴＶ伝
送システムや、ＶＴＲ，ビデオディスク等による記録・
再生システムのような、コーダ・デコーダの両方を必要
とするシステムを考えると、部品点数削減のためにコー
ダとデコーダが一つのＬＳＩチップ上に構成され、コー
ダまたはデコーダとして選択的に使用できることが望ま
しい。しかしながら、第５図および第６図に示したよう
なニーダ。デコーダを回路的に独立させて同一の集積回
路（ＬＳＩ）チップ上に構成し、セレクタによっていず
れかを選択して使用する方式にすると、全体の回路規模
が極めて大きくなり、素子数、占有面積ともに膨大なも
のとなる。これは特にＹ信号とＣ信号との位相合せのた
めの位相補償用遅延回路に使用するメモリ（Ｙ信号５Ｈ
分−Ｃ信号２ＯＨ分）や、垂直フィルタ内の遅延手段に
使用するメモリ（Ｃ信号１２Ｊ（分）、内挿フィルタ内
のメモリ（Ｃ信号２Ｈ分）等を要し、それらのメモリの
総容量が大きいことに起因している。従って、このよう
なコーデックを１チツプＬＳＩ化すると、ＬＳＩの歩留
り、信頼性が著しく低下してしまう。

（発明が解決しようとする問題点）このように従来のＴＣＩコーデックは全体の回路規模が
極めて大きいため、一つの集積回路チップ上に構成する
場合、素子数および占有面積が膨大なものとなり、歩留
りや信頼性が低下するという問題があった。

本発明はコーダおよびデコーダの回路要素の各一部を共
用し、全体の回路規模を効果的に減少させること１こよ
り、１つの集積回路チップ上に構成することを容易にし
たＴＣＩコーデックを提供することを目的とする。

［発明の構成コ（問題点を解決するための手段）本発明に係るＴＣＩコーデックは、少なくとも１水平走
査期間分の輝度信号を記憶できる第１の遅延手段と、複
数の水平走査期間分の広帯域色信号および狭帯域色信号
を記憶できるタップ付の第２の遅延手段と、コーダとし
ての使用時に第１の遅延手段を第１の位相補償用遅延回
路として、第２の遅延手段の一部を垂直フィルタにおけ
るタップ付遅延手段としてそれぞれ用い、デコーダとし
ての使用時に第１の遅延手段と第２の遅延手段の一部と
を第２の位相補償用遅延回路として、第２の遅延手段の
他の一部を内挿フィルタにおけるタップ付遅延手段とし
てそれぞれ用いるための複数の切換手段とを備えたこと
を特徴とする。

（作用）本発明においては、第１の遅延手段の全部と第２の遅延
手段の一部、すなわち集積回路チップ上のメモリ領域の
多くの部分がコーダおよびデコーダとしての動作時に共
用される。これによりＴＣＩコーデック全体の回路規模
が小さくなり、コーデックを１チツプで集積回路化する
場合に素子数および占有面積が大幅に低減され、歩留り
や信頼性の向上にも寄与する。

（実施例）第１図は本発明の一実施例に係るＴＣＩコーデックの構
成を示したもので、ニーダ動作時に７タツプ構成の垂直
フィルタを用い、デコーダ動作時に３タツプ構成の内挿
フィルタを用いる場合の例である。また、本実施例では
ニーダ動作時におけるＣ信号（Ｃｗ倍信号よびＣＭ倍信
号の時間軸圧縮率を４としている。この場合、データ量
として、Ｙ信号ＩＨ分はＣ信号４Ｈ分に相当する。さら
に、Ｙ信号とＣ信号との位相合せのために位相補償用遅
延回路で与える遅延時間については、ニーダ動作時はＩ
Ｈ分、デコーダ動作時は４Ｈ分とし、合計で５Ｈ分の遅
延時間を与えるものとする。

第１図において、Ｙ信号ＩＨ分メモリ１は第１の遅延手
段を構成し、第５図および第６図におけるＹ信号の位相
補償用遅延回路４１・、５１としてニーダ動作時とデコ
ーダ動作時の両方で使用される。

縦続接続された６個のＣ信号２Ｈ分メモリ２〜７と、同
じく縦続接続された２個のＣ信号ＩＨ分メモリ８．９は
タップ付の第２の遅延手段を構成する。これらのうちＣ
信号２Ｈ分メモリ２〜７は、ニーダ動作時は垂直フィル
タ４２．４３における遅延手段として、またデコーダ動
作時はＹ信号ＩＨ分メモリ１とともに第２の位相補償用
遅延回路５１として使用される。Ｃ信号ＩＨメモリ８，
９はデコーダ動作時に内挿フィルタ５３における遅延手
段として使用される。

速度変換回路１０は時間軸圧伸用であり、Ｃ信号ＩＨ分
メモリによって構成され、ニーダ動作時にはＣ信号の時
間軸圧縮回路４５として使用され、デコーダ動作時には
Ｃ信号の時間軸伸長回路５２として使用される。

なお、以上の各メモリ１〜１０はＲＡＭ若しくはダイナ
ミックシフトレジスタによって構成されたＦＩＦＯメモ
リである。

加算器１１〜１６と乗算器１７〜２０はニーダ動作時の
垂直フィルタ４２．４３における演算手段として使用さ
れ、加算器１３と乗算器２１はデコーダ動作時の内挿フ
ィルタ５３における演算手段として使用される。

セレクタ２２はニーダ動作時にＣｗ儂号とＣ，Ｎ信号の
時間軸多重のために、ＴＶカメラから入力したアナログ
信号から第４図（ｂ）（ｃ）に示したディジタル信号Ｃ
ｗ、Ｃにを得る高速のサンプリング周波数と同じ周波数
のクロックからなるセレクト信号Ｓ１によって切換わり
、Ｃｗ倍信号ＣＮ信号とを交互にセレクタ２３に供給す
る。

セレクタ２３〜２７はコーダ動作とデコーダ動作の選択
に使用されるもので、セレクト信号Ｓ２によって切換わ
り、例えばＳｌが“１”のときＣｗ倍信号、またＳ□が
“０”のときＣＮ信号を取込む。従って、デコーダ動作
時にはＣ信号ＩＨ分メモリ２〜７のそれぞれにＣｍ信号
とＣＮ信号が各々１８分記憶されることになる。

セレクタ２８．２９は第６図におけるセレクタ５４に相
当するもので、走査線の奇偶に応じて反転するセレクト
信号Ｓ３によって切換わり、デコーダ動作時の内挿フィ
ルタ５３出力のＣＮ信号。

ＣＮ信号の選択を行なう。

セレクト信号ｓ、、ｓ３を入力とするイクスクルーシヴ
ＯＲ（ＥＸＯＲ）ゲート３０とフリップフロップ３１は
、ニーダ動作時にＣＮ信号とＣＮ信号を線順次でＣ信号
出力として取出すためのラインセレクタを構成している
。

例えばセレクタ２２において８１が“１“のときＣＮ信
号が取込まれるとすると、５ｌ−Ｓ３−“１”のとき、ゲート３０の出力が“０”
となり、セレクタ２２によって取込まれたＣＮ信号がフ
リップフロップ３１から出力される。

逆に５１−３３−“０”のときは、ＣＮ信号が出力され
る。

セレクタ３２は荷動水平走査期間と水平帰線期間とでＹ
信号と時間軸圧縮されたＣ信号をセレクト信号Ｓ４によ
って切換出力する。セレクタ３３はモード切換えのセレ
クト信号Ｓ２によってニーダ動作時にＴＣＩＣＮ信号コ
ーダ動作時にＹ信号をそれぞれ出力する。

セレクタ３４はデコーダ動作時にブランキング信号ＢＬ
、によってＹ信号出力中の帰線期間において黒レベル信
号Ｂを出力する。セレクタ３５゜３６はデコーダ動作時
にブランキング信号ＢＬ２によってｃｗ、ＣＮ信号出力
中の帰線期間において黒レベル信号Ｂを出力する。

次に、この実施例のコーデックのニーダ動作時およびデ
コーダ動作時の態様を説明する。第２図および第３図は
それぞれニーダ動作時およびデコーダ動作時の態様を示
したもので、動作を分りやすくするため定常的に一つの
入力端子と出力端子が短絡された状態にあるセレクタは
図示を省略して単なる結線として示し、またセレクタに
よって動作的にコーダまたはデコーダの回路から切離さ
れた回路要素も図示を省略している。

第２図に示すニーダ動作時には、セレクタ２２によって
ＣＮ信号とＣ，信号が時間軸多重され、データレートが
倍になってＣ信号２Ｈ分メモリ２〜７にシリアルに入力
される。この場合、Ｃ信号２Ｈ分メモリ２〜７の７つの
タップ出力１０１〜１０７は、それぞれＣｗ倍信号よび
ＣＮ信号の現信号、ＩＨ前の信号、２Ｈ前の信号、・・
・６Ｈ前の信号に相当する。現信号と６Ｈ前の信号、　
　ＩＨ前の信号と５Ｈ前の信号、２Ｈ前の信号と４Ｈ前
の信号は、それぞれ加算器１３．１２．１１によって加
え合わされ、さらに各加算結果は乗算器２０゜１９．１
８で係数倍される。乗算器２０，１９゜１８の出力は加
算器１４〜１６によづて、乗算器１７で係数倍された３
Ｈ前の信号と加算される。

このようにしてＣ信号２Ｈ分メモリ２〜７と加算器１１
〜１６および乗算器１７〜２０からなる垂直フィルタに
よって、Ｃｗ倍信号よびＣＮ信号が時間軸多重されたＣ
信号が垂直方向にフィルタリングされる。この垂直方向
にフィルタリングされたＣ信号はフリップフロップ３１
によって走査線の奇偶に対応してＣｗ倍信号よびＣＮ信
号のいずれかが選択された後、速度変換回路１０によっ
て時間軸圧縮され、Ｃ信号出力として取出される。

一方、Ｙ信号はＹ信号ＩＨ分メモリ１によってＩＨ分遅
延された後、Ｙ信号出力として取出される。これらＹ信
号出力およびＣ信号出力がセレクタ３２によって時間軸
多重され、ＴＣＩ信号出力となる。

なお、ニーダ動作時には第１図におけるＣ信号ＩＨ分メ
モリ８，９、乗算器２１およびセレクタ２８．２９は使
用されない。

次に、第３図に示すデコーダ動作時には、ＴＣＩＣＮ信
号信号ＩＨ分メモリ１に入力される。

このとき第１図のセレクタ２３によってＹ信号ＩＨ分メ
モリ１の出力端と初段のＣ信号２Ｈ分メモリ２の入力端
とが接続され、さらに第１図のセレクタ２４によって最
終段のＣ信号２Ｈ分メモリ７の出力がＹ信号出力として
取出される。従って、Ｙ信号はメモリ１による１８分と
、メモリ２〜７によるＣ信号１２Ｈ分（−Ｙ信号３Ｈ分
）との合計４Ｈ分の時間だけ遅延される。セレクタ２４
のＹ信づ出力はセレクタ３４によって帰線期間が黒レベ
ルとされ出力される。

一方、入力されたＴＣＩＣＮ信号ちのＣ信号は速度変換
回路１０に入力され、時間軸伸長される。

時間軸伸長されたＣ信号の出力期間には、ＴＣＩ信号中
のＹ信号は入力されない。ここで、Ｃ信号ＩＨ分メモリ
８．９は内挿フィルタ５２における遅延手段として使用
される。この遅延手段の３つのタップ出力２０１〜２０
３は、それぞれ現信号。

ＩＨ前信号、２Ｈ前信号に相当する。現信号と２Ｈ前信
号が加算器１３で加え合わされた後、乗算器２１で係数
倍されることにより、第２タツプ２０２出力であるＩＨ
前信号の期間に内挿されるべき信号が生成される。

ＣＮ信号とＣＮ信号は線順次で伝送されるので、例えば
現信号と２Ｈ前信号とにより生成された内挿信号がＣｗ
倍信号あるならば、ＩＨ前信号はＣＮ信号に対応する。

逆に、現信号と２Ｈ前信号とにより生成された内挿信号
がＣＮ信号であるならば、ＩＨ前信号はＣｗ倍信号対応
する。これら゛の対応関係はＩＨ毎に入れ代わる。こう
して現信号と２Ｈ前信号とで生成された内挿信号と、Ｉ
Ｈ前信号（第２タツプ出力２０２）とは並列に出力され
、セレクタ２８．２９によってセレクタ２８からは常に
Ｃｗ倍信号出力され、セレクタ２９からは常にＣＮ信号
が出力されるように選択される。

セレクタ２８．２９を経たＣｗ、Ｃ，信号出力は、セレ
クタ３５．３６により帰線期間が黒レベルとされる。

なお、デコーダ動作時には第１図における加算器１１．
１２．１４〜１６、乗算器１７〜２０、セレクタ２２、
ＥＯＲゲート３０．フリップフロップ３１は使用しない
。

本実施例のＴＣＩコーデックを第２図に示すようにコー
ダとして動作させたものを送信側または記録側に用い、
デコーダとして動作させたものを受信側または再生側に
用いると、Ｃ信号はコーダ側で３Ｈ分、デコーダ側で２
Ｈ分の合計５Ｈ分の遅延を受けることになるが、Ｙ信号
もコーダ側で１８分、デコーダ側で４Ｈ分の合計５Ｈ分
の遅延を受けるので、デコーダの出力で見ればＹ信号と
Ｃ信号との位相は合うことになる。

この実施例の構成によれば、ニーダ動作時とデコーダ動
作時とでＣ信号ＩＨ分メモリ８．９以外の全てのメモリ
を共用しているので、コーダおよびデコーダを全く独立
に構成した場合に比べて、ＴＣＩコーデック全体の回路
規模が大きく減少し、コーデックを１チツプＬＳＩで構
成する場合に極めて有効である。また、本実施例では演
算手段のうち加算器１３もニーダ動作時とデコーダ動作
時とで共用しているため、回路規模縮小に一層効果的で
ある。なお、乗算器２０．２１についても乗じる係数を
等しくするか、またはニーダ動作時とデコーダ動作時と
で係数を切換るようにすれば、一つの乗算器を共用する
ことが可能である。

本発明の好ましい実施態様を上記実施例と対応させなが
ら一般化して説明すると、以下のようになる。まず、次
のような記号を定義する。

ｍ：垂直フィルタのタップ数（奇数）。

ｎ：内挿フィルタのタップ数（奇数）。

ｋ：Ｙ信号とＣ信号のＩＨ内のデータ量の比（すなわち
、Ｙ信号ＩＨ分はＣ信号に−Ｈ分に相当する）。

α：ココー動作時とデコーダ動作時で第１および第２の
位相補償用遅延回路に共用するメモリ数をＹ信号ＩＨ分
メモリの数で表わしたもの（自然数）。

ａ　−１（ｋ／２　−２）ｍ＋（ｋ／２＋ｌ）ｎ＋１−
βｌ／（２ｋ）と表わされる。

β：デコーダ動作時のみ使用し、ニーダ動作時には使用
しないＣ信号メモリの数をＣ信号ＩＨ分メモリの数で表
わしたもの（整数）。

これが負のときはニーダ動作時のみ使用し、デコーダ動
作時は使用しないＣ信号ＩＨ分メモリの数を表わす。

本発明に係るＴＣＩコーデックでは、全体でメモリとし
てＹ信号α・Ｈ分メモリ（第１図の１に対応）と、Ｃ信
号１２（１１−１）＋β）Ｈ分メモリ（第１図のメモリ
２〜９に対応）が用意され、これらのうちＹ信号α・Ｈ
分メモリがニーダ動作時とデコーダ動作時とで共用され
る。

また、α＞ｒｌ−１の場合はＣ信号２（ｍ−１）Ｈ分メ
モリ、α≦ｎ−１の場合はＣ信号１２（ａ＋”１）−（
ｎ−１）＋ａ　）Ｈ分メモリ（第１図のメモリ２〜７に
対応）がニーダ動作時の垂直フィルタにおける遅延手段
と、デコーダ動作時の位相補償用遅延回路とで共用され
る。

すなわち、ニーダ動作時はＹ信号α・Ｈ分メモリ（第１
図のメモリ１に対応）のみが第１の位相補償用遅延回路
４１に用いられ、またＣ信号（２（ｍ−１）＋β）Ｈ分メモリのうちＣ信号２
（＋−１）Ｈ分メモリ（第１図のメモリ２〜７に対応）
が垂直フィルタにおける遅延手段に用いられる。

さらに、デコーダ動作時にはＹ信号α・Ｈ分メモリ（第
１図のメモリ１に対応）と、Ｃ信号１２（＋−１）＋β）Ｈ分メモリのうちのＣ信号
１２（ｍ−１）−（ｎ−１）＋β）Ｈ分メモリ（第１図
のメモリ２〜７に対応）とが第２の位相補償用遅延回路
に用いられる。また、Ｃ信号（２（１１−１）＋β）Ｈ
分メモリのうちのＣ信号（ｎ−１）　Ｈ分メモリが内挿
フィルタ５２における遅延手段として用いられる。

このようにしてコーダ動作させたものとデコーダ動作さ
せたものとを送受信側あるいは記録再生側で対として使
用すると、Ｙ信号はコーダ・デコーダ総合で１（ＩＩｌ
＋ｎ）／２１　Ｈの遅延を受け、それによってＹ信号と
Ｃ信号との位相を合せることができる。この場合にニー
ダ動作時とデコーダ動作時とで共用されないメモリは、
Ｃ信号β・Ｈ分メモリのみとなる。

［発明の効果コ本発明による時間軸多重伝送用コーデックでは、少なく
とも１水平走査期間分の輝度信号を記憶できる第１の遅
延手段と、複数の水平走査期間分の広帯域色信号および
狭帯域色信号を記憶できるタップ付の第２の遅延手段と
、コーダ動作とデコーダ動作とを切換えるための複数の
切換手段を設け、コーダとしての使用時に第１の遅延手
段を位相補供用遅延回路として、第２の遅延手段の一部
を垂直フィルタにおける遅延手段としてそれぞれ用い、
デコーダとしての使用時には第１の遅延手段と第２の遅
延手段の一部を位相補償用遅延回路として、第２の遅延
手段の他の一部を内挿フィルタにおける遅延手段として
それぞれ用いることにより、全体のメモリ容量の大幅な
減少によってコーデック全体の回路規模が著しく簡素化
される。従って、コーデックを集積回路化する場合の素
子数および占有面積が低減され、製造歩留り、信頼性も
向上する。

【図面の簡単な説明】

第１図は本発明の一実施例に係るＴＣＩコーデックの回
路構成図、第２図は同実施例のニーダ動作時の回路構成
図、第３図は同じくデコーダ動作時の回路構成図、第４
図はＴＣＩ信号フォーマットを説明するための図、第５
図および第６図はＴＣＩコーコーよびデコーダの一般的
な構成を示す図、第７図は受信側のＴＣＩ信号フォーマ
ットを説明するための図である。１・・・第１の遅延手段、２〜７，８．９・・・第２の
遅延手段、１０・・・時間軸圧伸用速度変換回路、１１
〜２１・・・演算手段、２２〜３６・・・切換手段、４
１・・・第１の位相補償用遅延回路、４２．４３・・・
垂直フィルタ、４５・・・時間軸圧縮回路、５１・・・
第２の位相補償用遅延回路、５２・・・時間軸伸長回路
、５３・・・内挿フィルタ。

Claims

【特許請求の範囲】

（１）輝度信号を遅延する第１の位相補償用遅延回路、
タップ付遅延手段および該タップに接続された演算手段
からなり広帯域色信号および狭帯域色信号の垂直方向の
周波数帯域を制限する垂直フィルタ、垂直フィルタの出
力を１水平走査期間毎に交互に取出して時間軸圧縮する
手段を有し、時間軸圧縮された広帯域色信号および狭帯
域色信号を第１の位相補償用遅延回路を通過した輝度信
号と時間多重して時間軸圧縮多重信号を出力するコーダ
と、時間軸圧縮多重信号中の輝度信号を遅延する第２の
位相補償用遅延回路、時間軸圧縮多重信号中の広帯域色
信号および狭帯域色信号の時間軸を伸長する手段、タッ
プ付遅延手段および該タップに接続された演算手段から
なり時間軸伸長された広帯域色信号および狭帯域色信号
の各期間に狭帯域色信号および広帯域色信号をそれぞれ
内挿する内挿フィルタを有し、元の輝度信号と広帯域色
信号および狭帯域色信号を得るデコーダとを一つの集積
回路チップ上に構成し、コーダまたはデコーダとして選
択使用される時間軸圧縮多重伝送用コーデックにおいて
、少なくとも１水平走査期間分の輝度信号を記憶できる第
１の遅延手段と、複数の水平走査期間分の広帯域色信号および狭帯域色信
号を記憶できるタップ付の第２の遅延手段と、コーダとしての使用時に第１の遅延手段を第１の位相補
償用遅延回路として、第２の遅延手段の一部を垂直フィ
ルタにおけるタップ付遅延手段としてそれぞれ用い、デ
コーダとしての使用時に第１の遅延、手段と第２の遅延
手段の一部とを第２の位相補償用遅延回路として用い、
第２の遅延手段の他の一部を内挿フィルタにおけるタッ
プ付遅延手段として用いるための複数の切換手段とを備
えたことを特徴とする時間軸圧縮多重伝送用コーデック
。
（２）切換手段はコーダとしての使用時に垂直フィルタ
で使用される演算手段の一部をデコーダとしての使用時
に内挿フィルタで使用するための切換手段を兼ねること
を特徴とする特許請求の範囲第１項記載の時間軸多重伝
送用コーデック。