JP3104353B2 - 完全再構成フィルタ - Google Patents
完全再構成フィルタInfo
- Publication number
- JP3104353B2 JP3104353B2 JP34443091A JP34443091A JP3104353B2 JP 3104353 B2 JP3104353 B2 JP 3104353B2 JP 34443091 A JP34443091 A JP 34443091A JP 34443091 A JP34443091 A JP 34443091A JP 3104353 B2 JP3104353 B2 JP 3104353B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- low
- pass filter
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、信号を帯域分割し符号
化または伝送する際に用いる完全再構成フィルタに関す
るものである。
化または伝送する際に用いる完全再構成フィルタに関す
るものである。
【０００２】
【従来の技術】一般に、信号の周波数帯域を分割し符号
化や伝送を行う場合、復号や受信した後に合成された信
号はもとの信号と同一であることが望ましい。従来の完
全再構成フィルタとして、例えば、直交ミラーフィルタ
（ＱＭＦ）を用いたものがある。図８は、この従来の完
全再構成フィルタの構成を示すブロック図である。以
下、その動作について図８を参照しながら説明する。
化や伝送を行う場合、復号や受信した後に合成された信
号はもとの信号と同一であることが望ましい。従来の完
全再構成フィルタとして、例えば、直交ミラーフィルタ
（ＱＭＦ）を用いたものがある。図８は、この従来の完
全再構成フィルタの構成を示すブロック図である。以
下、その動作について図８を参照しながら説明する。
【０００３】１は入力端子、２は第１の低域通過形フィ
ルタ（以下、ＬＰＦとする）、３は第１の高域通過形フ
ィルタ（以下、ＨＰＦとする）、４および５は間引き回
路、６および７は伝送路、８および９は補間回路、１０
は第２のＬＰＦ、１１は第２のＨＰＦ、１２は加算器、
１３は出力端子である。まず、入力端子１から入力され
た信号は、第１のＬＰＦ２と第１のＨＰＦ３で２つの帯
域に分割される。分割された信号は各々間引き回路４，
５により間引かれて、伝送路６，７を介し、補間回路
８，９による補間の後、それぞれ第２のＬＰＦ１０と第
２のＨＰＦ１１により折返し成分を除去される。第２の
ＬＰＦ１０と第２のＨＰＦ１１の出力は加算器１２で加
算され、出力端子１３より出力される。ここで、加算器
１２の出力が完全にもとの信号に再構成されるには、第
１のＬＰＦの伝達関数をＨ1（ｚ）、第１のＨＰＦの伝
達関数をＨ2（ｚ）、第２のＬＰＦの伝達関数をＧ
1（ｚ）、第２のＨＰＦの伝達関数をＧ2（ｚ）とする
と、
ルタ（以下、ＬＰＦとする）、３は第１の高域通過形フ
ィルタ（以下、ＨＰＦとする）、４および５は間引き回
路、６および７は伝送路、８および９は補間回路、１０
は第２のＬＰＦ、１１は第２のＨＰＦ、１２は加算器、
１３は出力端子である。まず、入力端子１から入力され
た信号は、第１のＬＰＦ２と第１のＨＰＦ３で２つの帯
域に分割される。分割された信号は各々間引き回路４，
５により間引かれて、伝送路６，７を介し、補間回路
８，９による補間の後、それぞれ第２のＬＰＦ１０と第
２のＨＰＦ１１により折返し成分を除去される。第２の
ＬＰＦ１０と第２のＨＰＦ１１の出力は加算器１２で加
算され、出力端子１３より出力される。ここで、加算器
１２の出力が完全にもとの信号に再構成されるには、第
１のＬＰＦの伝達関数をＨ1（ｚ）、第１のＨＰＦの伝
達関数をＨ2（ｚ）、第２のＬＰＦの伝達関数をＧ
1（ｚ）、第２のＨＰＦの伝達関数をＧ2（ｚ）とする
と、
【０００４】
【数１】
【０００５】となる条件が必要となる。この直交ミラー
フィルタを用いた完全再構成フィルタに関しては原島博
監修「画像情報圧縮」テレビジョン学会編、オーム社、
ｐ１９２〜１９７に詳しい。
フィルタを用いた完全再構成フィルタに関しては原島博
監修「画像情報圧縮」テレビジョン学会編、オーム社、
ｐ１９２〜１９７に詳しい。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の構成においては、４種類のフィルタを必要と
し、かつ、各々のフィルタはタップ数が多く、画像信号
の垂直周波数を帯域制限する場合には１水平走査時間遅
延させるラインメモリを大量に使用することになり、回
路規模を増大させるという問題点を有している。
た従来の構成においては、４種類のフィルタを必要と
し、かつ、各々のフィルタはタップ数が多く、画像信号
の垂直周波数を帯域制限する場合には１水平走査時間遅
延させるラインメモリを大量に使用することになり、回
路規模を増大させるという問題点を有している。
【０００７】本発明は、上記従来の問題点を解決するも
ので、２種類のフィルタで、かつ、各々のフィルタは、
１個または２個のラインメモリにより構成でき、回路規
模を大幅に削減することが可能な完全再構成フィルタを
提供することを目的とする。
ので、２種類のフィルタで、かつ、各々のフィルタは、
１個または２個のラインメモリにより構成でき、回路規
模を大幅に削減することが可能な完全再構成フィルタを
提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の完全再構成フィルタは、送信側あるいは符号
化側において、入力信号を帯域制限する第１の低域通過
形フィルタと、第１の低域通過形フィルタの出力を間引
く第１の間引き回路と、第１の間引き回路の出力を帯域
制限する第２の低域通過形フィルタと、入力信号を間引
く第２の間引き回路と、第２の間引き回路の出力より第
２の低域通過形フィルタの出力を減算する第１の減算器
との構成を有し、受信側あるいは復号化側において、第
１の間引き回路の出力を帯域制限する第３の低域通過形
フィルタと、第１の減算器の出力と第３の低域通過形フ
ィルタの出力とを加算する加算器と、第１の間引き回路
の出力より加算器の出力を減算する第２の減算器と、加
算器の出力と第２の減算器の出力とを入力として交互に
出力を選択するスイッチとの構成を有している。
に本発明の完全再構成フィルタは、送信側あるいは符号
化側において、入力信号を帯域制限する第１の低域通過
形フィルタと、第１の低域通過形フィルタの出力を間引
く第１の間引き回路と、第１の間引き回路の出力を帯域
制限する第２の低域通過形フィルタと、入力信号を間引
く第２の間引き回路と、第２の間引き回路の出力より第
２の低域通過形フィルタの出力を減算する第１の減算器
との構成を有し、受信側あるいは復号化側において、第
１の間引き回路の出力を帯域制限する第３の低域通過形
フィルタと、第１の減算器の出力と第３の低域通過形フ
ィルタの出力とを加算する加算器と、第１の間引き回路
の出力より加算器の出力を減算する第２の減算器と、加
算器の出力と第２の減算器の出力とを入力として交互に
出力を選択するスイッチとの構成を有している。
【０００９】
【作用】本発明は上記した構成により、直交ミラーフィ
ルタの構成によらずとも、帯域を分割し、合成した信号
は分割前の信号と同一となる。
ルタの構成によらずとも、帯域を分割し、合成した信号
は分割前の信号と同一となる。
【００１０】
【実施例】図１は本発明の第１の実施例における符号化
装置の構成を示すブロック図である。図１において、１
０は入力端子、１１は入力信号を帯域制限する第１の低
域通過フィルタ（以下、ＬＰＦとする）、１２は第１の
ＬＰＦ１１の出力を１／２に間引く第１の間引き回路、
１３は第１の間引き回路１２の出力を帯域制限する第２
のＬＰＦ、１４は入力信号を遅延する遅延回路、１５は
遅延回路１４の出力を１／２に間引く第２の間引き回
路、１６は第２の間引き回路１５の出力より第２のＬＰ
Ｆ１３の出力を減算する減算器、１７は第１の間引き回
路１２の出力を伝送する伝送路、１８は減算器１６の出
力を伝送する伝送路、１９は伝送路１７の出力を帯域制
限する第３のＬＰＦ、２０は伝送路１８の出力と第３の
ＬＰＦ１９の出力とを加算する加算器、２１は伝送路１
７の出力を２倍にする係数回路、２２は係数回路２１の
出力より加算器２０の出力を減算する減算器、２３は加
算器２０と減算器２２との出力を交互の出力するスイッ
チ、２４は出力端子である。
装置の構成を示すブロック図である。図１において、１
０は入力端子、１１は入力信号を帯域制限する第１の低
域通過フィルタ（以下、ＬＰＦとする）、１２は第１の
ＬＰＦ１１の出力を１／２に間引く第１の間引き回路、
１３は第１の間引き回路１２の出力を帯域制限する第２
のＬＰＦ、１４は入力信号を遅延する遅延回路、１５は
遅延回路１４の出力を１／２に間引く第２の間引き回
路、１６は第２の間引き回路１５の出力より第２のＬＰ
Ｆ１３の出力を減算する減算器、１７は第１の間引き回
路１２の出力を伝送する伝送路、１８は減算器１６の出
力を伝送する伝送路、１９は伝送路１７の出力を帯域制
限する第３のＬＰＦ、２０は伝送路１８の出力と第３の
ＬＰＦ１９の出力とを加算する加算器、２１は伝送路１
７の出力を２倍にする係数回路、２２は係数回路２１の
出力より加算器２０の出力を減算する減算器、２３は加
算器２０と減算器２２との出力を交互の出力するスイッ
チ、２４は出力端子である。
【００１１】以上の構成において、その動作を図２の信
号概念図を用いて説明する。図２（Ａ）において、入力
信号の各標本点における振幅を示す。第１のＬＰＦ１１
の伝達関数Ｈ（ｚ）＝（１＋ｚー1）／２により帯域制限
された後、第１の間引き回路１２で１／２に間引かれ、
その出力は図２（Ｂ）に示すようになる。ただし、図２
における信号概念図においては、フィルタの遅延時間を
省略してある。
号概念図を用いて説明する。図２（Ａ）において、入力
信号の各標本点における振幅を示す。第１のＬＰＦ１１
の伝達関数Ｈ（ｚ）＝（１＋ｚー1）／２により帯域制限
された後、第１の間引き回路１２で１／２に間引かれ、
その出力は図２（Ｂ）に示すようになる。ただし、図２
における信号概念図においては、フィルタの遅延時間を
省略してある。
【００１２】第１の間引き回路１２の出力は第２のＬＰ
Ｆ１３において、伝達関数Ｈ（ｚ）＝（３＋ｚ-1）／４
により帯域制限され、その出力は図２（Ｃ）に示すよう
になる。第２のＬＰＦ１３の出力は減算器１６におい
て、信号Ａを１／２に間引いた信号から信号Ｃを減算す
ることにより、図２（Ｄ）に示す信号となる。
Ｆ１３において、伝達関数Ｈ（ｚ）＝（３＋ｚ-1）／４
により帯域制限され、その出力は図２（Ｃ）に示すよう
になる。第２のＬＰＦ１３の出力は減算器１６におい
て、信号Ａを１／２に間引いた信号から信号Ｃを減算す
ることにより、図２（Ｄ）に示す信号となる。
【００１３】信号Ｂと信号Ｄが伝送路１７，１８を介し
送られ、受信側あるいは復号側において、信号Ｂは、第
２のＬＰＦ１３と同様の構成の第３のＬＰＦ１９におい
て帯域制限される。その出力は、図２（Ｃ）と同様であ
る。信号Ｄと信号Ｃが加算器２０により加算され、図２
（Ｅ）に示す信号Ｅとなる。信号Ｂは係数回路２１にお
いて２倍にされ、その出力と信号Ｅは減算器２２におい
て、２倍にされた信号Ｂより信号Ｅを減算し、図２
（Ｆ）に示す信号となり、スイッチ２３に入力される。
スイッチ２３において、信号Ｅと信号Ｆが交互に出力さ
れることで、入力信号Ａと同一の信号が得られる。
送られ、受信側あるいは復号側において、信号Ｂは、第
２のＬＰＦ１３と同様の構成の第３のＬＰＦ１９におい
て帯域制限される。その出力は、図２（Ｃ）と同様であ
る。信号Ｄと信号Ｃが加算器２０により加算され、図２
（Ｅ）に示す信号Ｅとなる。信号Ｂは係数回路２１にお
いて２倍にされ、その出力と信号Ｅは減算器２２におい
て、２倍にされた信号Ｂより信号Ｅを減算し、図２
（Ｆ）に示す信号となり、スイッチ２３に入力される。
スイッチ２３において、信号Ｅと信号Ｆが交互に出力さ
れることで、入力信号Ａと同一の信号が得られる。
【００１４】以上説明したように、本実施例によれば、
第１のＬＰＦ１１と第２のＬＰＦ１３の直交しない２種
類のフィルタにより、帯域分割した後、第２のＬＰＦ１
３と同一の構成の第３のＬＰＦ１９と簡単な演算処理に
より分割前の信号に完全再構成することができる。
第１のＬＰＦ１１と第２のＬＰＦ１３の直交しない２種
類のフィルタにより、帯域分割した後、第２のＬＰＦ１
３と同一の構成の第３のＬＰＦ１９と簡単な演算処理に
より分割前の信号に完全再構成することができる。
【００１５】次に、本発明における第２の実施例の完全
再構成フィルタについて説明する。図３は本実施例にお
ける完全再構成フィルタの構成を示すブロック図であ
る。図３において、３０は入力端子、３１は第１のＬＰ
Ｆ、３２は第１の間引き回路、３３は第２のＬＰＦ、３
４は遅延回路、３５は第２の間引きフィルタ、３６は減
算回路、３７，３８は伝送路、３９は第３のＬＰＦ、４
０は加算器、４１は演算回路、４２はスイッチ、４３は
出力端子である。
再構成フィルタについて説明する。図３は本実施例にお
ける完全再構成フィルタの構成を示すブロック図であ
る。図３において、３０は入力端子、３１は第１のＬＰ
Ｆ、３２は第１の間引き回路、３３は第２のＬＰＦ、３
４は遅延回路、３５は第２の間引きフィルタ、３６は減
算回路、３７，３８は伝送路、３９は第３のＬＰＦ、４
０は加算器、４１は演算回路、４２はスイッチ、４３は
出力端子である。
【００１６】本実施例は各ＬＰＦの伝達関数が第１の実
施例におけるＬＰＦの伝達関数と異なり、それに伴い係
数回路２１と減算器２２とが演算回路４１に置き変わっ
たものである。以上の構成において、その動作を図４の
信号概念図を用いて説明する。ただし、図４の信号概念
図においては、フィルタ等の遅延時間を省略してある。
施例におけるＬＰＦの伝達関数と異なり、それに伴い係
数回路２１と減算器２２とが演算回路４１に置き変わっ
たものである。以上の構成において、その動作を図４の
信号概念図を用いて説明する。ただし、図４の信号概念
図においては、フィルタ等の遅延時間を省略してある。
【００１７】図４（Ａ）において、入力信号Ａにおける
各標本点における振幅値を示している。第１のＬＰＦ３
１の伝達関数Ｈ（ｚ）＝（１＋２ｚー1＋ｚー2）／４によ
り帯域制限された後、第１の間引き回路３２で１／２で
間引かれ、その出力の信号Ｂは図４（Ｂ）に示すような
信号となる。第１の間引き回路３２の出力の信号Ｂは第
２のＬＰＦ３３において、伝達関数Ｈ（ｚ）＝（１＋ｚ
ー1）／２により帯域制限され、その出力の信号Ｃは図４
（Ｃ）に示すようになる。第２のＬＰＦ３３の出力は、
減算器３６において間引きされた信号Ａより信号Ｃを減
算することにより、図４（Ｄ）に示す信号となる。
各標本点における振幅値を示している。第１のＬＰＦ３
１の伝達関数Ｈ（ｚ）＝（１＋２ｚー1＋ｚー2）／４によ
り帯域制限された後、第１の間引き回路３２で１／２で
間引かれ、その出力の信号Ｂは図４（Ｂ）に示すような
信号となる。第１の間引き回路３２の出力の信号Ｂは第
２のＬＰＦ３３において、伝達関数Ｈ（ｚ）＝（１＋ｚ
ー1）／２により帯域制限され、その出力の信号Ｃは図４
（Ｃ）に示すようになる。第２のＬＰＦ３３の出力は、
減算器３６において間引きされた信号Ａより信号Ｃを減
算することにより、図４（Ｄ）に示す信号となる。
【００１８】信号Ｂと信号Ｄが伝送路３７，３８を介し
て送られ、受信側において、信号Ｂは第２のＬＰＦ３３
と同一の構成の第３のＬＰＦ３９において帯域制限さ
れ、信号Ｃとなる。信号Ｄと信号Ｃが加算器４０に入力
され、図４（Ｅ）に示す信号Ｅとなる。信号Ｂと信号Ｅ
は演算回路４１に入力される。演算回路４１の構成を図
５に示す。端子５０より信号Ｂが入力され、端子５２よ
り信号Ｅが入力される。今、信号Ｂが（ａ＋２ｂ＋ｃ）
／４、信号Ｅがｃとすると、係数回路５１の出力はａ＋
２ｂ＋ｃとなる。また、遅延回路５３の出力はａとな
り、加算器５４の出力はａ＋ｃとなる。そして、減算器
５５の出力は２ｂとなり、係数回路５６において１／２
され、ｂとして出力される。よって、演算回路４１の出
力は図４（Ｆ）に示すような信号Ｆとなる。信号Ｅと信
号Ｆはスイッチ４２に入力され、交互に出力されること
で、入力信号Ａと同一の信号として出力端子４３より出
力される。
て送られ、受信側において、信号Ｂは第２のＬＰＦ３３
と同一の構成の第３のＬＰＦ３９において帯域制限さ
れ、信号Ｃとなる。信号Ｄと信号Ｃが加算器４０に入力
され、図４（Ｅ）に示す信号Ｅとなる。信号Ｂと信号Ｅ
は演算回路４１に入力される。演算回路４１の構成を図
５に示す。端子５０より信号Ｂが入力され、端子５２よ
り信号Ｅが入力される。今、信号Ｂが（ａ＋２ｂ＋ｃ）
／４、信号Ｅがｃとすると、係数回路５１の出力はａ＋
２ｂ＋ｃとなる。また、遅延回路５３の出力はａとな
り、加算器５４の出力はａ＋ｃとなる。そして、減算器
５５の出力は２ｂとなり、係数回路５６において１／２
され、ｂとして出力される。よって、演算回路４１の出
力は図４（Ｆ）に示すような信号Ｆとなる。信号Ｅと信
号Ｆはスイッチ４２に入力され、交互に出力されること
で、入力信号Ａと同一の信号として出力端子４３より出
力される。
【００１９】以上説明したように、本実施例によれば、
３タップの第１のＬＰＦ３１と２タップの第２のＬＰＦ
３３の直交しない２種類のフィルタにより、帯域分割し
た後、第２のＬＰＦ３３と同一の構成の第３のＬＰＦ３
９と簡単な演算処理回路４１により分割前の信号に完全
再構成することができる。
３タップの第１のＬＰＦ３１と２タップの第２のＬＰＦ
３３の直交しない２種類のフィルタにより、帯域分割し
た後、第２のＬＰＦ３３と同一の構成の第３のＬＰＦ３
９と簡単な演算処理回路４１により分割前の信号に完全
再構成することができる。
【００２０】次に、本発明における第３の実施例の完全
再構成フィルタについて説明する。第３の実施例の構成
ブロック図は前述の第２の実施例の構成と同等であるの
で省略する。異なるのは、第１，第２および第３のＬＰ
Ｆ３１，３３，３９の伝達関数と、演算回路４１の演算
処理方法である。
再構成フィルタについて説明する。第３の実施例の構成
ブロック図は前述の第２の実施例の構成と同等であるの
で省略する。異なるのは、第１，第２および第３のＬＰ
Ｆ３１，３３，３９の伝達関数と、演算回路４１の演算
処理方法である。
【００２１】以上の構成において、その動作を図６の信
号概念図を用いて説明する。ただし、図６の信号概念図
において、フィルタ等の遅延時間を省略してある。
号概念図を用いて説明する。ただし、図６の信号概念図
において、フィルタ等の遅延時間を省略してある。
【００２２】図６（Ａ）は、入力信号Ａにおける各標本
点における信号の振幅値を示している。第１のＬＰＦ３
１の伝達関数Ｈ（ｚ）＝（１＋４ｚー1＋３ｚー2）／８に
より帯域制限された後、第１の間引き回路３２で１／２
に間引かれ、その出力の信号Ｂは図６（Ｂ）に示す信号
となる。第１の間引き回路３２の出力の信号Ｂは第２の
ＬＰＦ３３において、伝達関数Ｈ（ｚ）＝（５＋３
ｚー1）／８により帯域制限され、その出力の信号Ｃは図
６（Ｃ）に示すようになる。第２のＬＰＦ３３の出力
は、減算器３６において第２の間引き回路３５により間
引かれた信号Ａより信号Ｃを減算することにより、図６
（Ｄ）に示すような信号Ｄとなる。
点における信号の振幅値を示している。第１のＬＰＦ３
１の伝達関数Ｈ（ｚ）＝（１＋４ｚー1＋３ｚー2）／８に
より帯域制限された後、第１の間引き回路３２で１／２
に間引かれ、その出力の信号Ｂは図６（Ｂ）に示す信号
となる。第１の間引き回路３２の出力の信号Ｂは第２の
ＬＰＦ３３において、伝達関数Ｈ（ｚ）＝（５＋３
ｚー1）／８により帯域制限され、その出力の信号Ｃは図
６（Ｃ）に示すようになる。第２のＬＰＦ３３の出力
は、減算器３６において第２の間引き回路３５により間
引かれた信号Ａより信号Ｃを減算することにより、図６
（Ｄ）に示すような信号Ｄとなる。
【００２３】信号Ｂと信号Ｄが伝送路３７，３８を介し
て伝送され、受信側において、信号Ｂは第２のＬＰＦ３
３と同一の構成の第３のＬＰＦ３９により帯域制限さ
れ、信号Ｃとなる。信号Ｄと信号Ｃとが加算器４０に入
力され、図６（Ｅ）に示す信号Ｅとなる。信号Ｂと信号
Ｅは演算回路４１に入力される。演算回路４１の構成を
図７に示す。端子６０より信号Ｂが入力され、端子６２
より信号Ｅが入力される。今、信号Ｂが（３ａ＋４ｂ＋
ｃ）／８、信号Ｅがｃとすると、係数回路６１の出力は
３ａ＋４ｂ＋ｃとなる。また、遅延回路６３の出力は
ａ、係数回路６４の出力は３ａとなり、加算器６５の出
力は３ａ＋ｃとなる。そして、減算器６６の出力は４ｂ
となり、係数回路６７において１／４され、ｂとして端
子６８より出力される。よって、演算回路４１の出力は
図６（Ｆ）に示すような信号Ｆとなる。信号Ｅと信号Ｆ
はスイッチ４２に入力され、交互に出力されることで、
入力信号Ａと同一の信号として出力端子４３より出力さ
れる。
て伝送され、受信側において、信号Ｂは第２のＬＰＦ３
３と同一の構成の第３のＬＰＦ３９により帯域制限さ
れ、信号Ｃとなる。信号Ｄと信号Ｃとが加算器４０に入
力され、図６（Ｅ）に示す信号Ｅとなる。信号Ｂと信号
Ｅは演算回路４１に入力される。演算回路４１の構成を
図７に示す。端子６０より信号Ｂが入力され、端子６２
より信号Ｅが入力される。今、信号Ｂが（３ａ＋４ｂ＋
ｃ）／８、信号Ｅがｃとすると、係数回路６１の出力は
３ａ＋４ｂ＋ｃとなる。また、遅延回路６３の出力は
ａ、係数回路６４の出力は３ａとなり、加算器６５の出
力は３ａ＋ｃとなる。そして、減算器６６の出力は４ｂ
となり、係数回路６７において１／４され、ｂとして端
子６８より出力される。よって、演算回路４１の出力は
図６（Ｆ）に示すような信号Ｆとなる。信号Ｅと信号Ｆ
はスイッチ４２に入力され、交互に出力されることで、
入力信号Ａと同一の信号として出力端子４３より出力さ
れる。
【００２４】以上説明したように、本実施例によれば、
３タップの第１のＬＰＦ３１と２タップの第２のＬＰＦ
３３の直交しない２種類のフィルタにより、帯域分割し
た後、第２のＬＰＦ３３と同一の構成の第３のＬＰＦ３
９と簡単な演算回路４１により分割前の信号に完全再構
成することができる。
３タップの第１のＬＰＦ３１と２タップの第２のＬＰＦ
３３の直交しない２種類のフィルタにより、帯域分割し
た後、第２のＬＰＦ３３と同一の構成の第３のＬＰＦ３
９と簡単な演算回路４１により分割前の信号に完全再構
成することができる。
【００２５】なお、第３の実施例において、入力信号を
広帯域の映像信号とし、映像信号の垂直周波数を分割お
よび合成する場合について述べる。入力の広帯域映像信
号の垂直周波数を１／２に分割し、分割された低周波数
成分を標準映像信号として利用する場合、分割された信
号はインターリーブ関係を持つことが望ましい。よっ
て、入力の映像信号のフィールド毎に第１のＬＰＦ３１
の伝達関数をＨ（ｚ）＝（１＋４ｚー1＋３ｚー2）／８と
Ｈ（ｚ）＝（３＋４ｚー1＋ｚー2）／８とに切り換え、第
２のＬＰＦ３３および第３のＬＰＦ３９の伝達関数も同
様にＨ（ｚ）＝（５＋３ｚー1）／８とＨ（ｚ）＝（３＋
５ｚー1）／８とに切り換える。その結果、信号Ｂは入力
の広帯域映像信号を１／２に分割した信号で、かつ、イ
ンターリーブ関係を持つ信号となる。また、合成する場
合は、上述した実施例と同様の動作で分割前の信号に完
全再構成可能なことは説明するまでもない。
広帯域の映像信号とし、映像信号の垂直周波数を分割お
よび合成する場合について述べる。入力の広帯域映像信
号の垂直周波数を１／２に分割し、分割された低周波数
成分を標準映像信号として利用する場合、分割された信
号はインターリーブ関係を持つことが望ましい。よっ
て、入力の映像信号のフィールド毎に第１のＬＰＦ３１
の伝達関数をＨ（ｚ）＝（１＋４ｚー1＋３ｚー2）／８と
Ｈ（ｚ）＝（３＋４ｚー1＋ｚー2）／８とに切り換え、第
２のＬＰＦ３３および第３のＬＰＦ３９の伝達関数も同
様にＨ（ｚ）＝（５＋３ｚー1）／８とＨ（ｚ）＝（３＋
５ｚー1）／８とに切り換える。その結果、信号Ｂは入力
の広帯域映像信号を１／２に分割した信号で、かつ、イ
ンターリーブ関係を持つ信号となる。また、合成する場
合は、上述した実施例と同様の動作で分割前の信号に完
全再構成可能なことは説明するまでもない。
【００２６】また、第２の実施例において、第２のＬＰ
Ｆ３３と第３のＬＰＦ３９の伝達関数をＨ（ｚ）＝（１
＋ｚー1）／２としたが、Ｈ（ｚ）＝１として第２のＬＰ
Ｆ３３と第３のＬＰＦ３９のを省略することも可能であ
る。また、合成する場合は、上述した実施例と同様の動
作で分割前の信号に完全再構成可能なことは説明するま
でもない。
Ｆ３３と第３のＬＰＦ３９の伝達関数をＨ（ｚ）＝（１
＋ｚー1）／２としたが、Ｈ（ｚ）＝１として第２のＬＰ
Ｆ３３と第３のＬＰＦ３９のを省略することも可能であ
る。また、合成する場合は、上述した実施例と同様の動
作で分割前の信号に完全再構成可能なことは説明するま
でもない。
【００２７】
【発明の効果】以上のように本発明は、タップ数の少な
い非直交系のフィルタを用いて完全再構成フィルタを構
成することができ、帯域分割を用いる高能率符号化装置
等において、その実用的効果は非常に大きいものであ
る。
い非直交系のフィルタを用いて完全再構成フィルタを構
成することができ、帯域分割を用いる高能率符号化装置
等において、その実用的効果は非常に大きいものであ
る。
【図１】本発明の第１の実施例における完全再構成フィ
ルタの構成を示すブロック図
ルタの構成を示すブロック図
【図２】同第１の実施例における完全再構成フィルタの
動作を説明するための信号概念図
動作を説明するための信号概念図
【図３】本発明の第２の実施例における完全再構成フィ
ルタの構成を示すブロック図
ルタの構成を示すブロック図
【図４】同第２の実施例における完全再構成フィルタの
動作を説明するための信号概念図
動作を説明するための信号概念図
【図５】同第２の実施例における演算回路の構成を示す
ブロック図
ブロック図
【図６】本発明の第３の実施例における完全再構成フィ
ルタの動作を説明するための信号概念図
ルタの動作を説明するための信号概念図
【図７】同第３の実施例における演算回路の構成を示す
ブロック図
ブロック図
【図８】従来の完全再構成フィルタの構成を示すブロッ
ク図
ク図
１１，３１ 第１の低域通過形フィルタ １２，１５，３２，３５ 間引き回路 １３，３３ 第２の低域通過形フィルタ １６，２１，３６ 減算器 １７，１８，３７，３８ 伝送路 １９，３９ 第３の低域通過形フィルタ ２０，４０ 加算器 ２２，４２ スイッチ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/02 613 H04N 7/24 ＪＩＣＳＴファイル（ＪＯＩＳ) 実用ファイル（ＰＡＴＯＬＩＳ) 特許ファイル（ＰＡＴＯＬＩＳ)
Claims (11)
- 【請求項１】 送信側あるいは符号化側において、入力
信号を帯域制限する第１の低域通過形フィルタと、 前記第１の低域通過形フィルタの出力を間引く第１の間
引き回路と、 前記第１の間引き回路の出力を帯域制限する第２の低域
通過形フィルタと、 前記入力信号を間引く第２の間引き回路と、 前記第２の間引き回路の出力より前記第２の低域通過形
フィルタの出力を減算する第１の減算器とを備え、 受信側あるいは復号化側において、前記第１の間引き回
路の出力を帯域制限する第３の低域通過形フィルタと、 前記第１の減算器の出力と前記第３の低域通過形フィル
タの出力とを加算する加算器と、 前記第１の間引き回路の出力より前記加算器の出力を減
算する第２の減算器と、 前記加算器の出力と前記第２の減算器の出力とを入力と
して交互に出力を選択するスイッチとを備えた完全再構
成フィルタ。 - 【請求項２】 第１の低域通過形フィルタは、連続する
２個の標本化信号を演算処理する非巡回形フィルタとす
る請求項１記載の完全再構成フィルタ。 - 【請求項３】 第１の低域通過形フィルタの伝達関数
を、 Ｈ（ｚ）＝（１＋ｚー1）／２ とし、第２の低域通過形フィルタの伝達関数を、 Ｈ（ｚ）＝（３＋ｚー1）／４ とする請求項１記載の完全再構成フィルタ。 - 【請求項４】 送信側あるいは符号化側において、入力
信号を帯域制限する第１の低域通過形フィルタと、 前記第１の低域通過形フィルタの出力を間引く第１の間
引き回路と、 前記第１の間引き回路の出力を帯域制限する第２の低域
通過形フィルタと、 前記入力信号を間引く第２の間引き回路と、 前記第２の間引き回路の出力より前記第２の低域通過形
フィルタの出力を減算する減算器とを備え、 受信側あるいは復号化側において、前記第１の間引き回
路の出力を帯域制限する第３の低域通過形フィルタと、 前記減算器の出力と前記第３の低域通過形フィルタの出
力とを加算する加算器と、 前記第１の間引き回路の出力と前記加算器の出力とを入
力として演算処理を行う演算回路と、 前記加算器の出力と前記演算回路の出力とを入力として
交互に出力を選択するスイッチとを備えた完全再構成フ
ィルタ。 - 【請求項５】 第２の低域通過形フィルタと第３の低域
通過形フィルタは同一の構成とする請求項１または４記
載の完全再構成フィルタ。 - 【請求項６】 第２および第３の低域通過形フィルタ
は、２個の標本化信号を演算処理する非巡回形フィルタ
とする請求項１または４記載の完全再構成フィルタ。 - 【請求項７】 第２の低域通過形フィルタは、第２の間
引き回路の出力の標本化信号と同じ標本化位置の信号を
出力することを特徴とする請求項１または４記載の完全
再構成フィルタ。 - 【請求項８】 第１の低域通過形フィルタは、連続する
３個の標本化信号を演算処理する非巡回形フィルタとす
る請求項４記載の完全再構成フィルタ。 - 【請求項９】 第１の低域通過形フィルタの伝達関数
を、 Ｈ（ｚ）＝（１＋２ｚー1＋ｚー2）／４ とし、第２の低域通過形フィルタの伝達関数を、 Ｈ（ｚ）＝（１＋ｚー1）／２ とする請求項４記載の完全再構成フィルタ。 - 【請求項１０】 第１の低域通過形フィルタの伝達関数
を、 Ｈ（ｚ）＝（１＋４ｚー1＋３ｚー2）／８ とし、第２の低域通過形フィルタの伝達関数を、 Ｈ（ｚ）＝（５＋３ｚー1）／８ とする請求項４記載の完全再構成フィルタ。 - 【請求項１１】 入力信号を映像信号とし、前記入力信
号のフィールド毎に第１の低域通過フィルタの伝達関数
を、 Ｈ（ｚ）＝（１＋４ｚー1＋３ｚー2）／８ と、 Ｈ（ｚ）＝（３＋４ｚー1＋ｚー2）／８ とに切り換え、第２の低域通過形フィルタの伝達関数も
同様に、 Ｈ（ｚ）＝（５＋３ｚー1）／８ と、 Ｈ（ｚ）＝（３＋５ｚー1）／８ とに切り換えることを特徴とする請求項４記載の完全再
構成フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34443091A JP3104353B2 (ja) | 1991-12-26 | 1991-12-26 | 完全再構成フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34443091A JP3104353B2 (ja) | 1991-12-26 | 1991-12-26 | 完全再構成フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183384A JPH05183384A (ja) | 1993-07-23 |
| JP3104353B2 true JP3104353B2 (ja) | 2000-10-30 |
Family
ID=18369204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34443091A Expired - Fee Related JP3104353B2 (ja) | 1991-12-26 | 1991-12-26 | 完全再構成フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104353B2 (ja) |
-
1991
- 1991-12-26 JP JP34443091A patent/JP3104353B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183384A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591338B2 (ja) | サブサンプル装置、補間装置、送信装置、受信装置および記録媒体 | |
| US5365277A (en) | Apparatus with reduction/magnification image size processing for producing low-pass filtered images | |
| JP3104353B2 (ja) | 完全再構成フィルタ | |
| JPH06326555A (ja) | サブバンド・フィルタ装置及びその応用 | |
| JPS63180288A (ja) | 時間軸圧縮多重伝送用コ−デツク | |
| KR930011288B1 (ko) | 영상신호 대역 압축 전송을 위한 dc 성분 추출장치 | |
| US5200812A (en) | Sampling frequency down-converting apparatus | |
| JP2938655B2 (ja) | サブバンド分割フィルタとサブバンド合成フィルタ | |
| JP2635877B2 (ja) | Ｈｄｔｖ用カラー信号処理方法およびその回路 | |
| JP3034696B2 (ja) | 動き補償予測符号化／復号化装置 | |
| JPH02911B2 (ja) | ||
| JPS6316472A (ja) | 再生装置 | |
| JPS61288584A (ja) | 適応型サブサンプル用フイルタ装置 | |
| JP3081087B2 (ja) | ウェーブレット変換装置 | |
| JP2945233B2 (ja) | サブバンド分割フィルタバンク及びサブバンド合成フィルタバンク | |
| JPH06214552A (ja) | 画像縮小回路 | |
| JPS62136975A (ja) | デイジタルフイルタリング装置 | |
| JPS6326119A (ja) | サンプリング周波数変換回路 | |
| JPH07222178A (ja) | テレビジョンカメラ装置 | |
| JPH05300489A (ja) | 画像信号の符号化／復号化装置 | |
| JPS6042672B2 (ja) | テレビ信号デイジタル伝送方式 | |
| JPS6267992A (ja) | 記録再生装置 | |
| JPH0823262A (ja) | サンプリング周波数変換装置 | |
| JPH0746546A (ja) | 再生装置 | |
| JPH06338760A (ja) | ウェーブレット変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |