KR970009447B1

KR970009447B1 - 텔레비젼수상기의 영상신호 수직변환 회로

Info

Publication number: KR970009447B1
Application number: KR1019940015775A
Authority: KR
Inventors: 김찬수
Original assignee: 엘지전자 주식회사; 구자홍
Priority date: 1994-07-01
Filing date: 1994-07-01
Publication date: 1997-06-13
Also published as: KR960006490A

Abstract

내용없음.

Description

텔레비젼수상기의 영상신호 수직변환 회로

제1도는 본 발명 텔레비젼수상기의 영상신호 수직변환 블록도.

제2도는 제1도에서 저역통과부에 대한 일실시 예시블록도.

제3도는 제1도에서 고역통가부에 대한 일실시 예시블록도.

제4도는 제1도에서 각 필터와 주파수 스펙트럼.

제5도는 수직필터링을 위한 데이타 전송 설명도.

* 도면의 주요부분에 대한 부호의 설명

11 : 3/4 감쇄필터 12 : 1/14 감쇄필터

13A, 13B : 채널 14 : 저역통과부

14A, 14C, 15A : 샘플링주파수 변환기 14B : 저역필터

15 : 고역통과부 15B : 고역필터

16, 32, 46 : 가산기 20 : 휘도데이타저장부

21 : A/D변환기 22 : 클럭발생기

23 : 수직동기신호 검출기 24 : 수평동기신호 검출기

25 : 카운터 26 : 램

27, 34, 48 : 롬 28 : 라인카운터

29 : 모듈러 30, 41, 43, 44 : 멀티플렉서

31 : 멀티플렉서부 33, 47 : D/A 변환기

42 : 선입선출부 45 : 승산부

본 발명은 텔레비젼수상기의 영상신호 변환에 있어서 폴리페이즈(polyphase) 방식으로 티브이신호를 수직변환하는 기술에 관한 것으로, 특히 원신호를 변환하지 않고 필터링되는 필터계수를 변환시켜 티브이신호를 변환하는데 적당하도록 한 텔레비젼수상기의 영상신호 수직변환 회로에 관한 것이다.

일반적인 텔레비젼수상기에 있어서는 영상신호를 처리하기 위하여 원신호의 샘플링수를 변환하게 되는바, 이와 같은 경우 높은 클럭주파수에 의하여 노이즈가 발생되고, 시스템이 불안정하게 되는 결함이 있었다.

따라서, 본 발명의 목적은 폴리페이즈 회로망을 이용하여 원신호를 변환하지 않고도 필터링되는 필터계수를 변환시켜 티브이신호를 변환하는 회로를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명의 영상신호 수직변환 회로는 제1도에서와 같이, 3/4 컷오프주파수를 갖는 저역필터(11B) 및 입력 저역휘도성분에 대해 3배로 업샘플링하는 샘플링주파수 변환기(11A), 4배로 다운샘플링하는 샘플링주파수 변환기(11C)로 구성되어 576라인의 입력휘도신호 X(f)를 대상으로 432라인의 저역휘도신호(Y_L)를 생성하는 3/4 감쇄필터(11)와, 3/4컷오프주파수를 갖는 고역필터(12A) 및 그 고역필터(12A)의 출력을 4배로 다운샘플링하는 샘플링주파수 변환기(12B)로 구성되어 576라인의 입력휘도신호 X(f)를 대상으로 144라인의 고역휘도신호(Y_H)를 생성하는 1/4감쇄필터(12)와, 채널(13A)을 통해 상기 3/4 감쇄필터(11)의 송신출력신호를 전송받아 클럭주파수의 증가없이 폴리페이즈 네트워크(Polyphase network)방식으로 필터계수를 변환시켜 4배의 이득을 갖도록 하는 저역통과부(14)와, 채널(13B)을 통해 상기 1/4감쇄필터(12)의 송신출력신호를 전송받아 클럭주파수의 증가없이 폴리페이즈 네트워크(Polyphase network)방식으로 필터계수를 변환시켜 -4배의 이득을 갖도록 하는 고역통과부(15)와, 상기 저역통과부(14)의 출력신호와 고역통과부(15)의 출력신호를 합성하여 한 필드의 휘도신호(Y_f)로 출력하는 가산기(16)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제2도 내지 제5도를 참조하여 상세히 설명하면 다음과 같다.

전송단에서 입력되는 576라인의 휘도신호를 수직방향으로 3π/4에서 컷오프 주파수를 갖는 저역필터(11B)와 고역필터(12A)의 QMF(Quadrature Mirror Filter)를 사용하여 수직방향의 로우 주파수성분은 432라인의 휘도신호 Y_L로, 하이주파수 성분은 144라인의 휘도신호 Y_H로변환한다.

이때, 432라인의 휘도신호 Y_L을 생성하기 위하여 전송단에서 3/4감쇄필터(11)를 사용하고, 144라인의 휘도신호 Y_H를 생성하기 위하여 1/4감쇄필터(12)를 사용하며, 여기서 사용되는 필터는 각각 3π/4에서 컫오프를 갖는 저역, 고역필터이다.

이제, 이렇게 생성된 휘도신호가 채널(13A), (13B)을 통해 수신단에 전달되고, 그 수신단에서 원래의 신호를 복원하기 위하여 다음과 같이 필터링을 수행한다.

제1도에서와 같이 전송단의 저역부에서 3배로 업샘플링하고 4배로 다운샘플링하면, 수신단에서는 이와 반대로 4배로 업샘플링하고 3배로 다운샘플링한다. 제4도와 같은 특성을 갖는 각각의 필터를 H_L1(n), H_H1(n)이라 할대, 이들관의 관계는 다음과 같다.

H_L1(n) = 3H_L(n)

H_L2(n) = 4H_L(n) (식 1)

H_H1(n) = H_H(n)

H_H2(n) = -4H_H(n)

상기의 (식 1)과 같이 되는 이유는 보간(inerpolation)과 감쇄(decimation)의 특성때문이다. 즉, 수신단에서 저역필터측은 4배의 이득을 갖도록 하고, 고역필터측은 -4배의 이득을 갖도록 하고 가산기(16)에서 두 필터를 통과한 출력을 더하여 원하는 재생신호를 얻게 된다.

그런데, 3배, 4배의 업샘플링을 수행하기 위해서는 클럭을 증가시켜야 하지만 폴리페이즈 네트워크를 이용하면 동일한 클럭을 이용하여 동일한 필터링을 수행할 수 있게 되며, 이를 위해 본 발명에서 제안한 저역통과(14) 및 고역통과부(15)에 대한 폴리페이즈 네트워크를 식으로 표현하면 다음과 같다.

i) 저역통과부

X(l) : 티브이의 입력라인 (식 2)

H(4n-3l) : 저역필터계수

Y(n) : 출력라인

ii) 고역통과부

X(l) : 티브이의 입력라인 (식 3)

H(n-4l) : 고역필터계수

Y(n) : 출력라인

상기 (식2), (식3)에 대한 폴리페이즈 네트워크를 하드에어로 구현한 것이 제2도, 제3도로서 이의 작용을 설명하면 다음과 같다.

먼저, 제2도에서와 같이, 입력된 휘도신호(Y)는 아날로그(A)/디지탈(D)변환기(21)에 의하여 4fsc(17.72MHZ)로 샘플링되고, 이 샘플링된 신호 중에서 동기신호와 컬러버스트부분은 제외시키고 실제 휘도신호성분만 램(26)에 저장시키기 위해 수직동기신호 검출기(23)를 통해 수직동기신호를 검출하여 한 필드가 시작되는 시점을 인지하고, 이후, 수평동기신호 검출기(24)를 통해 수평동기신호가 검출되는 순간 이로부터 카운터(25)에 리세트신호(RE)가 공급되어 카운터가 리세트된 다음 샘플수를 카운트하기 시작한다.

상기 카운터(25)가 샘플수를 카운트하여 그 카운트수가 128개가 되면 이때부터 카운터(25)에서 하이신호가 출력되기 시작된다. 그리고, 상기 카운터(25)에서 출력되는 하이신호는 상기 A/D변환기(21)에서 출력되는 샘플링된 신호와 앤드조합되므로 그의 출력신호가 유효화되고, 이는 상기 램(26)에 저장된다.

이후, 상기 램(26)에 필요한 만큼의 데이타가 저장되면 라인카운터(28)를 이용하여 라인수를 카운터하여 소정 라인수가 카운트되는 순간 램(26)에 리드인에이블신호(EN)를 출력하고, 롬(27)에 저장되어 있는 데이타를 읽어내어 이를 그램(26)의 어드레스신호를 출력하여 그 램(26)의 출력데이타가 멀티플렉서(30)를 통해 승산기(MP1-MP6)에 공급된다.

그리고, 상기 라인카운터(28)의 출력값을 모듈러(29)를 이용하여 4로 나누고 그 나머지값으로 롬(34)을 어드레싱하여 그 롬(34)에서 출력되는 필터계수값이 상기 승산기(MP1-MP6)에 공급되어 그 필터계수로 필터링되고, 이렇게 필터링된 값이 가산기(32)를 통해 합산된 후 D/A변환기(33)를 통해 아날로그의 휘도신호(Y_L)로 출력된다.

단, 상기 롬(27)에 저장되어 있는 데이타에 의한 램(26)의 어드레싱 순서는 하기와 같다.(단, 아래의 숫자는 라인을 의미한다)

1→2→2→3→4→5→5→6→7→8→8→9→10→11→11→12→13→14…

한편, 제3도를 참조하여 고역통과부(15)의 작용을 설명하는데, 여기서 휘도데이타저장부(20)의 구성 및 작용은 제2도의 그것과 동일한 것으로, 이를 참조하여 설명한다.

상기 저역통과부(14)에서와 같이 A/D변환기(21)에서 출력되는 샘플링데이타중에서 필요한 데이타만을 선택하여 램(26)에 저장시킨 후 롬(13)에 저장되어 있는 어드레싱 데이타를 이용하여 그 램(26)에 저장되어 있는 데이타를 읽어낸다. 즉, 라인카운터(28)를 이용하여 소정 라인을 검출하고, 그때 램(26)에 리드인에이블신호(EN)를 출력하여 원하는 데이타를 읽어내게 된다.

그리고, 모듈러(29)의 제어를 받는 멀티플렉서(41)에 의하여 상기 램(26)에서 출력되는 첫번째 라인의 첫번째 샘플데이타가 선입선출기(42A)에 공급된 후 다시 두번째 라인의 첫번째 샘플데이타가 선입선출기(42B)에 공급되는 순서로 각 라인의 첫번째 샘플데이타가 각각의 선입선출기(42A-42D)에 순차적으로 공급된다. 즉, 상기 램(26)에서 출력되는 샘플데이타의 라인출력번호 순서는 하기와 같다.

1→1→1→1→2→2→2→2→3→3→3→3→4→4→4→4…

이때, 모듈러(29)에서 출력되는 어드레스신호(ADD)에 의하여 롬(48)에 저장된 필터계수가 리드되어 승산기(MP7)에 공급되고, 이는 멀티플렉서(43)를 통해 순차적으로 공급되는 해당 라인의 샘플데이타와 곱해진 다음 가산기(46)의 일측 입력으로 공급된다.

그리고, 상기 롬(48)에서 출력되는 필터계수는 멀티플렉서(MP8)를 통해 순차적으로 공급되는 1라인 지연된 샘플데이타와 곱해진 다음 상기 가산기(46)의 타측입력으로 공급된다.

이에 따라 상기 가산기(46)는 두 입력단으로 공급되는 휘도데이타를 가산하여 출력하게 되고, 이는 D/A변환기(47)를 통해 아날로그신호로 변환되며, 이 신호가 휘도신호(Y_H)이다.

그리고, 제1도에서와 같이 상기 제2도 및 제3도의 D/A변환기(33), (47)에서 각기 출력되는 휘도신호(Y_L), (Y_H)가 가산기(16)를 통해 가산되어 최종의 휘도신호(Y)로 출력된다.

이상에서 상세히 설명한 바와 같이 본 발명은 폴리페이즈 회로망을 이용하여 원신호를 변환하지 않고도 필터링되는 필터계수를 변환시켜 티브이신호를 변환함으로써 높은 클럭주파수에 의한 노이즈를 방지할 수 있고 안정된 클럭신호를 제공할 수 있는 효과가 있다.

Claims

576라인의 입력휘도신호 X(f)를 대상으로 432라인의 저역휘도신호(Y_L)을 생성하는 3/4감쇄필터(11)와, 576라인의 입력휘도신호 X(f)를 대상으로 144라인의 고역휘도신호(Y_H)를 생성하는 1/4감쇄필터(12)와, 채널(13A)을 통해 상기 3/4 감쇄필터(11)의 송신출력신호를 전송받아 클럭주파수의 증가없이의 폴리페이즈 네트워크상에서 필터계수를 변환시켜 4배의 이득을 갖도록 하는 저역통과부(14)와, 채널(13B)을 통해 상기 1/4감쇄필터(12)의 송신출력신호를 전송받아 클럭주파수의 증가없이의 폴리페이즈 네트워크상에서 필터계수를 변환시켜 -4배의 이득을 갖도록 하는 고역통과부(15)와, 상기 저역통과부(14)의 출력신호와 고역통과부(15)의 출력신호를 합성하여 한 필드의 휘도신호(Y_f)로 출력하는 가산기(16)로 구성한 것을 특징으로 하는 텔레비젼수상기의 영상신호 수직변환 회로.
제1항에 있어서, 저역통과부(14)는 각 라인의 휘도신호를 샘플링하여 원하는 시점에서 소정순서로 출력하는 휘도데이타저장부(20)와, 램(26)에서 출력되는 샘플데이타를 소정 순서대로 분배출력하는 멀티플렉서(30)와, 모듈러(29)에서 출력되는 어드레스신호에 따라 기 저장된 필터계수를 출력하는 롬(34)과, 상기 멀티플렉서(30)에서 출력되는 샘플데이타와 롬(34)에서 출력되는 필터계수를 승산하는 승산기(MP1-MP6)와, 상기 승산기(MP1-MP6)의 출력값을 가산하는 가산기(32)및 그 가산된 신호를 아날로그신호로 변환하는 D/A변환기(33)로 구성한 것을 특징으로 하는 텔레비젼수상기의 영상신호 수직변환 회로.
제2항에 있어서, 휘도데이타저장부(20)는 입력휘도신호(Y)를 4fsc로 샘플링하는 A/D변환기(21)와, 상기 A/D변환기(21)의 출력데이타 중에서 원하는 부분의 데이타만을 선택하기 위하여 동기신호를 이용하여 소정 시점에서 라이트인에이블신호를 출력하는 카운터(25)와, 상기 라이트인에이블신호에 의하여 유효화된 상기 샘플링데이타를 저장하는 램(26)와, 라인수를 카운트하여 소정 라인이 카운트될때 상기 램(26)에 리드인에이블신호를 출력하는 라인 카운터(28) 및 그 램(26)에 저장된 샘플링데이타를 소정의 라인 순서대로 읽어내기 위한 어드레스를 출력하는 롬(27)과, 클럭발생기(22)의 출력신호를 근거로 라인수를 카운트하여 소정라인이 카운트되는 시점에서 상기 램(26)에 리드인에이블신호를 출력하는 라인 카운터(28)와, 상기 라인카운터(28)의 출력값을 소정 값으로 나누어 이를 어드레스 신호로 출력하는 모듈러(29)로 구성한 것을 특징으로 하는 텔레비젼수상기의 영상신호 수직변환 회로.
제1항에 있어서, 고역통과부(15)는 모듈러(29)의 제어를 받아 상기 램(26)에서 출력되는 첫번째 라인의 첫번째 샘플데이타, 두번째 라인의 첫번째 샘플데이타, … 순서로 선입선출기(42A-42D)에 출력하는 멀티플렉서(41)와, 상기 선입선출기 (42A-42D)의 입력데이타에 롬(48)에서 출력되는 필터계수를 승산하는 승산기(MP7)와, 멀티플렉서(44)를 통해 공급되는 상기 선입선출기(42A-42D)의 출력데이타에 롬(48)에서 출력되는 필터계수를 승산하는 승산기(MP8), 상기 승산기(MP7), (MP8)의 출력데이타를 가산하는 가산기(46) 및 그 가산된 신호를 아날로그 신호로 변환하는 D/A변환기(47)로 구성한 것을 특징으로 하는 텔레비젼수상기의 영상신호 수직변환 회로.