JPS63261166A - デジタル・ストレージ・オシロスコープ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入力信号の選択された周波数帯域成分の信号
を表示するデジタル・ストレージ・オシロスコープに関
する。

［従来技術及び発明が解決しようとする課題］広帯域の
アナログ信号の選択された周波数成分の変化を観測した
い場合がしばしばあり、帯域内の各周波数成分の振幅を
周波数軸上に表示する装置としてスペクトラド・アナラ
イザがある。しかし、研究者は、ある周波数帯域内の信
号を時間軸上に表示して観測したい場合もある。オシロ
スコープは、信号振幅を時間の関数として表示出来るが
、入力信号を表す波形を従来のオシロスコープで表示す
ると、特定の周波数帯域成分の信号を観測することは、
所望の帯域より高域或いは低域の周波数成分が同時に存
在する為に困難である。オシロスコープに入力する前の
°ｒアナログ信号ら高域及び低域の周波数成分を除去す
る為にアナログ帯域通過フィルタが用いられることがあ
るが、広範囲の周波数帯域を選択して別々に表示するに
は、数多くの異なる帯域通過フィルタが必要になる。

更に、従来のデジタル・ストレージ・オシし】スコープ
（以下、１つＳＯと記す）を入力信号の高周波数帯域を
表示するのに使用１２．た場合には、正確に表示し得る
時間周期には限界がある。典型的なりＳＯは、入力信号
を多数の離散的な時点でサンプリングし、各サンプル点
を表ず値であるデジタル・データ列を生成し、このデジ
タル・デー／）　列を取り込みメモリに記憶する。その
後、このデータ列がメモリから読み出され、ＤＳＯのス
クリーン上の波形表示を制御する為に用いられる。ＤＳ
Ｏの波形表示の時間的範囲を表す「タイム・ウィンドウ
」の幅は、同一のシンプリング周波数でサンプル点の数
を増加するか、或いはサンプリング周波数を低減して同
一の数のサンプリング点を取り込むことにより拡大し得
る。メモリの容量には限界があるので、サンプル点の数
を増加してタイム・ウィンドウを拡大し、且つサンプリ
ング周波数を高くするのは、実用的ではない。他方、タ
イム・ウィンドウを拡大するには、づンプリング周波数
を低減する方法がより一般的であり、サンプリング周波
数の低減により正確に表示可能な入力信号の周波数が制
限される。帯域通過フィルタを通過した入力信号が、サ
ンプリング周波数の１／２より高い周波数成分を含んで
いる場合には、この信号から再生表示される波形は、所
謂「エイリアシング」効果の為に元のアナログ信号の波
形とは実質的に異なるものになる。例えば、入力信号の
高周波数成分に起因して、Ｄ　Ｓ　Ｏの表示波形が遥か
に低い周波数の信号として表示されることがある。

従って、本発明の目的は、入力信号の特定の周波数帯域
成分を任意に選択して表示し得るＤＳＯを提供すること
である。

本発明の他の目的は、表示波形のエイリアシングの発生
を最少に抑制し得るＤＳＯを提供することである。

［課題を解決する為の手段及び作用］ 本発明のＤＳＯによれば、アナログ入力信号の特定の周
波数帯域の成分波形を選択的に表示し得る。観測しよう
とする最高周波数の帯域成分を通過させるのに充分な特
性を有する低域通過フィルタに入力信号を通過させ、フ
ィルタ通過後の信号がサンプリングされる。このフィル
タの遮断帯域は、サンプリング周波数の１／２を超える
総ての周波数帯域である。サンプリングされた波形デー
タ列（第１デジタル・データ列）は、直角変調器に人力
し、複素波形データ列の実数成分及び虚数成分を表すデ
ータ列が発生ずる。この複素波形デーへり列は、入力波
形のデータ列に似た周波数スペクトラムを有するが、Ｗ
（但し、Ｗは選択された周波数帯域の中心周波数）だけ
減算された周波数領域のデータに変換される。従って、
観測したい帯域に対応する複素波形データ列の周波数帯
域の中心周波数は、略ＯＨｚになる。

データ列の実数成分及び虚数成分は、データ整合用の低
域通過フィルタ及び間引きフィルタを含む多段デジタル
・フィルタによって処理され、この間引きフィルタが発
生した所定の数の要素から成る出力データ列が取り込み
メモリに記憶される。

間引きフィルタの間引き係数（即ち、出力データ列の要
素の数に対する人力データ列の要素の数の比率）は、表
示波形の所望のタイツ・・ウィンドウの長さに応じて調
整されるので、所望のタイム・ウィンドウの全範囲の期
間中に取り込まれた入力信号のサンプルから所定の数の
要素から成るデータ列が取り出され、取り込みメモリに
記憶される。

更に、低域通過型及び間引き型のデジタル・フィルタの
通過帯域幅が調整されるので、取り込みメモリに記憶さ
れた波形データに従って再生される波形表示にはエイリ
アシングが生じない。タイム・ウィンドウの範囲が拡大
されるにつれて、フィルタの通過帯域幅が減少され、且
つフィルタの間引き係数の値が増加される。

波形を表示する為に、取り込みメモリに記憶されたデー
タ列の実数成分及び虚数成分は順次読み出されて、デー
タ整合用の多段補間フィルタに人力される。この補間フ
ィルタは、補間係数で決まる比率でデータ列の実数成分
及び虚数成分の要素の数を増加させる。この補間係数（
即ち、人力データ列の要素の数に対する出力データ列の
要素の数の比率）の値は、間引きフィルタの間引き係数
の値と等しい。その後、補間処理された出力データ列の
実数成分及び虚数成分は、直角復調器に供給され、アナ
ログ入力信号の観測したい周波数帯域内の成分を表す出
力データ列を所望のタイム・ウィンドウの範囲で発生ず
る。直角復調器の出力データ列（第２テ°−り列）によ
り波形表示が得られる。第１データ列から第２データ列
を得る一連の処理は、データ処理手段により実行される
。

本発明のＩ）　Ｓ　Ｏによれば、取り込みメモリに記憶
される波形データの量は、観測したい周波数帯域の中心
周波数に関係なく、旧つ、表示波形のタイム・ウィンド
ウの範囲にも関係なく、一定に保つことか出来る。通過
帯域幅を適当に調整することにより、エイリアシングの
発生を最少に抑制し得る。従来のＤＳＯの場合よりも比
較的少量の記憶波形データによって、入力信号の長期間
の高周波数成分が、エイリアシングを生じさせることな
く表示される。

「実施例］ 第１図は、本発明のＤＳＯ（１０）のブロック図で、ア
ナログ入力信号Ｖ　（ｔ）をデジタル変換し、デジタル
変換された信号Ｖ　（ｎ）の選択された周波数帯域のデ
ータ列を記憶し、その後、この記憶データから時間領域
及び周波数領域の波形袋示を行う。オシロスコープ（１
０）には、入力信号Ｖ　（ｔ）の通過する低域通過フィ
ルタ（Ｌ　Ｐ　Ｆ）（１２）と、ＬＰＦ（１２＞の出力
を増幅したり、オフセットを与えたりして調整する垂直
前値増幅器（１４）が含まれている。前値増幅器（１４
）の出力は、アナログ・デジタル変換手段であるデジタ
イザ（１６）により一定の割合でサンプリングされ、ア
ナログ・サンプル列がデジタル・データ列Ｖ　（ｎ）に
変換される。データ列Ｖ　（ｎ）は、波形データ処理装
置（１８）に供給され、詳細に関しては後述するが、波
形データ列ａ　（ｍ）及びｂ　（ｍ）を出力するために
、入力データ列Ｖ（ｎ）を直角変調し、低域通過フィル
タ及び間引きフィルタで処理する。データ列ａ　（ｍ）
及びｂ　（ｍ）は、複素データ列の実数部及び虚数部に
対応し、これらのデータ列から入力信号の選択された帯
域成分の時間的変化が測定される。

データ列ａ　（ｍ）及びｂ　（ｍ）は、ランダム・アク
セス型取り込みメモＩＪ（２０）に記憶される。

その後、この帯域の時間領域表示をする為に、デ−ク列
ａ　＜ｍ）及びｂ　（ｍ）がメモリ（２０）から読み出
され、波形データ処理装置（１８）に戻される。波形デ
ータ処理装置（１８）は、ａ　（ｍ）及びｂ　（ｍ）の
補間及び直角変調を行い、この帯域の信号成分を時間の
関数として表すデータ列Ｖ’（ｎ）を出力する。データ
列Ｖ”（ｎ）が供給されるμＰ　（マイクロプロセソザ
＞（２２）は、ＲＯＭ（読み出し専用メモＩＪ）（２４
）に記憶されているプログラムにより制御され、ＲＡＭ
　（ランダム・アクセス・メモＩＪ）（２６）にデータ
を一時的に記憶する。μＰ（２２＞は、この波形データ
列Ｖ’（ｎ）を従来の波形表示制御データに変換し、こ
の波形表示制御データを従来の表示コントローラ　（２
８）に送る。表示コントローラ　（２８）は、表示制御
データを表示メモ！Ｊ（３０）に記憶し、この記憶デー
タに従ってＣＲＴ　（陰極線管）（３２）のスクリーン
上の波形表示を周期的に更新する。

選択された周波数帯域の周波数領域表示を行うには、μ
Ｐ（２２）は取り込みメモＩＪ（２０）からデータ列ａ
　（ｍ）及びｂ　（ｍ）を読み出し、従来のフーリエ変
換スペクトラム解析法を用いてこれらａ（ｍ）及びｂ　
（ｍ）を計算し、この帯域の信号成分を周波数の関数と
して表す周波数スペクトラム・データ列を算出する。μ
Ｐ（２２）は、この周波数スペクトラド・・データ列を
表示制御データに変換して表示コントローラ（２８）に
送り、表示コントローラ（２８）はＣＲＴ（３２）のス
クリーン上に周波数領域の波形表示を行う。

μＰ（２２）は、ハス（３４）を介して前置増幅器（１
４）　、デジタイザ（１６）　、波形データ処理装置（
１８）　、取り込みメモリ　（２０）、ＲＯＭ　（２４
）　、ＲＡＭ　（２６）及び表示コント丁コーラ〈２８
）と接続しており、バス（３４）はデータ線、アドレス
線及び制御線を含んでいる。

μＰ（２２）はバス（３４）を介して前置増幅器（１４
）の利得及びオフセントを制御し、デジタイザ（１６）
の動作パラメータも制御する。また、μＰ（２２）はバ
ス（３４）を介して波形データ処理装置（１８）及び取
り込みメモ’Ｊ（２０）間のデータ転送を制御すると共
に、後述するように、波形データ処理装置（１８）の動
作パラメータも制御する。μＰ（２２）へのオペレータ
からの入力は、制御つまみや押ボタンから従来のインク
フェース回路（図示せず）及びバス（３４）を介して入
力される。第１図において、波形データ処理装置（１８
）以外の総てのハードウェア・ブロックは、従来のデジ
タル・オシロスコープで使用されているものなので、こ
れ以上の説明は省略する。

波形データ処理装置（１８）に関しては後述する。

第２図及び第３図は、第１図のオシロスコープ（１０）
がアナログ入力信号Ｖ（ｆ：）を処理してデータ列ａ　
（ｍ）　、ｂ　（ｍ）及びＶ’（ｎ）を発生する際の処
理ステップを示す信号の流れ図及び一連の周波数スペク
トラド・を夫々示している。例えば、アナログ入力信号
Ｖ　（ｔ）は第３Ａ図では、低周波数Ｗ１から高周波数
ｗｈまでの平坦な周波数スペクトラムとして示されてい
る。第１図乃至第３図によれば、入力信号ｖ　（Ｂは先
ず最初に、ステップ（４２）でｗｓ／２（ｗｓはデジタ
イザ（１６）のサンプリング周波数）から始まる遮断１
　　つ 帯域を有するＬＰＦ（＋２）に入力し、第３Ｆう図の周
波数スペクトラドを有する出力信号Ｖ′（１）を発生ず
る。ＬＰＦ（１２）の出力Ｖ”（セ）がステップ（４４
〉で前置増幅器（１４）により増幅され且つオフセット
を与えられた後、デジタイザ（１６）がステップ（４６
）でサンプリング周波数ｗｓｃＤＶ’（ｔ）をデジタル
変換して波形データ列Ｖ（η）を発生する。第３Ｃ図の
Ｖ　（ｎ）のスペクトラｊ、は、「鏡像」の正及び負の
周波数帯域を含んでいることに注意されたい。

その後、波形データ処理装置（Ｊ８）は、ステップく４
８）で入力データ列Ｖ　（ｎ）を直角変調する。即ち、
ザブステップ（５０）でＶ　（ｎ）にｃｏｓ（ｗｃｎ）
を乗算してデータ列ａ　（ｎ）を発生し、サブステップ
５２ではＶ　（ｎ）にｓｉｎ（ｗｃｎ）を乗算してデー
タ列ｂ　（ｎ）を発生ずる。ここで、ＷＣは入力信号ｖ
　（Ｈの観測したい周波数帯域の中心周波数である。第
３Ｄ図は複素データ列ａ　（ｎ）　＋ｊｂ　（ｎ）の周
波数スペクトラムを示している。ａ　（ｎ）＋ｊｂ　（
ｎ）の表水波形がＶ　（ｎ）の正の周波数の部分の波形
に類似している点に注目されたい。しかし、ａ　　（ｎ
）−トｊｂ（ｎ）の波形は、Ｖ／　Ｃだけ左にシフトし
ているので、’ＷＣを中心周波数とするＶ　（ｎ）に対
応すると１りη）−÷−ｊｂ（ｎ）の帯域の中心周波数
は約０になる。

波形データ処理装置（１８）は、ステップ（５４）及び
（Ｄ６）により、データ列ａ　（ｎ）及びト（η）を低
域通過処理及び間引き処理を行い、テ′−タ列ａ　（ｍ
）及びｂ　（ｍ）を出力する。

ａ　　（ｍ）　＋ｊｂ　（ｍ）の周波数スペクトラムは
、第３Ｅ図に示されでいる。間引き処理に用いられるフ
ィルタは、間引きフィルタ（ｃｌｅｃｉｍａｔｉｏｎ　
ｆｉｌ−ｔｅｒ）と呼ばれるデジタル・フィルタの一種
で、入力データ列に対して間引き係数（ｄｅｃｉｍａｔ
ｉｏｎ　ｆａｃ−ｔｏｒ）　Ｍの割合で決まる、より少
ないデータ数の出力データ列を発生ずる。この間引き係
数Ｍは、対応する期間中に出力するデータ列の要素の数
に対する入力データ列の要素の数の比率である。データ
列ａ（ｍ）及びｂ　（ｍ）は、間引き係数Ｍのフィルタ
を通過した出力である。この間引き係数Ｍの値によって
各データ列ａ　（ｍ）及びｂ（＋η）のデータ数が決ま
り、予め定められた数（好適には５１２）のデータを有
するａ　（ｍ）及びｂ（ｍ）は、選択可能なタイト５・
ウィンドウ期間中の観測したい帯域の時間的変化を表し
ている。更に、ステップ（５４〉及び（５６）でフィル
タ動作をするＬ　Ｐ　Ｆの帯域幅は、所定の長さのタイ
ム・ウィンドウが得られるように調整されており、デー
タ列ａ　（ｍ）及びｂ　（ｍ）に含まれる情報を用いて
、観測したい周波数帯域の波形がエイリアシンクを生じ
ることなく表示される。この詳細については後述する。

ステップ（５８）で、５１２のデータを有するデータ列
ａ　（ｍ）及びｂ（ｍ）は取り込みメモリ（２０）に記
・憶される。その後、ＷＣを中心周波数とする帯域内の
入力信号の成分を時間領域表示するために、波形データ
処理装置Ｗ（１８）は、ステップ（６０）及び（６２）
でデータ列ａ　（ｍ）及びｂ　（ｍ）が補間係数り、の
補間フィルタにかけられ、データ列ａ’（ｎ）及びｂ’
（ｎ）が出力される。複素データ列ａ”（ｎ）→−ｊｂ
（η）の周波数スペクトラムが第３Ｆ図に示されている
。補間係数１．は、人力データ列のデータ数に対する出
力データ列のデータ数の比率であり、Ｌの値はステップ
（５４）及び（５６）で用いられたＭの値に等しく選択
されるので、データ列ａ“（ｎ）及びｂ″（ｎ）のデー
タ数は、データ列ａ　（ｎ）及びｂ（ｎ）のデータ数に
等しくなる。

その後、波形データ処理装置（１８）は、ステップ（６
４）でデータ列ａ’（ｎ）及びｂ’（ｎ）を複ＩＩする
為に、ザブステップ（６６）　テａ’（ｎ）にｃｏｓ　
（ｗｃｎ）を乗算し、ｂ’　（ｎ　）にｓｉｎ（ｗｃｎ
）を乗算する。そしてステップ（７０）で、両者を加算
して第３Ｇ図に示されているような周波数スペクトルを
有するデータ列Ｖ“（ｎ）を出力する。Ｖ”（η）の正
の周波数帯域は第３Ｆ図の中央の帯域ａ”（ｎ）→−ｊ
ｂ“（ｎ）と形状が類似しているが、Ｖ“（ｎ）が直角
変調によりＷＣだけシフトしているので、Ｖ’（ｎ）の
正の帯域の中心周波数は約ＷＣになっていることに留意
されたい。

Ｖ’（ｎ）は正の周波数帯域の鏡像である負の周波数帯
域も有している。μＰ（２２）は、ステップ（７２）で
波形データ列Ｖ“（ｎ）を用いて第３Ｇ図のＶ′（ｎ）
の正の周波数帯域内の入力信号成分の時間的変化を表す
時間領域表示を行う。

上述のように、間引き係数Ｍ及び補間係数■７の値は等
しく、選択されたタイム・ウィンドウの長さによってＭ
及びＬの値が選択される。特に、タイム・ウィンドウの
期間中に入力信号Ｖ　（ｔ）をサンプリングして取り込
まれたデータ列Ｖ（ｎ）のデータから最初に５１２個の
データから成るデータ列ａ　　（ｍ）及びｂ（ｍ）を取
り出すようにＭ及びＬの値が調整される。第３Ｃ図及び
第３Ｇ図を比較して明らかなように、上述の人力データ
列を直角変調し、低域通過フィルタ、間引きフィルタ及
び補間フィルタで処理し、直角復調するという一連の処
理は、Ｖ　（ｎ）データ列を帯域通過フィルタにかけた
のと同様の効果を有する。この通過帯域は、直角変調周
波数及び直角復調周波数であるｗｃを１拘１１．ＩＮ、
１波数とし、この通過帯域の幅は採用した低域通過フィ
ルタの周波数帯域幅によ４って決Ｊ：る。デジタル・デ
ータ列を直角変調し、低域通過フィルタ及び間引きフィ
ルタにかけ、補間フィルタにかけ、直角復調するという
一連の処理に関しては、ローレンス・ラニナー著ロ多比
率デジタル信号処理（Ｍｕｌｔｉｒａｔｅ　Ｄｉｇｉｔ
、ａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃ−ｅｓｓｉＢ）　＝　
　（プレンティスホール（Ｐｒｅｎｔｉｃｅ−ｆｌａｉ
ｌ）社１．．９８．３年刊）の４８〜５２頁を参照され
たい。

本発明の好適実施例では、μＰ（２２）はステップ（７
６）で離散的フーリエ変換（好適には高速フーリエ変換
）を用いて選択された周波数帯域のスペクトラｊ・解析
を行う。それによ−、で、複素周波数領域の波形データ
列ａ　　（ｒｎ）及びｂ　（ｍ）を人力信すＶ　（ｔ）
の観測したい帯域の周波数領域の特件を表ずデータ列ｊ
二変才りする。その後、μＰ（２２）はこのデータ列を
表示データに変換して表示コントＹ】−ラ（２８）に送
り、ステップ（７８）で第３Ｇ図の正の話１波数帯域と
同様な周波数領域表示をスクリーン（３２）上に出力す
る。

複素時間領域のデータ列を対応する周波数領域（１）デ
ータ列に変換する為に用いられる離散的フーリエ変換に
関しては、ロナルド・エヌ・ブルースウェル著「フーリ
エ変換とその応用（Ｔｈｅ　ＦｏｕｒｉｅｒＴｒａｒ＋
ｓｆｏｒｍ　ａｎｄ　Ｉｔ、ｓ　八ｐｐｌｉｃａｔｉｏ
ｎｓ）　Ｊ　　（マグロウヒル（ＭｃＧｒａｗ−Ｈｉｌ
ｌ　）社１９８６年刊）を参照されたい。データ列を波
形表示に変換する為の処理は、当業者には周知であるの
で、これ以上の詳細な説明は省略する。

第４Ａ図は、入力波形（７１）を示し、その周波数の２
倍より低いサンプリング周波数でサンプリングした場合
に取り込まれるサンプル点群（７３）も共に示している
。サンプル値がデシクル変換され、第４Ｂ図に示されて
いるようにＤ　Ｓ○のスクリーン上に点前（７５）とし
て表示されると、観測者は一般にサンプリングした元の
波形の周波数より低周波の波形（７７）として認識して
しまう。このエイリアシング効果は、サンプリングされ
る波形の２倍の周波数より低いサンプリング周波数でカ
ンプリングされた時に生じる。

従来の代表的なｆ）　Ｓ　Ｏては、サンプリング周波数
に無関係に、所定の数の記憶サンプル・データから各波
形が表示されていた。入力波形の表示部分（タイツ・・
ウィンドウ）の範囲を拡大する為には、サンプリング周
波数を低減することによって単位時間当たりに記憶され
る波形サンプルの数を低減しなければならない。その場
合、エイリアシングが現れずに表示しＩＭる信号の最大
周波数は低下してしまう。

木発１！ＪｌのＴ−’）　Ｓ○では、イ菖号の周波数或
いはタイｌトウイントウの範囲とは関係なく、記憶デー
タの最大量から波形表示がｉ）られろが、記憶データの
量は表示可能な波形のタイツ・・ウィンドウの範囲を制
限しない。記憶データの量は、単に表示される観測した
い通過帯域の帯域幅を制限するに過ぎない。従って、例
えば第４Ａ図の波形に対して、サンプリングされた波形
データ列が帯域通過フィルタにかけられて、第４Ｂ図の
波形（７７）の周゛　　波数付近の周波数成分が遮断さ
れ、第４Ａ図の波形（７１）の周波数伺近の周波数成分
が残される。

す１ この帯域通過フィルタを通過したデータ列が記憶された
後に、Ｉ）　Ｓ　Ｏは補間処理によって追加波形データ
を発生し、それによって第４Ｂ図の波形（７７）のよう
にエイリアシングが生じた波形でなく、第４Ａ図の波形
（７ｊ）の様な正確な波形が再生表示される。Ｄ８０は
、自動的に通過帯域の幅を最大値にｍ整し、それによっ
て最大通過帯域内の信号成分が、所定のタイム・ウィン
ドウ範囲及び中心周波数に対してエイリアシングを発生
させずに表示される。ＤＳＯは、オペレータからの指令
に応じて更に通過帯域の幅を減少させても良い。

本発明のＩ）Ｓ○は、ベースバンド・モードか或いはバ
ンドパス・モードの何れかのモードで動作する。ベース
バンド・モードでは、オペレータが表示されるタイム・
ウィンドウの範囲を選択し、ＤＳＯが自動的にその帯域
の中心周波数と帯域幅を調整して、表示される帯域がＤ
Ｃ（直流）からエイリアシングを生じさせずに表示し得
る最高周波数まで広げられる。バンドパス・モードでは
、飼ペレークが中心周波数とクイｊ・・ウィンドウの範
囲を選択し、ｌ）　Ｓ　Ｏが自動的にエイリアシングの
発生を防ぐように通過帯域の帯域幅を調整する。

第５Δ図乃至第５Ｆ図は、邦ペレークがベースバンド・
モードを選択し、その後、表示されるタイム・ウィンド
ウの範囲を徐々に拡大しＣいった場合の一連の時間領域
表示及び周波数領域表示を示しでいる。本発明の好適実
施例では、アナログ入力信号は２　Ｍ　Ｈｚに帯域制限
されており、シスプノ・のシンプリング周波数は４λ４
　■（Ｚである。第５Δ図及び第５Ｂ図は、２ペレーク
が１２５μｓのクイｌ、・ウィンドウを選択した詩の時
間領域表ｉＴ＜及び周波数領域表示を夫々示している。

第５Ｂ図の周波数領域表示によれば、この信号は、ＯＭ
Ｈｚイ・］近、１５０　Ｋ　Ｉ−１ｚ付近及び１．　、
　６　ＭＨｚ側近にピークを有する３つの主要帯域を含
んでいる。

これら３つの帯域成分は第５Ａ図の時間領域表示におい
ても確認出来る。緩やかに下がる傾斜は、ＯＭ　ＨＺ付
近の成分に起因し、顕著な正弦波は１５０　Ｋ　）（ｚ
　会１近の成分に起因し、１５０　Ｋ　ｔ−！　ｚの正
弦波上に重畳している濃密な信号は１．ｆｉＭＨｚ付近
の成分に起因するものである。

第５Ｃ図及び第５Ｄ図は、オペレータが次にタイム・ウ
ィンドウを２５０μｓに選択した時の時間領域表示及び
周波数領域表示を夫々示している。

エイリアシングを防ぐために、第２図のステ１．ブ（５
４）、（５日）、（６０）及び（６２）で用いられてい
る低域通過フィルタの帯域幅を調整して、ＤＳＯは自動
的に波形表示データの帯域幅をＩ　Ｍ　Ｈｚ　°まで減
少させる。フィルタのプログラミングの詳細は後述する
。タイム・ウィンドウの範囲を拡大する為に、ＤＳＯは
自動的にステップ（５４）及び（５６）の間引き係数Ｍ
を２倍にして単位時間当たりにメモリに記憶されるデー
タ数を半分にする。（ステップ（６０）及び（６２）の
補間係数１、の値もＭの値に一致するように２倍になる
。）間引き係数Ｍの変更に関しては詳細に後述する。第
５Ｄ図に示されているように、この変更された帯域幅に
より波形データは制限され、［］　Ｍ　Ｈｚ　４−Ｊ近
と］、　５０　Ｋ　Ｈｚイ」近の２つの主要帯と６ 域が残り、］、６ＭＩＴｚ伺近の帯域は遮断される。

これら２つの帯域が残されていることは、第５ｃ図から
も明らかである。Ｑ　Ｍ　ＨＺ　（”Ｊ近の成分に起因
する緩やかな傾斜と、１５０　Ｋ　）−１ｚ付近の成分
に起因する顕著な正弦波が表示されているが、第５Ａ図
のような１．６ＭＨｚ伺近の側近に起因する信号はなく
なっている。

第５Ｅ図及び第５Ｆ図は、オペレータがタイム・ウィン
ドウを５００μ８に選択した場合の時間領域表示及び周
波数領域表示を夫々示している。

再び、Ｄ　Ｓ　Ｏは、第２図のステップ（５４）、（５
６）、（６０）及び（６２）で用いたＬＰＦの帯域幅を
調整して、波形表示データの帯域幅を５００ＫＨｚまで
自動的に減少させる。即ち、ＤＳＯは、ステップ（５４
〉及び（５６）の間引き係数Ｍを２倍にして単位時間当
たりにメモリに記憶されるデータ数を半分にする。この
時勿論、ステップ（６０）及び（６２）の補間係数■７
の値も２倍になる。第５Ｆ図の周波数領域表示から判る
ように、帯域制限された信号はまだＯＨｚ付近及び１５
０ＫＨｚ（＝ｊ近の２つの主要帯域を含んでいる。第５
Ｆ図からも０１（ｚイｑ近及び１５０ＫＨｚ付近の成分
に起因する波形が表示されている。

従って、ＤＳＯがベースバンド・モードで動作している
時、オペレータがタイム・ウィンドウの範囲を拡大する
につれて、サンプル・データを処理するデジタル・フィ
ルタの間引き係数Ｍを増加させて自動的に帯域幅が減少
される。その結果、波形表示にはエイリアシングが発生
ずることなく、記憶データから正確に再生表示される。

第１図のμＰ（２２）にオペレータが中心周波数の値を
人力してパスハンド・モードを選択した場合を考える。

第６Δ図乃至第６Ｆ図は、第５Ａ図乃至第５Ｆ図の場合
と同一の入力信号に対する時間領域表示及び周波数領域
表示を示しており、オペレータが中心周波数を１５０　
Ｋ　Ｈｚに選択してタイム・ウィンドウの範囲を漸次拡
大していった場合を示している。第６Ａ図及び第６Ｂ図
は、オペレータがタイト・・ウィンドウを１２５０μＳ
に選択した場合の時間領域表示及び周波数領域表示を示
している１、周波数領域表示の範囲は、５０Ｋ”ｒｌｚ
から２５０ＫＨｚまでである。１５０ＫＨｚの帯域は、
中心に表示され、ＯＭ　Ｈｚ付近及び１．６ＭＦ−ｒｚ
付近の帯域はなくなっている。第６Δ図からも、ＯＭ　
Ｈｚイ」近と１．６付近Ｍ　Ｉ−Ｉ　Ｚの成分がなくな
り、１．５０　Ｋ　Ｈｚ付近の成分が別の信号で変調さ
れていることが判る。１５０ＫＨｚの信号の変調をより
す［に示すために、ＤＳＯの垂直利得は増加して表示し
ている。

第６Ｃ図及び第６Ｄ図は、オペレータがタイム・ウィン
ドウを２５００μｓに選択した場合の時間領域表示及び
周波数領域表示を夫々示している。

ＤＳＯは自動的に帯域幅を１．０　［ｉ　Ｋ　Ｈｚに制
限し、第６Ｄ図に周波数領域表示の範囲は１００ＫＨｚ
から２００　Ｋ　Ｔ−（Ｚになり、１５０ＫＨｚの帯域
成分が中心に表示されている。１５０ＫＨｚのピークは
分離しており、変調搬送波の信号を表している。第６Ｃ
図の時間領域表示には、第６Ａ図より多くの搬送波信号
の反復が表示されている。第６Ｅ図及び第６Ｆ図は、オ
ペレータがタイム・ウィンドウを５　ｍ　ｓに選択した
場合の時間領域表〕「（及び周波数領域表示を示してい
る。ＤＳＯは自動的に帯域幅を５０　Ｋ　Ｈｚに制限す
るので、第６Ｆ図の周波数領域表示の範囲は１２５　Ｋ
　Ｈｚから１７５ＫＨｚである。］、　５０　Ｋ　）（
ｚのピークツ分離状態は更に顕著になり、また、第６Ｅ
図には更に多くの搬送波の反復が表示されていることに
留意されたい。

従って、デジタル・サンプル・データを処理する帯域通
過フィルタを調整することにより、波形表示にエイリア
シングを生じさせずにタイム・ウィンドウを拡大し得る
。その」−１一般に高周波成分の信号と低周波成分の信
号は互いに各成分の観測の邪魔になるので、波形データ
列を帯域通過フィルタで処理する機能により、オペレー
タは種々の帯域の成分の時間的変化を別々に観測出来る
ようになる。

第７図は、第１図の波形データ処理装置（１８）の内容
を示すブロック図である。第２図のステップ（４８）及
び（６４）の直角変調及び直角復調の動作は変調器（８
０）で実行され、第２図のステップ（５４）、（５６）
、（６０）及び（６２）の間引きフィルタ動作及び補間
フィルタ動作は、多段デジタル・フィルタ（８２）及び
（８３）によって実行される。第１図のデジタイザ（１
６）の出力波形データ列Ｖ　（ｎ）は、バッファ（８４
）を介して変調器（８０）に人力し、変調器（８０）は
複素波形データ列ａ　（ｎ）及びｂ（ｎ）を交互に発生
する。データ列ａ　　（ｎ）は、バッファ（８６）を介
して多段フィルタ　（８２）に入力し、データ列ｂ　（
ｎ）はバッファ　（８７）を介して（８２）と同様の多
段フィルタ　（８３）に人力する。多段フィルタ　（８
２）及び（８３）は、］―記デーデーａ　　（ｎ＞及び
ｂ　（ｎ）を夫々低域通過処理及び間引き処理しで得た
データ列ａ　（ｍ）及びｂ（ｒｎ）をバッファ（８８）
及び（８９）を介して第１図の取り込みメモＵ（２０）
に送る。周波数領域表示を行う為に、μＰ（２２）はバ
ス（３４）及びバッファ（９４）を介してメモリ（２０
）ｉこ３己土彦されプこテ゛−タタリａ　　（ｍ）及び
ｂ　（ｍ）を読み出す。

時間領域表示をする前に、メモ’Ｊ（２０）に記憶され
ているデータ列ａ　（ｍ）及びｂ　（ｍ）を補間処理し
、復調するために、データ列ａ　（ｍ）及びｂ　（ｍ）
はメモリ　（２０）からバッファ（９０）及び（９１）
を介して多段フィルタ（８２）及び（８３）に夫々送ら
れる。多段フィルタ　（８２）及びく８３）は、これら
のデータ列を補間処理し、データ列ａ’　（ｎ　）及び
ｂ’　（ｎ　）を同時に発生し、これらのデータ列をバ
ッファ（９２）及び（９３）を介して変調器（８０）に
交互に送る。変調器（８０）はデータ列ａ’　（ｎ　）
及びｂ’（ｎ）を直角復調し、波形データ列Ｖ’（ｎ）
を出力する。波形データ列Ｖ’（ｎ）は、バス（３４）
と変調器（８０）の出力端子を接続しているバッファ（
９５）及びバス（３４）を介して第１図のμ））（２２
）へ送られる。バッファ（８４）〜（９５）の動作状態
はバス（３４）を介してμＰ（２２）から送られるデー
タにより制御され、ラッチ（９６）がこれらの制御デー
タをバッファの制御端子へ供給する。μＰ（２２）は、
ハス（３４）を介して制御データを送り、変調器（８０
）及び多段フィルタ（８２）及び（８３）も制御する。

第８図は、第７図の波形データ処理装置（１８）内のフ
ィルタ（８２）或いは（８３）に好適な多段デジタル・
フィルタ回路（］、１．０）のブロック図である。フィ
ルタ回路（１１０）は、例えば第７図の変調器（８０）
のようなデータ列発生器（１，１２）からの人力データ
列Ｘを、プログラムで決められた伝達関数に従って変換
して出力データ列Ｙを発生する。そして、この出力デー
タ列Ｙは、例えば第１図の取り込みメモ！Ｊ（２０）の
ような宛先回路（１１４＞に送られる。

フィルタ回路（１１０）は、入力データ列Ｘの１つ以上
のデータＸ（０）〜Ｘ（１）の値に応じて出力データ列
Ｙの各データＹ（］）を計算するデータ処理回路（１］
　６）を含んでいる。また、フィルタ回路（］、　１．
０）は、ステート・マシン（１，１８＞も含んでいる。

ステート・マシン（１］　８）は、データ及び制御信号
をデータ処理回路（１１６）に送ってその動作を制御す
るほか、データ列発生器（１１２＞　、データ処理回路
（１１６）及び宛先回路（１１４）間のデータの人出力
関係も制御する。

ステート・マシン（１１８）の基本的機能は、パターン
・データの入力に応じて予め定めたパターン・データ及
び制御信号を出力することで、種々の周知の手段で実現
し得る。第８図が示すように、ステート・マシン（１１
８）は、ＲＡＭ（１２０）と、外部クロックで駆動され
るレジスタ（１２２）を含んでいる。ＲＡＭ　（１２０
）は、通常読出しモードで動作し、ＲＡＭ（１，２０）
内のアドレス指定されたデータがレジスタ　（１２２）
に入力される。レジスタ（１２２）の出力の中で、デー
タ及び制御信号はデータ処理回路（１１６）に人力し、
アクノリッジ信号（ＸＡＣＫ）はデータ列発生器（１１
２）に入力し、レディ信号（ＹＲＤＹ）は宛先回路（１
１，４）に人力する。また、レジスタ　（１２２）は、
ステート・データも記憶しており、それらをＭＵＸ　（
マルチプレクサ）（１，２／ｌ）を介してＲＡＭ　（１
２０）に帰還する。

データ列発生器（１１，２）が出力するデータ・レディ
信号（ＸＲＤＹ）及び宛先回路（１１４）が出力するデ
ータ・アクノリッジ信号（ＹへＣＫ）は、ＭＵＸ　（１
２４）を介してＲＡＭ　（１２０）の別のアドレス端子
に入力する。

デジタル・フィルタ（１１，０）の動作を再プログラム
する為に、例えば、第１図のμＰ（２２）のようなコン
ピュータ　（１２６）がＲＡ　Ｍ（１，２０＞の記憶デ
ータを変更しても良い。コンピュータ　（１２６）は、
ＲＡＭ　（１２０）のデータ入力端子に接続しているほ
か、ＭＵＸ（１２４）を介してＲＡＭ　（１２０）のア
ドレス端子にも接続している。コンピュータ　（１２６
）は、ＭＵＸ（１，２４）と、Ｒ，ＡＭ（１２０）の読
出／書込制御端子との間の切替え状態を制御する。コン
ピュータ　（１，２６）は、ＭＵＸ　（１２４）を介し
てＲＡＭ　（１２０）のアドレス端子に入力するＲＥＳ
ＥＴ信号及びＨＡＬＴ信号によりステート・マシン（１
１８）を夫々初期状態にリセットしたり、又は、状態変
化を禁止したり出来る。

好適実施例では、フィルタ回路（１１０）は１から８ま
でのデジクル・フィルタ段を有する。各フィルタ段は、
入力データ列Ｖに応じて出力データ列Ｗを発生する有限
インパルス応答（Ｆ　Ｉ　Ｒ）フィルタである。そして
、各段は縦続接続しているので手段の出力データ列Ｗは
次の段の人力データ列■になる。各フィルタ段の伝達関
数は異なり得るので、出力データ列（Ｗ　（０）　、　
Ｗ　（１）　。

・・・）の１日−１番目の要素ｗ（ｉ）は複数の項の和
で表され、各項は、選択された人力データ列の要素（Ｖ
　（０）乃至Ｖ（１）の何れか）と選択された係数ｈ　
（ｎ）との積になる。例えば、１つの線形直接ＦＩＲフ
ィルタ段の伝達関数に関して次式が成立する。

ここで、Ｎはフィルタ段の「長さ」　（出力データ列の
要素Ｗ（１）の項数）、「＊」は乗算記号である。上記
（１）式は、出力データ列の各要装置　Ａ Ｗ（１）と人力データ列の各要素Ｖ（１）との関係を表
し、一般に、出力データ列の各要素Ｗ（１）は、人力デ
ータ列の要素Ｖ　（１）と係数ｈ　（ｎ）との債の項が
Ｎ個加算された多項式になる。（１）穴以外の伝達関数
も可能であるが、それに関しては後述する。

フィルタの「長さ」Ｎ−３の時、上記（１）式から出力
データ列Ｖ／の要ｉｗ（ｉ）の最初の５つを示せば、次
の（２）式のようになる。

（２）式によれば、入力データ列Ｖの各要素■（１）は
３つの項、ｈ　（０）＊Ｖ　（ｉ）　、ｈ（１）＊ｖ　
（ｉ）及びｈ　（２）＊ｖ　（ｉ）を形成し、これらの
積の項の和が出力データ列Ｗの連続している各要素Ｗ（
１）を構成している。

第９図は、第８図のデータ処理回路（１１６）を簡単に
示したブロック図である。乗算器＜１３０）は、各フィ
ルタ段の出力データ列Ｗの要素Ｗ（１）に含まれる項ｈ
　（ｎ）＊ｖ　（ｉ−ｎ）を発生ずる。

累算器（１３２）は乗算器（１３０）の出力を加算して
出力データ列の要素Ｗ（１）を生成する。

従って、（２）式に示した直接ＦＪＲフィルタの出力デ
ータ列を発生ずる為に、データ処理回路（１１，６）は
、人力データ列の各要素ｖ〈１）に３つの係数ｈ　（０
）、ｈ　（１）及びｈ　（２）を乗算し、この結果得ら
れた積を別の累積部分和Ｒ（ｉ）、Ｒ（ｉ＋１）及びＲ
（ｉ＋２）に加算する。これら累積部分和は夫々出力デ
ータ列の要素ｗ　（ｉ）　、ｗ　（ｉ＋１）及びｗ（ｉ
＋２）に対応している。特定のフィルタ段の出力データ
列の特定の要素Ｗ（］）に関する総ての項が累積される
と、この累算された値が次のフィルタ段への出力データ
要素ｗ（ｉ）となる。

各フィルタ段では、乗算器（１３０）で乗算される次の
入力データ列の要素がＭＵＸ　（１３１）によって選択
される。乗算器（１３０）の出力項が縦続フィルタ段の
第手段に入力する場合には、ＭＵＸ（１３１，）は縦続
フィルタ段の現在の入力データ列の要素Ｘ（１）を選択
する。しかし、乗算器（１３０）の出力項が縦続フィル
タ段の第手段以外のフィルタ段に入力する場合には、前
段のフィルタ段が最後に出力した出力データ列の要素ｗ
’（ｉ）をＭＩＸ（１３］、）は選択する。乗算器（１
３０）に入力する適当な係数ｈ　　（ｎ）は、第８図の
ステート・マシン（１］、８）から供給される。

累算器（１３２）は、加算器（１３４）及びＲＡＭ（１
３６）を含んでいる。加算器（１３４）は、乗算器（１
３０）の各出力項をＲＡＭ＜１３６）に記憶されている
累積部り）和Ｒに加算する。加算器（１３４）の加算出
力は、ＲＡＭ（１，３６）　　に送られ累積部分和Ｒと
置換される。ＲＡＭ（１３６）の人出力アドレスは、第
８図のステート・マシン（１１８）からのアドレス信号
（ハＤＤＲ）によって制御される。ＲＡＭ（１３６）の
データ出力端子は、へＮＤゲー）（１３８）を介して加
算器（１３４）に人力しでいる。このＡＮＤゲート（１
３８）の他方の入力端子には、第８図のステート・マシ
ン（１１８）からの制御信号（ＮＡＤＤンが供給される
。ＮＡＤＤ信号が低状態（論理「０」）の時、ＲＡ　Ｍ
　（１３６）の現在のアドレス指定されたデータにかか
わらず、ＡＮＤゲート（１３８）は「０」を加算器（１
３４）に出力する。加算器（１３４）の出力は別のＡＮ
Ｄゲート（１４０）を介してＲＡＭ　（］　３６）デー
タ入力端子に供給される。ステート・マシン（１１８）
からの信号（ＮＬＯΔＤ）が、八Ｎ　Ｉ）ゲートの他方
の入力端子に供給され、Ｎ　Ｌ　ＯΔ■）信号が「Ｏ−
１の時、加算器（１３４）の出力の状態に関係なく、Ａ
ＮＤゲート（１４０）から［Ｏ−］がＲＡＭ（１３６）
に人力される。Ｎ　Ｌ、　ＯΔＤ信号により、ＲＡＭ　
（１３６）の任意の記憶位置の内容が必要に応じて０に
初期化される。

上記（１）式の伝達関数を有する全帯域Ｆ　Ｉ　Ｒフィ
ルタ段を実現するに際し、このフィルタ段に対し、合計
でＮ−１個の記憶位置がＲＡＭ（１１６）の中に割り当
てられ、Ｎ−１個の項の累積を可能にずろ。例えば、Ｎ
＝３の時、ＲＡＭ　（１３６）の中に２つの記憶位置が
用意され、出力データ列の次の２つの要素Ｗ（１）及び
ｗ　（ｉ＋ｌ）を得るために累算部分和Ｒ（１）及びＲ
（ｉ＋１）が記憶されている。最初、乗算器（１３０）
の一方の入力端子にｖ　（ｉ）が入力すると、ステート
・マシン（１１８）は、乗算器（１１０）の他方の入力
端子に係数ｈ（０）を入力し、乗算器（１３０）は、債
の項ｈ　（０）＊Ｖ　（ｉ）を出力する。その後、この
項は加算器（１３４）によりＲＡＭ　（１３６）に記憶
されている累積部分和Ｒ（１）に加算され、このフィル
タ段の出力データ列の次の要素ｗ（１）が得られる。こ
のｗ（１）はＲＡＭ（１３６）には記憶されない。その
代わり、ＡＮＤゲート（１４０）に入力するＮ　Ｉ−０
ΔＤ信号が１０」になり、ＲＡＭ（１３６）のｗ（１）
に関連した記憶位置にあった累積部分和Ｒ（１）の値が
０に初期化される。その後、この記憶位置は、出力デー
タ列ｗ　（ｉ　＋Ｎ　−１）を得る為の累積部分和Ｒ（
ｉ十Ｎ−１）を記憶する為に使用される。

ステート・マシン（１１８）は、次に係数ｈ　（１）を
乗算器（１１０）に入力し、乗算器（１３０）から項ｈ
　（１）＊Ｖ　（ｉ）が出力される。

加算器（１３４）は、この項をＲＡＭ（１，３６）の中
のｗ（ｉ＋１）に対応している累積部分和Ｒ（ｉ＋１）
に加算する。この加算結果が、要素ｗ（ｉ＋１）の総て
の項を含んでいない場合には、この値がＲＡＭ　（１３
６）に記１意され、直前の累積部分和Ｒ（ｉ＋］）を更
新する。

次に、ステート・マシン（１１８）は係数ｈ　（２）を
乗算器（１３０）に人力し、もう１つの項ｈ　（２）＊
ｖ　（ｉ）を発生させる。この項ｈ　（２）＊ｖ　（ｉ
）はフィルタ段の出力データ列の要素ｗ（ｉ−１−２）
の第１項である。ＡＮＤゲート（１３８）に入力するＮ
ΔＤＤ信号が「Ｏ」にして、加算器（１１４）がこの項
に加算する値も０にする。加算器（１３４）の出力値は
、部分和Ｒ（ｉ＋２）としてＲＡＭ（１３６）ｉこ言己
１意されるが、記憶されるアドレスは、フィルタ段の現
在の出力データ列の要素ｗ（ｉ）に対応する累積部分和
Ｒ（］）が以前記憶されていたアドレスである。この時
点で、ＭＴＪＸ’　（１３１）から乗算器（１３０）　
　に新しい入力データ列の要素ｖ（ｉ＋１）が人力し、
その後このｖ（ｉ−１−１）に３つの係数ｈ　（０）、
ｈ　（１）及びｈ（２）を乗算して、これらの項を累算
するという上記の過程が繰り返される。

従って、ＭＵＸ（１３］）が特定のフィルタ段への入力
データ列の要素Ｖ（１）を選択する度に、乗算器（１３
０）は合計Ｎ個の項を出力し、Ｎ個の項の中の１つが出
力データ列の要素Ｗ（］）を得る為に累積部分和Ｒ（１
）に加算され、残りのＮ−１個の項は、ｗ（ｉ＋１）か
らｗ　（ｉ　−１−Ｎ　−１）までの出力データ列の要
素に対応しているＲ（ｉ＋１）からＲ（ｉ＋Ｎ−１）ま
でのＮ−１個の部分和に夫々累積される。

加算器（１３４）が累積部分和Ｒ（１）に最後の項を加
算して特定のフィルタ段の出力データ列の要素Ｗ（１）
を生成し、且つこの特定のフィルり段が縦続フィルタ段
の最後段であった場合には、データ処理回路（１，１６
）は、出力データ列Ｙの次の要素Ｙ（１）としてＷ（］
）を出力する。しかし、加算器（１３４）の現在の出力
ｗ（１）がフィルタ段の最後段の出力でなければ、この
Ｗ（］）は他のＲＡＭ　（１４２）に記憶される。

ＲＡＭ　（１７１２＞は、フィルタ段の最後段以外の中
間段の最新の出力データ列の要素ｗ（ｉ）を記憶してい
る。

フィルタ段は縦続接続しているので、１フィルタ段の出
力データ列の要素ｗ（ｉ）は、次のフィルタ段の人力デ
ータ列の要素になる。その為、各中間フィルタ段では、
ＲＡＭ　（１４２）に記憶された出力要素Ｗ（１）は、
ＭＵＸ　（］　３１）に人力するデータ列Ｗ”　の次の
要素ｗ’（ｉ）になり、ＭＵＸ　（１３１）が選択した
次の要素Ｖ（１）が乗算器（１３０）に供給される。

従って、加算器（１３４）の出力と乗算器（１３０）の
人力間のＲ，、ＡＭ（１４２）及びＮ１Ｌ、’Ｘ（１３
１）から成る帰還経路を設けたことによ／′Ｉ２ リ、データ処理回路（１，１６）は、時分割処理に基づ
く複数のフィルタ段として機能し得る。例えば、乗算器
（１３０）及び累算器（１３２）は、人力データ列の要
素を第手段として処理する為に、乗算器（１３０）の人
力としてデータ列Ｖの要素Ｖ（］）を選択し、その後、
第２段として人力データ列を処理する為に乗算器（１３
０）の入力としてデータ列Ｗ゛の要素ｗ’（ｉ）を選択
し、その後、第手段の次の入力データ列の要素ｖ（ｉ＋
１）処理する為に乗算器（１３０）の入力としてｖ　（
ｉ＋１）を選択する。

ステート・マシン（１４８）は、データ処理回路（１１
６）のデータの流れを制御し、データ処理回路（１１６
）のフィルタ段の計算の優先順位はフィルタ段の順位と
逆順序になっている。即ち、最後段の優先順位が最高で
、第手段の優先順位が最低になっている。従って、フィ
ルタ段の最後段の入力データ列の要素がＲ，ＡＭ（１４
２）に記憶されている時、その要素が乗算器（１３０）
の次の人力として選択される。逆に、データ処理回路（
１，１６）の人力データ列の要素Ｘ（］）が乗算器（１
３０）に人力するのは、ＲＡＭ（１，４２）の内容が空
の時だけである。このように、後続のフィルタ段の計算
が、前段のフィルタ段の計算より常に優先的に実行され
る。

第１０図は、データ処理回路（１１６）のより詳細なブ
ロック図である。詳細に関しては後述するが、データ処
理回路（１，１６）では、各処理段階のデータをクロッ
ク駆動するラッチ及びレジスタを使用して、ＭＵＸ（１
３］、）、乗算器（］、３０）、加算器（］、３４）及
びＲＡＭ　（１４２）でデータを「パイプライン処理」
することにより、データの処理速度を向上している。こ
れによって、各処理段階が同時に進行し得る。シフト・
レジスタ（１５８）は、乗算器（１３０）の出力項の値
を２の累乗で決まる比率で増減したり、或いはそのまま
の値を出力したりする等の選択が出来るので、出力項の
割合を選択的に調整し得る。累算器（１３２）が、後述
の成る種のフィルタ段の累積動作を実行する速度は、二
重ポート型のＲＡＭ（１３６）と、加算器（１３４）の
累積動作を支援する追加加算器（１，３５＞を用いるこ
とにより改善される。また、データ処理回路（１］、６
）のデータの流れを必要に応じて一時的に停止する為の
手段も含まれている。

更に、第１０図によれば、データ処理回路の１８ビツト
の入力データ列の要ｆｆ１Ｘ（１）は、ＭＵＸ（１３１
）の入力端子に接続されたラッチ（１５０）にラッチさ
れ、ＭＵＸ（１３１）の出力及び１８ビツトの係数ｈ　
（η）は、乗算器（１３０）の入力端子に接続されたラ
ッチ（］、５２）及び（１５４）に夫々ラッチされる。

乗算器（１３０）の２２ビツトの出力は、ラッチ（１５
６）を介してシフト・レジスタ　（１，５８）に入力し
、シフト・レジスタ　（１５８）の２１ビツトの出力の
」−位側２０ビットが加算器（１３４）及び（１３５）
に供給される。ＭＵＸ（１６０）は、加算器（１３４）
及び（１３５）の２０ビツトの出力を切り換えてレジス
タ　（１６２）の入力に供給し、レジスタ　（１６２）
の内容の上位側１８ビットが丸め回路（１６４）に入力
される。丸め回路（１６４）の１８ビツトの出力は、ラ
ッチ（１６６）及びＲＡＭ　（１４２）のデータ入力端
子に入力される。

加算器（１３４）の出力及びＮ　１．、　ＯＡ　Ｄ　Ａ
信号は、２０個１組のＡＮＤゲート群（１，４０＞に入
力され、ＡＮＤゲート群（１４０）の出力は２重ポート
型ＲＡＭ　（１３６）のポートへのデータ入力端子に供
給される。ＲＡＭ　（１３６）のポートへのデータ出力
は、ＮＡＤＤＡ信号と共に２０個１組のＡＮＤゲート群
（１，３８）に人力されＡＮＤゲート群（１３８）の出
力は、加算器（１３４）に人力される。同様に、加算器
（１３５）の出力及びＮＬＯＡＤＢ信号が２０個１組の
ＡＮＤゲート群（１４１）の入力端子に入力され、ＡＮ
Ｄゲート群（１４１）の出力はＲＡＭ（１，３６＞のポ
ー）Ｂのデータ入力端子に供給される。ポートＢのデー
タ出力は、ＮＡＤＤＡ信号と共に２０個１組のＡＮＤゲ
ート群（１３９）に入力され、ＡＮＤゲート群の出力は
、加算器（１３５）に供給される。ソステト・タロツク
信号（ＣＬＯＣＩＯによ−って駆動されるＮΔＮＤゲー
ト（１８０）の出力（書込みイネーブル）に応じて１対
のラッチ（１，６８）及び（１７０）が、第８図のステ
ート・マシン（１，１８＞からのＲＡＭ　Ａ　Ｄ　Ｄ　
Ｒ，Ａ信号及びＲＡＭΔＤ　Ｄ　ＲＢ信号を夫々ラッチ
し、それらをＲＡＭ（１３６）のポートＡ及びＢのアド
レス端子に夫々送る。ステート・マシン（１，１８）か
らのＷ　Ｅ　ＤΔＲ信号及びＷＥ　Ｄ　Ｂ　Ｒ信号は、
夫々ポートΔ及びＢを読出しイネーブル状態或いは書込
みイネーブル状態に制御する。

（１）式の直接ＦＩＲフィルタの伝達関数に従ってフィ
ルタ段を動作させる際に、第８図のステート・マシン（
１１８）が、データ列発生器（１１２）からＸＲＤＹ信
号を受けて入力データ列χの１８ビツトの要素Ｘ（１）
がラッチ（１，５０）に人力される場合、ステート・マ
シン（１，１８）は、ＷＥＩＮ信号をラッチ（１５０）
に供給して要素ＸＯ）をＭＵＸ　（１３１）に入力させ
る。

その後、ステート・マシン（１１８）がＸ（１）を処理
すべきであると判断すると、ステート・マシンからＩ　
Ｎ　Ｐ　Ｓ　Ｔ　Ｇ信号がＭＵＸ（１３１）に送られ、
ＭＵＸ　（１３１）はラッチ（１５２）にＸＯ）を人力
する。これと同時に、ステート・マシン（１１８）は、
１８ビツトの係数ｈ　（０）をラッチ（１５４）に人力
する。ステート・マシン（１１８）は、乗算器（１３０
）が最後の乗算処理を完了したと判断すると、イネーブ
ル信号いＶＥＸ）をＮＡＮＤゲート　（１７２）に送り
、ＮＡＮＤゲート　（１７２）の出力によりラッチ（１
５２）及び（１５４）がイネーブルされ、Ｘ　（ｉ）及
びｈ　（０）が乗算器（１３０）に供給される。その後
、乗算器（１３０）はｈ（０）＊Ｖ　（］）を算出し、
これをラッチ（１５６）にラッチする。ラッチ（］、５
６）は、ＮＡＮＤゲート（１７４）を介してシステム・
クロック信号（ＣＬ　ＯＣＫ）によりイネーブルされ、
乗算器（１３０）の２２ビツトの出力をシフト・レジス
タ　（１５８）に送る。

ステート・マシン（１１８）は、１対の制御信号Ｓ　Ｈ
Ｆ　Ｌ信号及び５ＨＦＲ信号をシフト・レジスタ（１５
８）の制御端子に供給している。５ｌ−ＩＦ　Ｌ信号の
みが人力した時、シフト・レジスタ（１５８）は人力デ
ータを２倍したデータの上位側２１ビツトを加算器（１
３４）及び（１３５）に送る。５ＨＦＲ信号のみが人力
した時、シフト・レジスタ　（１５８）は、人力データ
を２で割り算する。Ｓ　ＨＦ　Ｌ信号及びＳ　ＨＦ　Ｒ
信号のどぢらも人力しない場合には、シフト・レジスタ
（１５８）は、人力データの上位側２１ビツトをそのま
ま加算器（１３４）及び（１３５）に出力する。シフト
・レジスタ（１５８）の２１ビツトの出力テ゛−りのう
ち上位側２０ビツトだけが加算器（１３４）及び（１３
５）の入力端子に供給される。残りの最下位ビットは、
加算器（１３４）及び（１３５）の桁上げ入力端子（Ｃ
ＩＮ）に供給され、乗算器（１３０）の出力を丸める為
に用いられる。

第９図に比較して追加された加算器（１３５）は、フィ
ルタ段の加算器（１３４）と共に「対称な」係数ｈ　（
η）を用いて累積動作を同時に実行Ｑ する為にある。「対称な」係数ｈ　（ｎ）とは、即ち、
線形位相ＦＩＲフィルタ段の総てのｈ　（ｎ）について
互いに、ｈ　（η）　−ｈ　　（Ｎ−１−ｎ）である２
つの係数のことである。例えばＮ−７の時、ｈ　（０）
　＝ｈ　（６）　、ｈ　　（１）　＝ｈ　（５）、ｈ　
　（２）　−ｈ　（４）のようになる。係数が対称であ
れば、乗算器（１１０）の出力項ｈ　（η）＊Ｖ　Ｏ）
の値はｈ　　（Ｎ　−１−ｎ）＊ｖ　　（ｉ　）　（Ｄ
値に等しい。従って、二重ポート型ＲＡＭ　（］　３６
）に単独でアクセスし得る加算器（１３５）は、加算器
（１３４）が項ｈ　　（ｎ）＊ｖ　（ｉ）の累積を実行
するのと同時にｈ　　（ｎ）＊ｖ　（ｉ）の値を用いて
ｈ　（Ｎ−１−ｎ）＊ｖ　（ｉ）の累積を実行する。こ
れによって、データ処理回路（１１６）が入力データ列
の要素を処理する速度は、１つの加算器の場合と比較し
て実質的に２倍に出来る。

加算器（１３４）及び（１３５）が、出力データ列の要
素ｗ　（ｉ）に関する累積和Ｒ（１）の累積動作を完了
している場合には、ステート・マシン（１１８）は、５
ＰＢＴＱ信号をＭＵＸ（１６０）に送って加算器Ｎ３７
１）及び（１３５）の出力をレジスフ　（１６２）の人
力）”ｉＮｉ了に供給する。その後、ステート・マシン
（１，１８）は、イネーブル信号（ＷＩ＝：ＳＴＧ＞を
ＮＡＮＤゲ−）（１７６）に送り、ＮΔＮＤゲートＭ７
６）の出力でレジスフ　（１，６２）をイネーブルずろ
。レジスフ（１６２）の内容の上位側１８ビツトは、丸
於回路（１６４）の入力端子に供給され、他方、最下位
側の２ピッ１−（１，５ＢＩ）及び（ＬＳＢ２）と、最
上位ビット　（ＭＳＢ＞は、丸め回路（１６４）の制御
端子に供給される。丸め回路（１６４）は、次の真理値
表に従って１８ビツトの人力データをインクリメントす
る。

１表１］ □ ｊ　　ＮＯ□　Ｏ□　０１１ １ＹＦ、Ｓ　　：　リ　　１０ □ 丸め回路（１６４）の１８ビツトの出力がデータ処理回
路（１１，６＞の出力データ列の要素Ｙ（１）である時
、ステート・マシン（１１８）は、イネーブル信号（＼
ＶＥＯＵＴ）をＮΔＮＤゲ−）（１７８）の入力端子に
供給する。ＮＡＮＤゲー）（１７８）の出力により、デ
ータ処理回路（１１６）の出力端子上のラッチ（１６６
）は、Ｙ　（ｉンをう・ンチする。その後、ステート・
マシン（１，１８）は、第８図の宛先回路（１１４）に
ＹＲＤＹ信号を送り、宛先回路（１１４）は、データの
受領を知らせる為にＹＡＣＫ伯号をステート・マシン（
１１，８）に送る。

丸め回路（１，６４）からの出力Ｗ（１）が、フィルタ
段の最後段以外の中間フィルタ段の出力である場合には
、ステート・マシン（１１８）は、アドレス信号（ΔＤ
　ＲＳ　Ｔ　Ｒ，）を用いてその中ＩＩフィルタ段に対
応するＲＡＭ（１４２）の記憶位置をアドレス指定する
。その後、ステート・マシン（１１８）は、＼ＶＥＳＴ
Ｒ信号をＮＡＮＤゲート　（１８２）に送り、その出力
によりＲＡＭ（１４２）をイネーブルしてＷ（１）を記
憶させる。その後、ステート・マシン（１１８）が、記
憶したｗ　（ｉ）の値を次のフィルタ段の入力信号とし
て処理すべきであると判断すると、前述の優先順位に従
、ってステート・マシン（１１８）はＲＡＭ（１１２）
に適当なアドレス信号（ＡＤＲ，ＳＴ　Ｒ）を送り、Ｗ
（１）の値を読み出す。

Ｎ　Δ　ＮＤ　ゲー　ト　（１７２）　　、　　（１，
７４＞　　、（１７６）、（１，７８）、（１８０）及
び（１８２）は、夫々他方の入力端子にステート・マシ
ン（１１ｇ）からＮ５ＴＯＰ信号を受け、Ｎ　Ｓ　ｉ−
ＯＰ倍信号低状態になると、ラッチ（１５２）、（１，
５４）、（１５６）、（１，６６）、（１６８）及び（
１，７０）並びにレジスフ（１６２）並びにＲＡＭ（１
４２）は、総て書込み禁止状態になる。

Ｎ５ＴＯＰ信号；まＲＡＭ　（１３６）のポートΔ及び
Ｂの入力端子にも供給され、Ｎ５ＴＯＰ信号が入力され
るとＲＡＭ（１，３６）はアクセス不能になる。従って
、Ｎ５ＴＯＰ信号が発生した場合には、データ処理回路
（１１６）のデータ処理動作は停止する。ステート・マ
シン（１１，８）がＮ５ＴＯＰ信号を低状態に駆動する
のは、データ処理回路（１１６）のデータを処理するパ
イプラインが一杯になり、宛先回路（１１４）が他の出
力データ列の要素Ｙ（１）を受は入れ不能になった場合
である。

以上説明してきたプログラム可能な多段デジタル・フィ
ルタ回路の各フィルタ段は、入力データ列Ｖから前述の
（１）式に従って出力データ列Ｗを発生ずる。しかし、
ステート・マシン（１１８）が発生する制御信号の特定
のパターンがＲＡＭ（１２０）に記憶されたデータによ
って変更し得るので、データ処理回路（１，１６）のデ
ジタル・フィルタ段を（１）式以外の伝達関数を有する
ように構成し得るということに留意すべきである。

例えば、間引きフィルタは、人力データ列の要素の数よ
り少ない要素数のデータ列を出力するフィルタである。

人力データ列の要素■　（１）に対する出力データ列の
要素Ｗ（１）の関係を表すそのような間引きフィルタの
伝達関数は１、次のような式で表しても良い。

ここで、Ｎはフィルタの「長さ」、ｈ（ｎ）は選択され
た係数、Ｍは間引き係数、Ｃはデータ列の選択定数であ
る。Ｎ＝３、Ｍ＝２及びＣ−００フイルタでは、（３）
式から出力データ列Ｗの最初の５つの要素Ｗ（’　）を
示せば、次のようになる。

ｖｔ　（０）　−ｈ　（０）″“（０）１ν、１（３）
・ト１（０）ご＝ｖ　（６）　＋ｌ−＋　（］　）＊ｖ
　（５）　＋ｈ　（２）＊ｖ　（４）　　□ｕ＋（４）
＝ｈ（０）・・（８）・［・（１）・・（７）・ｌ・（
２）・・（６）ｊ第１０図に於し）で、フィルタ段が上
記（３）式で表される伝達関数を有する場合、第８図の
ステート・マシン（１１８）は、Ｉ　Ｎ　Ｐ　Ｓ　Ｔ　
Ｇ信号によりＭｔ、ＪＸ（１３１）を設定してランチ（
１５２）の入力端子にＶ（０）を供給し、その後、＼Ｖ
　Ｅ　Ｘ信号をＮＡＮＤゲー）（１７２）を介してラッ
チ（１５２）及び（１，５４）に供給してｈ（０）及び
ｖ（０）をラッチして乗算器（１３０）に人力させる。

乗算器（１３０）の出力は、ラッチ（１５６）にラッチ
され、シフト・レジスタ（１，５８＞を介して加狼器（
１３４）に送られろ。

ＮΔＤＤΔ信号が低状態に駆動されると、加算器（１３
４）は、ｈ　（０）＊ｖ　（０）を０に加算し、その加
算結果を出力データ列の要素Ｗ（０）として出力する。

ステー１・・マシン（１１８）は、ｈ　（２）をラッチ
（１５４）の入力端子に人力し、ＷＥＸ信号を供給して
ｈ　（２）及びＶ（０）をラッチし、これらを乗算器（
１３０）に人力する。

乗算器（１，３０）の出力は、ラッチ（１５６）及びレ
ジスタ　（１５８）を介して加算器（１３４）に供給さ
れる。ＮＡＤＤΔ信号が再び低状態に駆動されると、加
算器（１３４）は、ｈ（２）＊ｖ（０）を０に加シし、
その加算結果である部分和Ｒ（１）をＲＡＭ（１３６）
に記憶する。

次ニ、ＭＵＸ　（１３１）の入力端子に■（１）が供給
されると、第８図のステート・マシン（１１８）は、Ｉ
ＮＰＳＴＧ信号によりＭＵＸ（１３１）を設定して■　
（１）をラッチ（１５２）の入力端子に供給し、且つラ
ッチ（１５４）の入力端子にｈ　（１）を人力する。そ
の後、ステート・マシン（１１，８）は、＼■ＥＸ信号
を供給して乗算器（１３０）の入力端子にｈ　（１）及
び■（１）を供給する。乗算器（１１０）の出力は、ラ
ッチ（１５６）及びレジスタ　（１５８）を介して加算
器（１３４）に供給される。ＮΔＤＤΔ信号が高状態に
駆動されると、加算器（１３４）は、ｈ　　（１）＊Ｖ
　（１）を累積部分和Ｒ（１）に加算してｈ　（１）＊
Ｖ　（１）　−＋−ｈ　　（２）＊Ｖ　　（０）を算出
し、その１直をＲＡＭ　（１３６）にε己１意してＲ（
１）の最後の記憶値を更新する。

Ｍｕｘ（１３１）の入力端子にｖ　（２）が供給される
と、ステート・マシン（１１８）は、ＩＮＰＳＴＧ信号
によりＭＵＸ　（１３１，）を設定して、’ｖ（Ｓ ラッチ（１５２）の入力端子に■　（２）を供給し、ｈ
　（０）をラッチ（１５４）に入力し、Ｗ　Ｅ　Ｘ信号
を供給して係数ｈ　（０）及びｖ　（２）をラッチして
乗算器（１３０）に人力する。乗算器（１３０）の出力
は、ラッチ（１，５６）及びレジスタ（１５８）を介し
て加算器（１３４）に送られる。ＮＡＤＤＡ信号が高状
態に駆動されると、加算器（１３４）はｈ　（０）＊ｖ
　（２）を累積和）ぐ（１）に加算し、ｈ　（０）＊ｖ
　（２）斗ｈ　（１）＊ｖ　（１）　＋ｈ　（２）宮Ｖ
（０）が算出され、この計算結果が、Ｍ　Ｕ　Ｘ（１６
０）　、レジスタ　（１６２）及び丸め回路（１６４）
を介してこのフィルタ段の出力データ列の要素Ｗ（１）
としで出力される。

その後、ステート・マシン（１１ｇ）は、ラッチ（１５
４）にｈ（２）を人力し、ｈ　（２）及びＶ（２）をラ
ッチして乗算器（１３’０）に人力する為に＼■Ｅχ信
号をＮΔＮ　Ｉ）ゲート　（１７２）に供給する。その
後、乗算器（１３０）の出力が加算器（１３４）に人力
されると、ＮΔＤ　Ｉ）　Ａ信号が低状態に駆動され、
加算器（４３４）はｈ（２）＊ｖ　（２）を０に加算す
る。この加シ結果が、累積部分和Ｒ（２）としてＲＡＭ
（１３６）に記憶される。

その後の人力データ列の要素Ｖ（１）に関して、上述と
同様の乗算及び累積処理が実行され、１が偶数の場合に
は、ｖ　（ｉ）はｈ（０）及びｈ（２）と夫々乗算され
、これら２つの乗算結果が連続する２つの累積部分和Ｒ
（１）及びＲ（ｉ＋１）として累積される。寸だ、１が
奇数の場合、■　（１）は、ｈ　（１）と乗算され、こ
の乗算結果が１つだけの累積部分和Ｒ（１）として累積
される。従って、フィルタ回路＜１．１０）には、入力
データ列より出力データ列の要素の数が少なくなる間引
きフィルタ段を含めても良く、フィルタ段の入出力デー
タ列の関係を決める伝達関数はプログラムによって決定
される。

フィルタ回路（１，１０）には、人力データ列より出力
データ列の要素の数が多くなる補間フィルタとして機能
するフィルタ段を含ませても良い。

このような補間フィルタの伝達関数は、例えば、入力デ
ータ列の要素の数を２倍にして出力データ列を発生ずる
場合、次式で表される。

ここで、Ｎが奇数の場合、Ｌｉｍ１＝（Ｎ−１）／２、
及びＬ　ｉ　ｍ　２　＝　（（Ｎ　−１）　／　２　）
　−１であり、また、Ｎが偶数の場合には、Ｌｉｍ１＝
（Ｎ−２）／２、及びＬ　ｉ　ｍ　２−（Ｎ　−２）　
／　２である。

フィルタ段の「長さ」Ｎ−５の場合、上記（５）式及び
（６）式の伝達関数を有するフィルタ回路の出力データ
列の要素Ｗ（］）を最初の８項まで示せば次式のように
なる。

”（０）＝ｈ　（０）＊“（０）１ ｗ　（２）　＝ｈ　（０）　＊ｖ　（１）　＋ｈ　（２
）＊ｖ　（０）　　　　　１ｖ＋（４）＝ｈ（０）＊ｖ
（２）＋ｈ（２）＊ｖ（１）＋ｈ（４）＊ｖ（０）　　
１ｖｒ　（５）　＝ｈ　（１）　＊ｖ　（２）川１（３
）　＊ｖ　（１）　　　　　　　　　　ｌ第１０図に於
いて、フィルタ段の伝達関数が上記（５）及び（６）式
で表される場合、第８図のステート・マシン（１１８）
は、Ｔ　Ｎ　Ｐ　Ｓ　ＴＧ倍信号よりＭＩＸ　（１３１
）を設定してＶ　（０）をラッチ（１５２）に人力する
と共にｈ　　（０）をラッチ（１５４）に人力する。そ
の後、＼ｖＥＸ信号によりｈ　（０）及び■（０）を乗
算器（１３０）に入力する。乗算器（１３０）の出力は
、ラッチ（１５６）及びンフト・レジスフ　（１５８）
を介して加算器（１３４）に送られる。ＮΔＤＤΔ信号
が低状態に駆動されると、加算器（１３４）は、ｈ　（
０）＊ｖ　（０）を０に加算し、その結果を出力データ
列の要素ｗ（０）とし°Ｃ発生ずる。ステート・マシン
（１１，８）は、ｈ　（１）をラッチ（１５４）に人力
し、＼ＶＥＸ信号によりｈ　（１）及びＶ（０）をラッ
チして乗算器（１３０＞に供給する。乗算器（１３０）
の出力は、加算器（１３４）に人力し、ＮＡＤＤΔ信号
が低状態に駆動されると、加算器（１３４）はｈ（１）
＊Ｖ（０）を０に加算する。この加算結果は、ＭＩＸ（
１６０）　、レジスフ（１６２）及び丸め回路（１６４
）を介して出力データ列の要素ｗ（１）となる。

その後、ステート・マシン（１１８）は、ｈ　（２）を
ラッチ（１５４）に入力すると共に、＼ｖＥＸ信号によ
りｈ　（２）及びＶ（０）を乗算器（１３０）に供給す
る。乗算器（１１０）の出力は加算器（１１４）に入力
される。ＮハＤＤＡ信号を低状態のままに保ち、加算器
（１３４）は、ｈ（２）＊Ｖ　（０）をＯに加算し、そ
の加算結果を累積部分和Ｒ（２）としてＲＡＭ（１，３
６）に記憶する。次にステート・マシン（１１，８）は
、ｈ（３）をラッチ（１５４）に人力し、ＷＥＸ信号に
よりｈ　（３）及びＶ　（０）を乗算器（１３０）に供
給する。ＮΔＤＤＡ信号を低状態のままに保ち、加算器
（１３４）は、ｈ（３）＊＼１（０）をＯに加算し、そ
の加算結果を累積部分和Ｒ（３）としてＲＡＭ（１１６
）に記憶する。最後にステート・マシン（１１，８）は
、ｈ（４）をラッチ（１５４）に人力し、〜ＶＥＸ信号
によりｈ　（４）及びＶ（０）を乗算器（１３０）に供
給する。ＮＡＤＤＡ信号を低状態のままに保ぢ、加算器
（１３４）は、ｈ　　（４）＊Ｖ　　（０）をｏに加算
し、その加算結果を累積部分和Ｒ（４）としてＲＡＭ（
１３６）に記憶する。

次に、入力データ列の要素＼１（１）がＭ　Ｕ　Ｘ（１
３１）に供給されると、ステート・マシン（１１８）は
、ＩＮＰＳＴＧ信号によりＭＵＸ（１３１）を設定して
Ｖ（１）をラッチ（１５２）に入力する。ステート・マ
シン（１１８）の制御により、乗算器（１３０）は、ｈ
　　（０）’！’Ｖ　（１）、ｈ　（１）＊Ｖ　（１）
　、ｈ　（２）＊ｖ　（１）　、ｈ　（３）＊Ｖ（１）
及びｈ　（４）＊ｖ　（］、）を順次出力し、累算器（
１３２）がこれらの項を累積部分和Ｒ（２）乃至Ｒ（６
）として夫々累積し、この処理により累算器（１３２）
は、出力データ列の要素ｗ（２）及びｗ（３）を生成す
る。その後の人力データ列の要素Ｖ（１）も同様に処理
され、各人力データ列の要素に対して、２つの出力デー
タ列の要素Ｗ（２＊ｉ）及びｗ（２＊ｉ＋ｌ）が生成さ
れる。

上述のように、フィルタ回路（１１０）は、間引きフィ
ルタ段或いは補間フィルタ段をいくつが含んだ縦続デジ
タル・フィルタ段を実現していることが理解されよう。

各フィルタ段は、プログラムによって定められた伝達関
数に従って入力データ列を出力データ列に変換し、また
、各フィルタ段の伝達関数は、夫々側々に定めることが
出来る。

従って、フィルタ回路（１１０）は、本発明のオシロス
コープの波形処理手順の第２図に示したステップ（５４
）、（５６）、（６６）及び（６８）を実現する手段で
ある。

第２図の直角復調ステップ（６４）は、第７図の変調器
（８０）により実行される。第１１図のブロック図は、
好適な変調器（８０）を示している。乗算器（２００）
は、入力データ列の要素ａ’（η）と、ＲＯＭ　（２０
２）からのｃｏｓ（ｗｃｎ）とを乗算し、その後、対応
するデータ列の要素ｂ’（ｎ）と、Ｒ，ＯＭ（２０２）
からのｓｉｎ（ｗｃｎ）とを乗算する。乗算器（２０２
）の出力ａ’（ｎ）＊ｃ　ｏ　ｓ　（ｗｃ　ｎ）及びｂ
’　（ｎ）＊　ｓ　ｉ　ｎ（ｗｃｎ）は、レジスタ　（
２０４）及び（２０６）に夫々記憶される。レジスタ　
（２０４）の内容は、加算器（２１０）の一方の入力端
子に直接入力するが、レジスタ　（２０６）の内容は、
ＭＵＸ（２０８）を介して加算器（２１０）の他方の入
力端子に入力する。加算器（２１０＞は、レジスタ（２
０４）及び（２０６）の内容を加算してＶ’（ｎ）を出
力し、レジスタ　（２１２）に記憶させる。このレジス
タ　（２１２）の内容は、その後、第１図のμＰ（２２
）に送られる。

Ｒ，ＯＭ（２０２）は、ツイン関数及びコサイン関数を
表すデータ列を記憶しており、アドレス指定が一定のス
テップで徐々に増加するにつれて、所望のサイン関数及
びコサイン関数をインターリーブ方式で発生する。アド
レス指定の増加ステップの値によってＷＣＯ値が決まる
。第１１図のプログラム化されたステート・マシン（２
１４）は、μＰ（２２）からのプログラム・データによ
り決まる増加ステップ値でＲ，ＯＭ（２０２）を順次′
アドレス指定する。ステート・マシン（２１，４）は、
レジスタ（２０４）、（２０６）及び（２１２）並びに
ＭＵＸ　（２０８）を制御し、レジスタ（２１２）にデ
ータが用意されている場合、μＰ（２２）にその信号を
送り、変調器（８０）が別のデータ列の要素ａ’（ｎ）
或いはｂ’（ｎ）を受けたことを指示する為に第７図の
フィルタく８２）或いは（８３）にＹへＣＫ信号を送り
、次の入力データ列の要素ａ”（ｎ）或いはｂ″（ｎ）
が入力する際にフィルタ　（８２）又は（８３）から供
給されるＹＲＤＹ信号を監視する。

変調器（８０）は、第２図の直角変調処理のステップ（
４８）を実行する。デジタイザ（１６）からのＮＥＸＴ
　　ＳΔＭ　Ｐ　Ｌ　Ｅ信号を検出すると、それは、デ
ジタイザく１６）が次のデータ列の要素Ｖ（η）を出力
したことを意味し、乗算器（２００）は、入力するＶ　
（ｎ）とｃｏｓ（ｗｃｎ）とを乗算し、その結果をレジ
スタ（２０４）に記１意する。ステート・マシン（２１
４）Ｉｔ、ＭＵχ（２０８）を切り換えてレジスタ（２
０６）の内容の代わりに０の入力値を加算器（２］０）
に供給する。従って、加算器（２１０）は、ａ　（ｎ）
　−Ｖ　（ｎ）＊ｃ　ｏ　ｓ　（ｗｃ　ｎ）を出力して
レジスタ（２，１２）ｌごａ己１．貨する。ステート・
マシン（２］４）、要素ａ（ｎ）がレジスタ　（２１２
）に記憶された時、第７図のフィルタ（８２）にＸＲＤ
Ｙ信号を送る。また、フィルタく８２）は、ａ　（ｎ）
の処理を開始した時、ＸＡＣＫ信号をステート・マシン
（２１４）に送る。

ａ　　（ｎ）がレジスタ　（２１２＞に記憶された後、
乗算器（２００）は、Ｖ　（ｎ）とｓｉｎ（ｗｃｎ）と
を乗算してｂ　（ｒ＋）を発生し、ステート・マシン（
２１４）がフィルタ（８２）からＸＡＣＫ信号を受は取
ってから加算器（２］、０）を介してｂ（ｎ）をレジス
タ　（２１２＞に送ると共に、第７図のフィルタ（８３
）に別のＸＲＤＹ信号を送る。

フィルタ　（８３）は、ｂ　（ｎ）の処理を開始すると
共に、ステート・マシン（２１４）にＸＡＣＫ信号を送
る。その後、変調器（８０）は、乗算器（２００）の入
力端子に次のデータ列の要素Ｖ　（ｎ）が供給されれば
、次の処理を開始し得る。

以上説明してきた本発明のデジタル・オシロスコープに
よれば、オペレータはアナログ信号成分の時間領域の変
化及び周波数領域の変化の両方を観測し得る。周波数領
域表示の際の波形の周波数帯域の中心周波数は選択可能
であり、時間領域表示の際のフィト・ウィンドウの範囲
も選択出来る。

入力信号はデジタル値に変換され、変換されたデジタル
波形データ列は変調され、低域通過フィルタで処理され
、調整可能な間引き係数を有する間引きフィルタによっ
て間引き処理される。この結果、メモリに記憶される波
形データは、所定のタイム・ウィンドウ内の所定の周波
数帯域内の成分の時間的変化を表すものになる。記憶さ
れた波形データ列は、補間され、復調されて信号成分の
時間領域表示が得られる。クイｌ、・ウィンドウの範囲
を選択可能であるにもかかわらず、間引き係数を調整す
ることにより、記憶される波形データの量を一定に保つ
ことが可能になる。また、フィルタの通過帯域の幅を調
整することにより、時間領域表示におけるエイリアシン
グの発生を最少に抑制し得る。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形
及び変更を実施し得る事は当業者には明らかである。

［発明の効果］ 本発明のデジクル・ストレージ・オシロスコープによれ
ば、アナログ入力信号をデジタル変換したデータ列（第
１デジタル・データ列）を直角変調し、低域フィルタ及
び間引きフィルタで処理して所定の数の波形データを生
成し、該波形データを補間フィルタで処理し、直角復調
して第２デジタル・データ列を生成し、この第２データ
列から入力信号の選択された成分を時間領域表示してい
る。第１デジタル・データ列から第２デジタル・データ
列を得る一連の処理は、帯域通過フィルタによる処理に
相当し、選択されたタイム・ウィンドウの範囲、或いは
選択された周波数帯域の帯域幅及び中心周波数に応じて
、フィルタ処理、間引き処理及び補間処理を調整するこ
とにより、表示波形の周波数成分の中心周波数及び帯域
幅を調整し、且つタイム・ウィンドウの範囲の拡大に伴
い、サンプリング周波数を低減したり、記憶波形データ
の量を増加する必要がな（なるので、構成が簡単になり
、且つ時間領域表示の際のエイリアシングの発生を最少
に抑制し得る。

【図面の簡単な説明】

第１図は、本発明によるデジタル・ストレージ・オシロ
スコープのブロック図、第２図は、第１図のオシロスコ
ープによる信号処理の流れを示す信号系統図、第３図は
、第１図のオシロスコープの信号処理ステップを表す周
波数スペクトラムの図、第４Ａ図及び第４Ｂ図は、従来
のオシロスコープにおける「エイリアシング」の様子を
表す表水側、第５Ａ図乃至第５Ｆ図は、本発明のオシロ
スコープがベースバンド・モードで動作中に、タイム・
ウィンドウの拡大に応じて変化する時間領域及び周波数
領域の表示例、第６Ａ図乃至第６Ｆ図は、本発明のオシ
ロスコープがバンドパス・モードで動作中に、タイム・
ウィンドウの拡大に応じて変化する時間領域及び周波数
領域の表示例、第７図は、第１図の波形データ処理装置
を表すブロック図、第８図は、第７図のプログラム可能
多段デジタル・フィルタのブロック図、第９図は、第８
図のデータ処理回路の簡略化したブロック図、第１０図
は、第８図のデータ処理回路の詳細なブロック図、第１
１図は、第７図の変調器のブロック図である。 （１６）はアナログ・デジタル変換手段、（１８）はデ
ヘク処理手段、（２０）は記憶手段、（３２）は表示手
段である。 代　　理　　人　　　　　伊　　藤　　　　　頁間　　
　　　　　　松　　隈　　秀　　盛１！Ｉ開日１：　Ｇ
３−２６１１６　Ｇ　　（２０）（’Ｊ

Claims (1)

1. 【特許請求の範囲】 １、調整可能なタイム・ウィンドウの範囲内でアナログ
   入力信号を第１デジタル・データ列に変換するアナログ
   ・デジタル変換手段と、 上記タイム・ウィンドウの範囲に応じて調整された通過
   帯域に基づいて上記第１デジタル・データ列を帯域通過
   処理して第２デジタル・データ列を発生するデータ処理
   手段と、 上記第２デジタル・データ列から上記アナログ入力信号
   の成分波形を表示する表示手段とを具えることを特徴と
   するデジタル・ストレージ・オシロスコープ。 ２、調整可能なタイム・ウィンドウの範囲内でアナログ
   入力信号を第１デジタル・データ列に変換するアナログ
   ・デジタル変換手段と、 上記第１デジタル・データ列を、調整可能な中心周波数
   及び帯域幅に基づいて帯域通過処理して第２デジタル・
   データ列を発生するデータ処理手段と、 上記第２デジタル・データ列から上記アナログ入力信号
   の成分波形を表示する表示手段とを具えることを特徴と
   するデジタル・ストレージ・オシロスコープ。 ３、調整可能なタイム・ウィンドウの範囲内でアナログ
   入力信号を第１デジタル・データ列に変換するアナログ
   ・デジタル変換手段と、 上記第１デジタル・データ列を、調整可能な中心周波数
   及び帯域幅に基づいて直角変調し、低域通過処理し、間
   引き処理して波形データを形成し、該波形データを補間
   処理し、直角復調して第２デジタル・データ列を発生す
   るデータ処理手段とを具えることを特徴とするデジタル
   ・ストレージ・オシロスコープ。 ４、調整可能なタイム・ウィンドウの範囲内でアナログ
   入力信号を第１デジタル・データ列に変換するアナログ
   ・デジタル変換手段と、 上記第１デジタル・データ列を、調整可能な中心周波数
   及び帯域幅基づいて直角変調し、低域通過処理し、間引
   き処理して波形データを形成し、該波形データを補間処
   理し、直角復調して第２デジタル・データ列を発生する
   データ処理手段と、 上記波形データを記憶する記憶手段と、 上記第２デジタル・データから上記アナログ入力信号の
   成分波形を時間領域表示する表示手段とを具えることを
   特徴とするデジタル・ストレージ・オシロスコープ。