JPH11122080A - データ速度を減少させる装置 - Google Patents

データ速度を減少させる装置

Info

Publication number
JPH11122080A
JPH11122080A JP10187820A JP18782098A JPH11122080A JP H11122080 A JPH11122080 A JP H11122080A JP 10187820 A JP10187820 A JP 10187820A JP 18782098 A JP18782098 A JP 18782098A JP H11122080 A JPH11122080 A JP H11122080A
Authority
JP
Japan
Prior art keywords
data
window
output
output values
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10187820A
Other languages
English (en)
Other versions
JP4290783B2 (ja
Inventor
Andreas Dr Menkhoff
アンドレーアス・メンクホッフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JPH11122080A publication Critical patent/JPH11122080A/ja
Application granted granted Critical
Publication of JP4290783B2 publication Critical patent/JP4290783B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H03H17/0277—Polyphase filters comprising recursive filters
    • H03H17/0279—Polyphase filters comprising recursive filters having two phases
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • H03H2017/0678—Cascaded integrator-comb [CIC] filters with parallel structure, i.e. parallel CIC [PCIC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H21/002—Filters with a particular frequency response
    • H03H21/0023—Comb filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Picture Signal Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 本発明は、非整数の係数でデータ速度を減少
させる構成の簡単な回路を提供することを目的とする。 【解決手段】 第１の状態のａ個のサンプリングインタ
ーバルの後に第１の出力値を出力し、第２の状態のａ＋
１個のサンプリングインターバルの後に第２の出力値を
出力し、追跡データウインドウを有する切替え可能なフ
ィルタ装置1 と、制御装置10とを具備し、第１、第２の
出力値のシーケンスに応じて一方がｂ個のサンプルを含
み、他方がｃ個のサンプルを含む２つの異なる大きさの
ウインドウが割当てられ、制御装置10は、第１および第
２の状態によってｎ個の第１の出力値およびｍ個の第２
の出力値を形成させ、ウインドウの選択を行い、出力値
のｎとｍの値が、データ速度減少係数ｒ＝ａ＋ｍ／（ｎ
＋ｍ）で決定されることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、特にデジタル化された
信号のサンプリング速度を非整数の係数だけ減少させる
ように機能するデータシーケンスのデータ速度を減少さ
せる装置に関する。このような装置は、例えば適切な信
号内容が変更されない状態で、予め定められたデータシ
ーケンスを異なる処理クロックに合わせる場合に必要で
ある。このような用途は、特にオーバーサンプリングさ
れたオーディオ信号に関連しているが、さらに処理また
は記憶するためにサンプリング速度を非整数の係数だけ
減少する必要のあるビデオおよびその他の信号にも関連
している。本発明は、信号内容が変更される場合にも使
用できる。例えばビデオ信号の場合、本発明によって、
サイズの減少された映像が再生されることができる。デ
ータ速度を維持しながらデータ数を減少することによ
り、テレビジョンまたはコンピュータスクリーンのウイ
ンドウ中にサイズの減少された映像が表示されることが
できる。結果的な映像は、例えばスチール映像、動的テ
レビジョン映像またはコンピュータ制御されたアニメー
ションであってもよい。
【０００２】
【従来の技術】一般に、このような用途に対して、デー
タ速度が非整数の係数だけ減少できるようにトランスバ
ーサルフィルタ段および、または回帰型フィルタ段を備
えた比較的複雑な補間フィルタが使用されている。この
ようなサンプリング速度変換器は、例えば文献（Tor A.
Ramstad," Digital Methods for Conversion Between A
rbitrary Sampling Frequencies ",Transactions on Ac
oustics,Speech,and Signal Processing,Vol.ASSP-32,N
o.3,June 1984, 577乃至591 頁）に記載されている。
【０００３】データ速度を減少させる装置は、古いデー
タ速度と新しいデータ速度とが連続する等しいサンプリ
ングインターバルで１サンプル値だけ異なっている場合
には比較的構成し易い。例えば、２個の新しいサンプル
が３個の連続したサンプルから形成されている場合、こ
れはｒ＝１．５のデータ速度減少係数に対応し、或は９
個の新しいサンプルが１０個の古いサンプルから補間さ
れる場合、これはｒ＝１０／９のデータ速度減少係数に
対応する。これらの特定のデータ速度減少係数に対して
は、１個のサンプルが一定のインターバルで除去され、
残りのデータシーケンスがデジタルローパスフィルタで
平滑にされる非常に簡単なフィルタ装置が知られてい
る。
【０００４】特に、データ速度が整数の係数ｒだけ減少
される場合、簡単な回路および方法が知られている。そ
の場合、データウインドウを形成するデータ値のグルー
プは合計されて、新しいデータ値を形成し、それから新
しいデータ値のシーケンスが所望の新しいデータシーケ
ンスを形成する。デジタル信号処理において、このタイ
プのサンプリング速度減少は、デシメーションとも呼ば
れる。データウインドウ中のデータ値は、選択された補
間方法にしたがって関連した加重関数によって修正され
てもよい。データウインドウ内のデータが加重されない
最も簡単な加重の場合を考えると、これらの回路はまた
“コーム(comb)フィルタ”とも呼ばれている。それら
は、文献（Shuni Chu およびC.Sidney Burrus," Multir
ate FilterDesigns Using Comb Filters ",IEEE Transa
ctions on Circuits and Systems,Vol.CAS-31,No.11,No
vember 1984,913乃至924 頁）に記載されている。
【０００５】このようなコームフィルタは、一般に少な
くとも１個の累算器と、予め定められた個数のサンプル
の後に閉じる１個のデシメーションスイッチと、１個の
微分器とを含んでいる。各累算器は、遅延段および加算
器を含んでおり、微分器は遅延段および減算器を含んで
いる。加算器および微分器は、補間されたサンプル値を
形成するための追跡データウインドウを形成している。
単一の累算器は加重機能を実行しない。しかしながら、
２個またはそれ以上の直列接続された累算器およびそれ
と同数の直列接続された微分器を使用すれば、高次の加
重機能でさえ行うことができる。デシメーションスイッ
チと一緒にリセットされるリセット可能な累算器として
最後の累算器が設計された場合、要求される微分器の数
は１個だけ減少する。コームフィルタ構造には、高い処
理クロック周波数が累算器だけしか必要でなく、微分器
はデシメーションスイッチの低いクロック周波数で動作
するという利点もある。
【０００６】
【発明が解決しようとする課題】本発明の目的は、有理
数として表されることのできる非整数の係数だけデータ
速度を減少させる簡単な回路を提供することである。
【０００７】
【課題を解決するための手段】この目的は、本発明のデ
ータシーケンスのデータ速度を減少させる装置によって
達成される。本発明の装置は、第１の状態のａ個のサン
プリングインターバルの後に第１の出力値を出力し、第
２の状態のａ＋１個のサンプリングインターバルの後に
第２の出力値を出力し、濾波されたデータ値を形成する
ための少なくとも１つの追跡データウインドウを有して
いる切替え可能なフィルタ装置と、この切替え可能なフ
ィルタ装置に結合されている制御装置とを具備し、追跡
データウインドウが１つしかない場合には、このデータ
ウインドウは、第１および第２の出力値のシーケンスに
依存して選択される少なくとも２つの異なるウインドウ
の大きさを割当てられ、２以上の追跡データウインドウ
が存在する場合には、これらは少なくとも２つの異なる
ウインドウの大きさを割当てられ、関連した大きさの各
データウインドウの選択は第１および第２の出力値のシ
ーケンスに依存し、ウインドウの大きさは一方がｂ個の
サンプルを含み、他方がｃ個のサンプルを含み、ここで
ｂ≧ａおよびｃ≧ａ＋１であり、制御装置は、第１およ
び第２の状態によってｎ個の第１の出力値およびｍ個の
第２の出力値の形成を行わせ、それと共にデータシーケ
ンスｄ1 の等しい長さの時間期間内の関連したウインド
ウの大きさまたはデータウインドウの選択を行い、ｎ個
の第１の出力値およびｍ個の第２の出力値の数は、ｒを
データ速度減少係数として式ｒ＝ａ＋ｍ／（ｎ＋ｍ）に
よって決定されることを特徴とする。
【０００８】本発明の有効な第１の実施形態では、１次
またはそれより高次のフィルタであってよい上述のコー
ムフィルタが直列構成を基本構造とする切替え可能なフ
ィルタ装置として使用される（1997年 7月出願の欧州特
許出願第 97 110 913.7 号明細書、国内的に:C-DIT-173
4 参照）。フィルタの次数は、累算器および微分器の個
数を決定する。微分器の個数は、最後の累算器がリセッ
ト可能な場合に１個だけ減少できる。切替え可能なフィ
ルタ装置はまた、別のフィルタ構造により、或はプログ
ラム制御によって、すなわち適切なプログラムを使用し
て意図するデジタル伝達関数を実現することによって実
行されてもよい。一般に、正規化された信号範囲がデジ
タル信号処理時に使用されるため、特に第１および第２
の状態における利得が比較的に異なっている場合には、
振幅正規化装置により切替え可能なフィルタ装置を補わ
なければならない。新しいデータシーケンスにおいて、
補間されたサンプルが可能な限り理論的にサンプルに時
間的に近いように、第１および第２の出力値は、交互し
て連続的に、できる限り均一に分布される。
【０００９】切替え可能なフィルタ装置の平滑動作に対
してさらに厳しい要求が課された場合、ラグランジュフ
ィルタまたは上述したコームフィルタの多重配列のよう
な高次のフィルタ構造が個々のフィルタとして使用され
る。したがって、これらのフィルタ構造は、異なるウイ
ンドウの大きさを有していなければならない。このよう
なフィルタ構造は信号歪みを結果的に生じさせる異なる
グループ遅延を生じる欠点がある。これらのグループ遅
延は、高次のフィルタをそれぞれ１個づつ含む切替え可
能なフィルタ装置に対して別々の信号路を使用すれば補
償することができる。上記の解決方法の第２の場合によ
ると、これによって、適切な等化装置のグループ遅延に
対する使用を簡単な方法で可能にする切替え可能なフィ
ルタ装置の並列構造が結果的に実現される。個々のグル
ープ遅延に対する補償は、並列接続された信号路におけ
る異なる遅延素子によって可能である。したがって、高
速フィルタ構造は、低速フィルタ構造に関して所定数の
クロック周期だけ遅延される。並列コームフィルタを使
用した場合、デシメーションスイッチの閉成時間およ
び、またはリセット装置を付勢する時間を固定すること
によって追跡データウインドウが他のコームフィルタと
は無関係に始動される。結合装置は、並列接続されたフ
ィルタの１つから出力値を受取り、バッファを介して所
望の出力データシーケンスを形成する。
【００１０】出力端におけるスイッチングの結果、信号
の不連続性が生じないように、フィルタブランチの１つ
においてデータ出力を遅延し、また別のフィルタブラン
チにおいてデータウインドウの開始時間を選択すること
によって、使用される各タイプのフィルタとは無関係
に、結合装置が濾波されたデータ値を時間的に常に利用
することが可能となる。
【００１１】
【発明の実施の形態】以下、添付図面を参照して本発明
の詳細および本発明のその他の利点についてさらに説明
する。図１のブロック図は、切替え可能なフィルタ装置
1 によって出力データシーケンスｄ2 に変換されるデー
タシーケンスｄ1 のデータ速度を減少する簡単な直列フ
ィルタ構造を備えた本発明の第１の実施形態の装置を示
している。入力データシーケンスｄ1 のデータ速度は、
第１のクロック信号源2 によって供給され、データ源3
を制御する第１のクロック信号ｆ1 のパルス反復速度に
対応する。第１のクロック信号ｆ1 はまたシステムクロ
ックに対応していてもよく、或はデータシーケンスｄ1
のデータ速度によって予め定められていてもよく、この
シーケンスから第１のクロック信号ｆ1 が位相ロックル
ープ（ＰＬＬ）によって再生されることができる。
【００１２】切替え可能なフィルタ装置1 はフィルタ入
力1.1 を介してデータ源3 に接続され、その出力1.2 で
第１の濾波されたデータ値ｄｆ´を出力し、このデータ
値ｄｆ´は、必要ならば振幅正規化装置で適応されて、
適切な濾波されたデータ値ｄｆを形成する。振幅適応
は、例えば値ｋ＝１／ｂおよびｋ＝１／ｃを有する減衰
係数ｋを乗算器に与えることによって行われる。濾波さ
れたデータ値ｄｆは、第２のクロック信号源6 からの第
２のクロック信号ｆ2 によってその出力段が制御されて
いるバッファに供給される。第２のクロック信号ｆ2 の
パルス反復速度はバッファ出力5.1 から出力される出力
データシーケンスｄ2 の所望のデータ速度に対応してお
り、したがってそれがデータ速度減少装置全体の出力と
なる。
【００１３】切替え可能なフィルタ装置1 は、信号が流
れる方向において累算器7 、デシメーションスイッチ8
および微分器9 を含んでいる。累算器7 は加算器7.2 お
よび遅延素子7.1 から構成されたリング回路を形成し、
加算器7.2 の出力がデシメーションスイッチ8 の入力に
接続されており、そのスイッチ8 の制御入力は、制御装
置10を介して第１のクロック信号源の第１のクロック信
号ｆ1 にロックされる補助クロックｆｈによって制御さ
れる。補助クロックｆｈは、非等距離クロックシーケン
ス、すなわちパルスが第１のクロック信号ｆ1 のａまた
はａ＋１のクロック周期Ｔ1 の後ごとにトリガーされる
図５におけるパルス列ｆｈである。補助クロックｆｈの
各パルスにより、デシメーションスイッチ8 が閉じられ
るため、累算器7 の内容は、デシメーションスイッチ8
の信号出力を介して微分器9 に転送される。微分器は遅
延素子9.1 および減算器9.2 から構成されており、この
減算器9.2 の被減数入力9.3 がデシメーションスイッチ
8 の信号出力に接続され、したがって遅延素子9.1 の入
力に接続されている。遅延素子9.1 の出力は、遅延素子
9.1 の各内容が現在の累算器内容から減算されるように
減数入力9.4 に供給される。この減算は、補助クロック
ｆｈがデシメーションスイッチ8 を閉じるたびに発生す
る。
【００１４】したがって、フィルタ装置1 の出力1.2 に
おける濾波されたデータ値ｄｆ´は、補助クロックｆｈ
の関連したインターバルによってその長さが決定される
追跡データウインドウｄｗ中の入力データシーケンスｄ
1 の合計値である（図５参照）。補助クロックｆｈが、
例えば第１のクロック信号ｆ1 の２個のサンプル値と３
個のサンプル値とを交互に取った場合、ｒ＝２．５のデ
ータ速度の減少（データ速度が１／ｒとなる）が達成さ
れる。補助クロックｆｈがｂ＝２個のサンプルをそれぞ
れ有する３個のデータウインドウと、ｃ＝３サンプル個
のサンプルをそれぞれ有する２個のデータウインドウと
から時間平均して形成された場合、これはｒ＝２．４の
データ速度減少に対応する。このようにして、サンプリ
ング速度比だけでなく、整数係数による中間的な変換を
行うことによって、１８．４３ＭＨｚのデータ速度で受
信されるオーディオ信号を２０．２５ＭＨｚのシステム
クロックに適応させる等のはるかに複雑な形態もまた実
現でき、その結果３２ｋＨｚの範囲内の比較的低いデー
タ速度が達成される。
【００１５】制御装置10は、例えば第１のクロック信号
ｆ1 によってクロックされ、図５の数字例によるとｒ＝
２．４の減少係数により常に番号１２でリセットされる
リセット可能なカウンタにより構成されることがてき
る。入力クロック信号ｆ1 に依存するカウント０．５お
よび７は第１の状態をトリガーし、カウント２および９
は第２の状態をトリガーする。リセット値を含むトリガ
ーカウントは、それらが減少係数ｒをアドレスとして使
用して検索可能な検索表に記憶されていてもよい。対応
した読出し／書込みメモリの内容は、随意の減少係数ｒ
が構成されることができるように、ユーザによって、或
は外部または内部計算回路によってバスを介して変更で
きる。
【００１６】図２は、簡単な並列コームフィルタ構造を
備えた本発明の１実施形態を示す。図１のものと同じ機
能ユニットは同じ参照符号で示されているため、それら
の説明は不要である。図１との本質的な相違は、第１の
フィルタ7 ，8 ，9 が第２のフィルタ7'，8'，9'と並列
に接続され、かつ第１および第２のフィルタの濾波され
た出力値ｄｆ´，ｄｆ''を単一のデータシーケンスｄ2
に結合する結合装置15が設けられていることである。
【００１７】結合装置15は本質的に、第１の出力値ｄｎ
または第２の出力値ｄｍをそれぞれ取出すために第１の
スイッチ7 ，8 ，9 または第２のスイッチ7'，8'，9'の
いずれかの出力への接続を行う切換えスイッチ15.1によ
って構成されている。結合装置15の出力1.3 は、バッフ
ァ5 に接続される。
【００１８】第１のフィルタ7 ，8 ，9 は、入力データ
シーケンスｄ1 のａ個のサンプルの後ごとに新しい出力
値ｄｆ´を形成する。第１のフィルタとは無関係に、第
２のフィルタ7'，8'，9'は、入力データシーケンスｄ1
のａ＋１個のサンプルの後ごとに新しい出力値ｄｆ2''
を形成する。出力値ｄｆ´，ｄｆ''の形成は同じである
必要はなく、所望の減少係数ｒに依存する。デシメーシ
ョンスイッチ8 ，8'を閉じることによって、新しい各デ
ータウインドウｄｗ1 ，ｄｗ2 が開始され、その開始時
間は制御装置10により各制御信号ｆｈ1 ，ｆｈ2 によっ
て規定されている。デシメーションスイッチ8 ，8'を閉
じると同時に、各フィルタ出力部は、前のデータウイン
ドウに割当てられて、結合装置15によって伝送される
か、或は無視されることのできる新しい出力値ｄｆ´，
ｄｆ''を供給する。これは、制御信号ｆｈ3 によって制
御される切換えスイッチ15.1の位置に依存する。３つの
制御信号ｆｈ1 ，ｆｈ2 ，ｆｈ3 は、所望の減少係数の
公式ｒ＝ａ＋ｍ／（ｍ＋ｎ）に対するルールによって決
定される第１の出力値ｄｎの数ｎと第２の出力値ｄｍの
数ｍとにしたがってクロック速度が形成される補助クロ
ックｆｈにロックされる。
【００１９】図２の実施形態において、第１および第２
のフィルタの出力部には、異なる利得を補償するために
振幅正規化装置4 および4'がそれぞれ設けられている。
関連した減衰係数ｋ1 ，ｋ2 は制御装置10によって形成
され、例えば値ｋ1 ＝１／ｂおよびｋ2 ＝１／ｃを有す
る。一般に乗算器および、またはシフト段である振幅正
規化装置が端子1.3 の後に挿入された場合、正規化装置
の１つが除去できる。データシーケンスの使用目的およ
び減少係数ｒの値に応じて、異なる利得間において切替
えを行う必要さえない。
【００２０】第１のフィルタの出力部は、第１および第
２のフィルタの異なるグループの遅延が入力クロック信
号ｆ1 の完全なクロック周期中に補償されることのでき
る遅延素子16を含んでいる。したがって、グループ遅延
の等化と共同してデータウインドウをタイミング良く開
始することにより、第１のフィルタから第２のフィルタ
へのスイッチングの瞬間におけるデータシーケンスｄ2
中の不連続性が大幅に回避される。グループ遅延の等化
は高次フィルタの場合に特に重要であり、それは高次フ
ィルタでは序数と共に差が増加するためである。必要な
場合には別の並列接続されたフィルタが関連した遅延素
子と共に付加されてもよい並列フィルタ構造により、デ
ータウインドウが重複した場合でも、データウインドウ
の開始および終了時間を完全に分離することができる。
２個より多くのフィルタが並列に接続されている場合、
制御が少し複雑になるが、図２を参照して説明した並列
接続されたフィルタを切替える基本原理はそのまま当て
はまる。
【００２１】図２に示されている２個の１次のコームフ
ィルタを備えた切替え可能なフィルタ装置1 は入力端部
に２個の累算器7 ，7'を含み、それらの入力信号および
出力信号は同じである。したがって、これらの累算器7
，7'の一方は、他方の出力が２個のデシメーションス
イッチ8 ，8'に接続された場合に省略できる。累算器が
どのようにして節約可能なのかを示す類似例は、２個の
３次のコームフィルタの並列組合せに対応する図３のフ
ィルタ構造によって説明される。３個の直列接続された
累算器71，72，73は、出力端部において２個のデシメー
ションスイッチ8，8'に接続され、微分器91，92，93お
よび91' ，92' ，93' がこれらのデシメーションスイッ
チ8 ，8'にそれぞれ後続されている。
【００２２】図４は、転送機能が図３のフィルタ装置の
ものと同じである切替え可能なフィルタ装置1 を示す。
切替え可能なフィルタ装置1 の構成は、２個のフィルタ
ブランチのそれぞれが２個の直列接続されたデシメータ
91，92および91' ，92' だけを含んでおり、２個の累算
器71，72だけが直列に接続され、分離した各第３の累算
器73.1，73.2が各フィルタブランチに設けられている点
で図３のフィルタ装置と異なっている。２個の第３の累
算器73.1，73.2は関連したデシメーションスイッチ8 ，
8'と同時にリセットされるリセット装置73.3を備えた累
算器である。リセット可能な累算器73.1，73.2の使用に
より、各フィルタブランチ中に１個のデシメータを設け
る必要がなくなるが、第１のリセット可能な累算器73.1
は第１のフィルタブランチと関連しているため、付加的
なリセット可能な累算器73.2を第２のフィルタブランチ
に設ける必要がある。リセット入力Ｒにおける第１の制
御信号ｆｈ1 または第２の制御信号ｆｈ2 は、各データ
ウインドウをスタートさせる。データウインドウｄｗ1
，ｄｗ2 の開始時間は、最後の制御信号ｆｈ1 ，ｆｈ2
がトリガーされた時に依存しないことに留意すべきで
ある。補正出力値ｄｎ，ｄｍの選択は、切換えスイッチ
15.1によって行われる。
【００２３】補助クロックｆｈの制御信号ｆｈ1 ，ｆｈ
2 ，ｆｈ3 は、例えば上述のリセット可能なカウンタお
よびそれに記憶されたカウントによって制御装置10にお
いて形成される。このカウントは、減少係数ｒによって
アドレス指定可能な検索表に記憶されてもよい。数字例
によれば、出力データシーケンスｄ2 における時間的な
段差、したがって不連続性がサンプリング速度の変化時
にどのようにして阻止されるかが示されている。第１お
よび第２のフィルタのカウンタは、互いに関して適切に
遅延されて開始されることが重要である。サンプリング
速度の変化時に２つのフィルタ出力部により新しい出力
値ｄｎおよびｄｍがそれぞれ利用可能なものになるよう
に、遅延が選択されなければならない。
【００２４】例えば３次のコームフィルタ、すなわち各
フィルタブランチに３個の累算器と３個の微分器とが配
置された装置を使用し、サンプリング速度減少係数ｒが
４９クロック周期と５０クロック周期との間にある場
合、第１のフィルタのカウンタは、第２のフィルタのカ
ウンタの３クロック周期後にスタートされなければなら
ない。したがって、３×４９＋３クロック周期後、すな
わち合計１５０クロック周期後に、新しい濾波されたサ
ンプルｄｆ´が第１のフィルタ出力で利用できる。第２
のフィルタのカウンタは３クロック周期後にスタートさ
れたため、新しい濾波された出力値ｄｆ''は３×５０ク
ロック周期後、すなわちやはり１５０クロック周期後に
発生する。これはグループ遅延差を考慮していないが、
遅延素子（図４には示されていない、図２参照）によっ
て第１のフィルタブランチにおいてある補償を行うこと
ができる。グループ遅延差は、１．５クロック周期であ
る。
【００２５】グループ遅延はフィルタの序数と各ウイン
ドウの大きさとに依存し、かつ伝達関数の結果生じる。
以下、サンプリング速度２と３との間で切替わる複素伝
達関数Ｈ（ｚ）を有する２次のコームフィルタに対する
数字例によってこれを説明する。新しい出力値が２個の
サンプル後ごとに定常的なシーケンスで形成される場
合、伝達関数は次のようになる： Ｈ(z) ＝[(１−ｚ-2)/ (１−ｚ-1)]2 ＝１＋２ｚ-1＋ｚ-2 （１） 追跡データウインドウｄｗはデータシーケンスｄ1 の３
つの値を含み、切替え可能なフィルタ装置1 は第１の状
態である。
【００２６】サンプリングインターバルがクロック周期
Ｔ1 で２から３に、或は３から２の切替えられた場合、
回路は以下に示す伝達関数を実施する： Ｈ(z) ＝（１−ｚ-2）×（１−ｚ-3)/( １−ｚ-1）2 ＝１＋２ｚ-1＋２ｚ-2＋ｚ-3 （２） 追跡データウインドウｄｗは、４つのサンプルを含んで
いる。切替え可能なフィルタ装置1 は、変化の最終的な
状態に応じて第１または第２の状態であると考えられ
る。
【００２７】新しい出力値が３個のサンプル後ごとに定
常的なシーケンスで形成された場合、回路は以下に示す
伝達関数で動作する： Ｈ(z) ＝[(１−ｚ-3)/ (１−ｚ-1)]2 ＝１＋２ｚ-1＋３ｚ-2＋２ｚ-3＋ｚ-4 （３） 追跡データウインドウは、５つのサンプルを含み、切替
え可能なフィルタ装置1は第２の状態である。
【００２８】一般に、第１および第２の出力値のシーケ
ンスを可能な限り交互するため、切替えは伝達関数
（１）と（２）との間か、或は伝達関数（２）と（３）
との間でしか行われない。伝達関数（１）および（２）
は、前の状態が同じ場合にのみ使用されなければならな
い。例えばｒ＝２．９の減少係数に対しては、伝達関数
（２）、および特に（３）が適切である。それは、公式
ｒ＝ａ＋ｍ／（ｎ＋ｍ）にしたがって、３つのサンプリ
ングインターバルを有する９個の第２のサンプルｄｍに
対して２つのサンプリングインターバルを有する第１の
サンプルｄｎは１個しか存在しないためである。この場
合、良好な交互動作は不可能である。これは、例えばｒ
＝２．９９のサンプリング速度減少係数に対して、サン
プリング速度比が２つのサンプリングインターバルａお
よびａ＋１に関してさらに一方的である場合でさえ当て
はまる。
【００２９】個々の伝達関数（１），（２）および
（３）は、濾波されたデータ値ｄｆの形成のために各デ
ータウインドウｄｗ中のサンプルに対して為される加重
が異なることを示している。この例から、利得は第１の
状態で値４を有し、変化状態で値６を有し、第２の状態
で値９を有することも明らかである。振幅正規化装置4
および減衰係数ｋによって、濾波されたデータ値ｄｆに
対する異なる利得が補償されることができる。
【００３０】２次のコームフィルタに関する例から、純
粋にプログラム制御が為される形態もまた容易に明らか
になる。個々のサンプルは最初にバッファされ、その後
プロセッサ中の既存の演算装置によって適切な加重で加
算される。この目的に対して、累算器、デシメーション
スイッチおよび微分器に関するシミュレーションは不要
である。
【００３１】図５は、ｒ＝２．４のデータ速度減算係数
に対する図１または図２の回路の演算動作を表わすタイ
ミング図である。入力データシーケンスｄ1 のサンプリ
ングの瞬間がタイミング図の横軸上に５から２６までの
番号を付けられた×印として概略的に示されている。こ
のデータシーケンスｄ1 は、第１のクロック信号ｆ1に
よって規定される１２個のサンプリングインターバルＴ
1 をそれぞれ含む同じ長さの時間期間Ｉ、すなわちＩ1
，Ｉ2 ，Ｉ3 に分割される。このタイミング図では、
第１および第３の時間期間Ｉ1 およびＩ3 は不完全であ
り、完全な第２の時間期間Ｉ2 はサンプル９からサンプ
ル２１までである。所望のサンプリング速度減少係数ｒ
＝２．４に対して、１２個のクロック周期Ｔ1 を含む各
時間期間Ｉ1 ，Ｉ2 ，Ｉ3 は、２つのクロック周期Ｔ1
を有する３個のサブ期間と、３つのクロック周期Ｔ1 を
有する２個のサブ期間とにさらに分割される。個々の時
間期間のそれぞれに対して、少なくとも１つの対応した
追跡データウインドウｄｗ，ｄｗ1 ，ｄｗ2 が存在して
おり、それらの第１および第２のウインドウの大きさｄ
ｗｆ1 ，ｄｗｆ2 はそれぞれ平均化のためのｂ＝２およ
びｃ＝３個のサンプルを含んでいる。２つの独立した追
跡データウインドウｄｗ1 ，ｄｗ2 が並列フィルタ構造
に関する場合のように存在している場合、ウインドウの
大きさｄｗｆ1は第１のデータウインドウｄｗ1 に割当
てられ、またウインドウの大きさｄｗｆ2 は第２のデー
タウインドウｄｗ2 に割当てられる。ｂ個のサンプルを
有するウインドウの大きさｄｗｆ1 は切替え可能なフィ
ルタ装置1 の第１の状態に対応し、ｃ個のサンプルを有
するウインドウの大きさｄｗｆ2 は第２の状態に対応す
る。
【００３２】図５のタイミング図から、非等距離補助ク
ロックｆｈ、およびウインドウの大きさｄｗｆ1 ，ｄｗ
ｆ2 を有する追跡データウインドウは、入力データシー
ケンスｄ1 にロックされ、したがって第１のクロック信
号ｆ1 にロックされることもまた認められる。
【００３３】各データウインドウｄｗまたはｄｗ1 ，ｄ
ｗ2 のサンプルの平均から、濾波されたデータ値ｄｆが
形成され、それらは出力クロックである第２のクロック
信号ｆ2 によって検索されるまでバッファ5 に一時的に
記憶され、データシーケンスｄ2 のｎ個の第１の出力値
ｄｎまたはｍ個の第２の出力値ｄｍを形成する。例え
ば、シーケンスｄ1 のサンプル５および６は、データシ
ーケンスｄ2 の出力値ｎ３．１を形成する。インターバ
ルＩ1 の最後のサンプル７，８，９は、インターバルＩ
1 の最後の値である出力値ｍ２．１を形成する。第２の
インターバルＩ2の最初の出力値は、データシーケンス
ｄ1 のサンプル１０および１１から形成される出力値ｎ
１．２である。
【００３４】関連したデータウインドウの大きさｄｗｆ
1 ，ｄｗｆ2 に応じて、データシーケンスｄ2 において
第１の出力値ｄｎ（図５ではｎ…で示されている）と第
２の出力値ｄｍ（図５ではｍ…で示されている）との間
で区別が為される。図５では、ｎ３．１からｍ１．３ま
でのデータシーケンスｄ2 が４から１２までの番号を付
けられている。データシーケンスｄ2 は出力クロックｆ
2 に対してロックされるため、新しいサンプルｎ３．１
乃至ｍ１．３は互いに等距離で追従し、データ速度が期
間Ｔ2 によって決定される。
【００３５】１２個のサンプリングインターバルＴ1 ご
とに、第１のクロック信号ｆ1 と第２のクロック信号ｆ
2 との間で一致が生じる。しかしながら、実際はバッフ
ァ5によって第１のクロック信号ｆ1 と第２のクロック
信号ｆ2 との間の位相差が補償できるため、これは命令
ではない。濾波されたデータ値ｄｆのブロック全体をＦ
ＩＦＯメモリ（ＦＩＦＯ＝先入れ先出し）のような大型
バッファに一時的に記憶し、その後異なる周波数でバー
ストごとにそれを読出すことも可能である。
【図面の簡単な説明】
【図１】直列構造を備えた１実施形態のブロック図。
【図２】並列構造を備えた１実施形態のブロック図。
【図３】高次の並列フィルタ構造のブロック図。
【図４】図３のものと等価なフィルタ構造のブロック
図。
【図５】データ速度を減少する簡単な一例のタイミング
図。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１の状態のａ個のサンプリングインタ
    ーバルの後に第１の出力値を出力し、第２の状態のａ＋
    １個のサンプリングインターバルの後に第２の出力値を
    出力し、濾波されたデータ値を形成するための少なくと
    も１つの追跡データウインドウを有している切替え可能
    なフィルタ装置と、 この切替え可能なフィルタ装置に結合されている制御装
    置とを具備し、 追跡データウインドウが１つしかない場合には、このデ
    ータウインドウは、第１および第２の出力値のシーケン
    スに依存して選択される少なくとも２つの異なるウイン
    ドウの大きさを割当てられ、 ２以上の追跡データウインドウが存在する場合には、こ
    れらは少なくとも２つの異なるウインドウの大きさを割
    当てられ、関連した大きさの各データウインドウの選択
    は第１および第２の出力値のシーケンスに依存し、 ウインドウの大きさは一方がｂ個のサンプルを含み、他
    方がｃ個のサンプルを含み、ここでｂ≧ａおよびｃ≧ａ
    ＋１であり、 前記制御装置は、第１および第２の状態によってｎ個の
    第１の出力値およびｍ個の第２の出力値の形成を行わ
    せ、それと共にデータシーケンスｄ1 の等しい長さの時
    間期間内の関連したウインドウの大きさまたはデータウ
    インドウの選択を行い、ｎ個の第１の出力値およびｍ個
    の第２の出力値の数は、ｒをデータ速度減少係数として
    式ｒ＝ａ＋ｍ／（ｎ＋ｍ）によって決定されることを特
    徴とするデータシーケンスのデータ速度を減少させる装
    置。
  2. 【請求項２】 切替え可能なフィルタ装置は、ｎ個の第
    １の出力値およびｍ個の第２の出力値をそれぞれ生成す
    る第１のフィルタと第２のフィルタとの並列組合せに対
    応しており、前記第１および第２の出力値は結合装置に
    よって１つのデータシーケンスに結合される請求項１記
    載の装置。
  3. 【請求項３】 第１のフィルタおよび第２のフィルタ
    は、随意の次数の第１のコームフィルタおよび第２のコ
    ームフィルタにそれぞれ対応している請求項２記載の装
    置。
  4. 【請求項４】 信号が流れる方向において、第１および
    第２のコームフィルタはそれぞれ、 ｐ個の累算器、１個のデシメーションスイッチおよびｐ
    個の微分器、またはｐ個の累算器、１個のデシメーショ
    ンスイッチおよびｐ−１個の微分器のいずれかを割当て
    られ、 後者の割当てにおいて、信号が流れる方向における最後
    の累算器がデシメーションスイッチの閉成と同時にリセ
    ット装置によりリセットされ、ｐ≧１である請求項３記
    載の装置。
  5. 【請求項５】 切替え可能なフィルタ装置の異なる利得
    は、振幅正規化装置によって少なくとも部分的に補償さ
    れている請求項１乃至４のいずれか１項記載の装置。
  6. 【請求項６】 切替え可能なフィルタ装置の異なるグル
    ープ遅延は、等化装置によって互いに適応される請求項
    １乃至４のいずれか１項記載の装置。
  7. 【請求項７】 等化装置は、遅延素子を含んでいる請求
    項６記載の装置。
  8. 【請求項８】 デシメーションスイッチおよび、または
    リセット装置の付勢時間は、制御装置中の計算装置によ
    って決定される請求項７記載の装置。
JP18782098A 1997-07-02 1998-07-02 データ速度を減少させる装置 Expired - Fee Related JP4290783B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97110913A EP0889587B1 (de) 1997-07-02 1997-07-02 Einrichtung zur Reduktion der Datenrate
DE97110913.7 1997-07-02

Publications (2)

Publication Number Publication Date
JPH11122080A true JPH11122080A (ja) 1999-04-30
JP4290783B2 JP4290783B2 (ja) 2009-07-08

Family

ID=8226997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18782098A Expired - Fee Related JP4290783B2 (ja) 1997-07-02 1998-07-02 データ速度を減少させる装置

Country Status (5)

Country Link
US (1) US6163787A (ja)
EP (1) EP0889587B1 (ja)
JP (1) JP4290783B2 (ja)
KR (1) KR19990013503A (ja)
DE (1) DE59712488D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919575C1 (de) * 1999-04-29 2001-01-11 Siemens Ag Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor
US7644057B2 (en) * 2001-01-03 2010-01-05 International Business Machines Corporation System and method for electronic communication management
US6433726B1 (en) * 2001-06-22 2002-08-13 Koninklijke Philips Electronics N.V. Fractional decimation filter using oversampled data
US20050187913A1 (en) 2003-05-06 2005-08-25 Yoram Nelken Web-based customer service interface
EP1513254A1 (en) * 2003-08-26 2005-03-09 Mitsubishi Electric Information Technology Centre Europe B.V. Filter enabling decimation of digital signals by a rational factor
US7616141B2 (en) * 2004-12-23 2009-11-10 Jianzhong Chen Digital-to-analog converter
US7102548B1 (en) * 2005-09-02 2006-09-05 Quickfilter Technologies, Inc. Cascaded integrator comb filter with arbitrary integer decimation value and scaling for unity gain
US7856464B2 (en) * 2006-02-16 2010-12-21 Sigmatel, Inc. Decimation filter
US8645441B2 (en) * 2007-08-01 2014-02-04 Pentomics, Inc. Desensitized filters
DE102014104463B4 (de) * 2014-03-28 2017-09-21 Intel IP Corporation Verfahren zum Bereitstellen eines Filters und Filter
DE102017212916B3 (de) * 2017-07-27 2018-07-19 Robert Bosch Gmbh Vorrichtung zur Signalverarbeitung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780892A (en) * 1984-10-05 1988-10-25 Willi Studer Ag Scanning frequency synchronization method and apparatus
DE3781159D1 (de) * 1987-12-12 1992-09-17 Itt Ind Gmbh Deutsche Digitales dezimationsfilter.
US4999798A (en) * 1990-03-01 1991-03-12 Motorola, Inc. Transient free interpolating decimator
US5117289A (en) * 1990-04-26 1992-05-26 Lyon-Lamb Video Animation Real-time video image converter
JPH05235699A (ja) * 1992-02-24 1993-09-10 Kenwood Corp サンプリング周波数変換装置
US5831879A (en) * 1994-12-22 1998-11-03 Harris Corporation Digital transmit filter
US5694345A (en) * 1995-06-29 1997-12-02 Thomson Consumer Electronics Hardware efficient interpolation filter
JP3210219B2 (ja) * 1995-09-08 2001-09-17 松下電器産業株式会社 櫛形フィルタとそれを用いた送受信装置
US5777911A (en) * 1996-02-12 1998-07-07 Analog Devices, Inc. Digital filtering system

Also Published As

Publication number Publication date
EP0889587A1 (de) 1999-01-07
EP0889587B1 (de) 2005-11-16
KR19990013503A (ko) 1999-02-25
DE59712488D1 (de) 2005-12-22
US6163787A (en) 2000-12-19
JP4290783B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
US6137349A (en) Filter combination for sampling rate conversion
US4020332A (en) Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
JP3297165B2 (ja) 標本化周波数変換器
JPH10294646A (ja) サンプリングレート変換装置
JPH0340972B2 (ja)
JP3160675B2 (ja) サンプル・データ補間装置
JPH09200042A (ja) 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法
JP4290783B2 (ja) データ速度を減少させる装置
KR101102410B1 (ko) 샘플링 레이트 컨버터, 변환 방법 및 컴퓨터 판독 가능한 기록 매체치
JP3094419B2 (ja) サンプリングレート変換装置
JPH0828649B2 (ja) ディジタルフィルタ
JPS63262912A (ja) デジタル・フィルタ
JPH08172341A (ja) デジタル信号の補間方法
US6000834A (en) Audio sampling rate conversion filter
JPH04314228A (ja) ディジタル信号の周波数変換用回路網
JPH05235699A (ja) サンプリング周波数変換装置
US5821884A (en) Sampling rate conversion method and apparatus utilizing an area effect correlation method
JP3584027B2 (ja) デジタルフィルタ
JPH0846487A (ja) フィルタリング方法およびその方法に用いられるデジタルフィルター
JPH10126645A (ja) 周波数変換装置
JP3013746B2 (ja) デジタル輪郭補償装置
JPS6095599A (ja) 時間軸圧縮伸張装置
JPH0372710A (ja) デジタル信号処理回路
JP2628506B2 (ja) ディジタルフィルタ
JP3258938B2 (ja) デシメーションフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees